CN114025477A - 多层板及电子设备 - Google Patents

多层板及电子设备 Download PDF

Info

Publication number
CN114025477A
CN114025477A CN202111361742.3A CN202111361742A CN114025477A CN 114025477 A CN114025477 A CN 114025477A CN 202111361742 A CN202111361742 A CN 202111361742A CN 114025477 A CN114025477 A CN 114025477A
Authority
CN
China
Prior art keywords
layer
copper
clad layer
clad
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111361742.3A
Other languages
English (en)
Inventor
张春
陈刚
潘浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Lango Electronic Science and Technology Co Ltd
Original Assignee
Guangzhou Lango Electronic Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Lango Electronic Science and Technology Co Ltd filed Critical Guangzhou Lango Electronic Science and Technology Co Ltd
Priority to CN202111361742.3A priority Critical patent/CN114025477A/zh
Publication of CN114025477A publication Critical patent/CN114025477A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09463—Partial lands, i.e. lands or conductive rings not completely surrounding the hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种多层板，包括核心板和底板，底板包括第一基板层、第一覆铜层和第一层组，第一层组上设有第一环形导电结构，第一环形导电结构包括焊盘，第一层组内设有第二覆铜层，第一层组开设有第一通孔，且第二覆铜层中的导体避让第一通孔，第一通孔内填充有胶膜体，核心板包括第二基板层、第三覆铜层和第一表层，第一表层上设有第二环形导电结构，第二环形导电结构包括引脚，第一表层上开设有第二通孔，第三覆铜层上设有导电突出部，每个引脚对应连接一个焊盘，导电突出部穿过胶膜体并与第一覆铜层相连接；基于第一通孔和胶膜体的结构，使得该多层板可不涉及盲埋孔的加工，简化了多层板的加工工艺，以提高该多层板的良品率和产量。

Description

多层板及电子设备
技术领域
本发明涉及电路板领域，尤其涉及一种多层板及电子设备。
背景技术
随着市场对电子产品小型化的需求日益增长，电子产品中的电路板的形态随之发生了较大的变化。以往的电路板通常为单层结构，即数个电子元器件设置在单层电路板上，以实现相关功能。而现在的电路板通常采用多层结构，多层电路板之间的通过金属孔传输信号，在这类电路板的加工过程中，电路板的盲埋孔涉及到电路板的钻孔、孔壁金属化等生产工艺，尤其是6层板、8层板，盲埋孔的生产工艺比通孔的生产工艺更为复杂，加工精度要求更高，如在钻孔工序中，盲埋孔钻孔过浅或过深均会导致整个多层电路板报废(通孔一般不会出现此类问题)，导致目前此类多层电路板的产量远不及市场的需求。
发明内容
为了克服现有技术的不足，本发明的目的在于提供一种多层板及电子设备，以解决目前多层电路板的盲埋孔生产工艺复杂而导致多层电路板的良品率低、产量低的问题。
本发明的目的采用如下技术方案实现：
一种多层板，包括核心板和底板；
所述底板包括依次层叠设置的第一基板层、第一覆铜层和第一层组，所述第一层组上设有至少一圈第一环形导电结构，所述第一环形导电结构包括多个焊盘；所述第一层组内设有至少一层第二覆铜层，所述第一层组开设有将所述第一覆铜层暴露的第一通孔，且所述第二覆铜层中的导体避让所述第一通孔，所述第一通孔内填充有胶膜体，所述第一通孔位于所述第一环形导电结构的内侧；
所述核心板包括依次层叠设置的第二基板层、第三覆铜层和第一表层，所述第一表层上设有至少一圈第二环形导电结构，所述第二环形导电结构包括多个引脚；所述第一表层上开设有第二通孔，所述第二通孔位于所述第二环形导电结构的内侧，所述第三覆铜层上设有穿设于所述第二通孔的导电突出部；
所述核心板和底板层叠设置，每个所述引脚对应连接一个所述焊盘，每个所述导电突出部与一个所述第一通孔的位置相对应，所述导电突出部穿过所述胶膜体并与所述第一覆铜层相连接。
在某些可选的实施例中，所述第一覆铜层上设有导电缓冲部，所述导电缓冲部位于所述第一通孔内，且所述导电突出部穿过所述胶膜体并与所述导电缓冲部相连接。
在某些可选的实施例中，所述导电突出部包括若干个圆锥体，所述圆锥体的大端与所述第三覆铜层，所述圆锥体的小端与所述第一覆铜层相连接。
在某些可选的实施例中，所述第一表层远离所述第三覆铜层的面上设有绝缘胶层，所述绝缘胶层与所述第一层组远离所述第一覆铜层的面相连接。
在某些可选的实施例中，所述第一层组还包括介质层，所述第一覆铜层和第二覆铜层之间设有所述介质层，当所述第二覆铜层的数量设有多个时，相邻的两个所述第二覆铜层之间设有所述介质层；所述第一通孔贯通于所述介质层。
在某些可选的实施例中，所述第一层组还包括第二表层，当所述第二覆铜层的数量为至少两个时，定义远离所述第一覆铜层的所述第二覆铜层为外层覆铜层，所述外层覆铜层远离所述第一覆铜层的面上设有所述第二表层。
在某些可选的实施例中，所述导电缓冲部的高度与所述第一通孔的高度之比大于1/15。
在某些可选的实施例中，所述底板还包括绝缘保护层，所述绝缘保护层设于所述第一基板层远离所述第一覆铜层的面上。
在某些可选的实施例中，所述胶膜体的高度小于等于0.8μm。
为了解决相同的技术问题，本发明还提供了一种电子设备，包括如上述的多层板。
相比现有技术，本发明的有益效果在于：
第一环形导电结构和第二环形导电结构用于实现第一层组最表面的电路与核心板的电路的连接，核心板的导电突出部穿过底板的胶膜体并与第一覆铜层相连接，以实现核心板与底板内层的电路的连接，基于第一通孔和胶膜体的结构，使得该多层板可不涉及盲埋孔的加工，简化了多层板的加工工艺，以提高该多层板的良品率和产量。
附图说明
图1为发明实施例一的多层板的结构示意图；
图2为发明实施例二的多层板的结构示意图；
图中：
10、第一基板层；11、绝缘保护层；20、第一覆铜层；21、导电缓冲部；30、第一层组；31、焊盘；32、第二覆铜层；321、外层覆铜层；33、第一通孔；34、介质层；35、第二表层；40、第二基板层；50、第三覆铜层；51、导电突出部；60、第一表层；61、引脚；62、第二通孔；63、绝缘胶层。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以用许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
结合图1所示，示意性地显示了本发明的多层板，包括核心板和底板。
底板包括依次层叠设置的第一基板层10、第一覆铜层20和第一层组30，第一基板层10采用硬性树脂材质制成，具体为环氧树脂，第一基板层10用于承载第一覆铜层20和第一层组30。
第一层组30的表面上设有至少一圈第一环形导电结构，第一环形导电结构包括多个焊盘31，第一环形导电结构优选设有三圈。第一层组30的表面上的电路与焊盘31相连接。
第一层组30是多层结构，具体为：第一层组30内设有至少一层第二覆铜层32，第二覆铜层32位于第一覆铜层20和第一层组30的表面之间，第一层组30开设有将第一覆铜层20暴露的第一通孔33，且第二覆铜层32中的导体避让第一通孔33，因此，第二覆铜层32的导体并未与第一通孔33相交。第一通孔33内填充有胶膜体，第一通孔33位于第一环形导电结构的内侧，即第一环形导电结构环绕第一通孔33设置，当然，第一通孔33并不一定要设置在第一环形导电结构的中心位置。优选的，胶膜体的高度小于等于0.8μm。
核心板包括依次层叠设置的第二基板层40、第三覆铜层50和第一表层60，第二基板层40采用硬性树脂材质制成，具体为环氧树脂，第二基板层40用于承载第三覆铜层50和第一表层60。
第一表层60上设有至少一圈第二环形导电结构，第二环形导电结构包括多个引脚61，第二环形导电结构优选设有三圈，且引脚61的位置与焊盘31的位置一一对应。
第一表层60上开设有第二通孔62，第二通孔62位于第二环形导电结构的内侧，即第二环形导电结构环绕第二通孔62设置，但第二通孔62并不一定要设置在第二环形导电结构的中心位置。第三覆铜层50上设有穿设于第二通孔62的导电突出部51，第二通孔62和导电突出部51之间的空隙中可填充绝缘胶。
核心板和底板层叠设置，每个引脚61对应连接一个焊盘31，引脚61和焊盘31焊接连接，每个导电突出部51与一个第一通孔33的位置相对应，导电突出部51穿过胶膜体并与第一覆铜层20相连接，以实现核心板与第一覆铜层20的电连接。基于第一通孔33和胶膜体的结构，使得该多层板可不涉及盲埋孔的加工，简化了多层板的加工工艺，以提高该多层板的良品率和产量。
进一步地，第一覆铜层20上设有导电缓冲部21，导电缓冲部21位于第一通孔33内，填充于第一通孔33内的胶膜体包裹该导电缓冲部21，且核心板的导电突出部51穿过胶膜体并与导电缓冲部21相连接。导电突出部51的硬度高于导电缓冲部21的硬度，当导电突出部51与导电缓冲部21的高度之和大于核心板与第一覆铜层20之间的距离时，导电缓冲部21在导电突出部51的挤压下产生微小的形变，以适应核心板与第一覆铜层20之间的距离，为导电突出部51的高度的精度要求提供一定的余量，降低加工难度。
具体地，导电突出部51包括若干个圆锥体，圆锥体的大端与第三覆铜层50，圆锥体的小端与第一覆铜层20相连接，圆锥体的结构更容易刺穿胶膜体并与导电缓冲部21相连接。优选的，圆锥体的小端上设置有若干金属颗粒，这样可以提高圆锥体的小端与导电缓冲部21的连接面积。
第一表层60远离第三覆铜层50的面上设有绝缘胶层63，绝缘胶层63与第一层组30远离第一覆铜层20的面相连接。绝缘胶层63具有粘合作用，使得第一表层60与第一层组30的表面紧密贴合，这不仅能够避免外界异物侵入而导致短路，还能够避免大量电荷聚集并导致涡流损耗，使该多层板能够承载更大的电流。
第一层组30还包括介质层34，介质层34可以是树脂膜层，第一覆铜层20和第二覆铜层32之间设有介质层34，介质层34有粘合第一覆铜层20和第二覆铜层32的作用，也有绝缘的作用，避免第一覆铜层20和第二覆铜层32短路。而当第二覆铜层32的数量设有多个时，相邻的两个第二覆铜层32之间设有介质层34，第一通孔33贯通于介质层34。
优选的，导电缓冲部21的高度与第一通孔33的高度之比大于1/15。
底板还包括绝缘保护层11，绝缘保护层11设于第一基板层10远离第一覆铜层20的面上，绝缘保护层11可避免第一基板层10外露而导致第一基板层10上的电子元器件与外界金属接触而短路。
实施例二
如图2，多层板包括核心板和底板。
底板包括依次层叠设置的第一基板层10、第一覆铜层20和第一层组30，第一基板层10采用硬性树脂材质制成，具体为环氧树脂，第一基板层10用于承载第一覆铜层20和第一层组30。
第一层组30的表面上设有至少一圈第一环形导电结构，第一环形导电结构包括多个焊盘31，第一环形导电结构优选设有三圈。第一层组30的表面上的电路与焊盘31相连接。
第一层组30是多层结构，具体为：第一层组30内设有至少一层第二覆铜层32，第二覆铜层32位于第一覆铜层20和第一层组30的表面之间，第一层组30开设有将第一覆铜层20暴露的第一通孔33，且第二覆铜层32中的导体避让第一通孔33，因此，第二覆铜层32的导体并未与第一通孔33相交。第一通孔33内填充有胶膜体，第一通孔33位于第一环形导电结构的内侧，即第一环形导电结构环绕第一通孔33设置，当然，第一通孔33并不一定要设置在第一环形导电结构的中心位置。优选的，胶膜体的高度小于等于0.8μm。
核心板包括依次层叠设置的第二基板层40、第三覆铜层50和第一表层60，第二基板层40采用硬性树脂材质制成，具体为环氧树脂，第二基板层40用于承载第三覆铜层50和第一表层60。
第一表层60上设有至少一圈第二环形导电结构，第二环形导电结构包括多个引脚61，第二环形导电结构优选设有三圈，且引脚61的位置与焊盘31的位置一一对应。
第一表层60上开设有第二通孔62，第二通孔62位于第二环形导电结构的内侧，即第二环形导电结构环绕第二通孔62设置，但第二通孔62并不一定要设置在第二环形导电结构的中心位置。第三覆铜层50上设有穿设于第二通孔62的导电突出部51，第二通孔62和导电突出部51之间的空隙中可填充绝缘胶。
核心板和底板层叠设置，每个引脚61对应连接一个焊盘31，引脚61和焊盘31焊接连接，每个导电突出部51与一个第一通孔33的位置相对应，导电突出部51穿过胶膜体并与第一覆铜层20相连接，以实现核心板与第一覆铜层20的电连接。基于第一通孔33和胶膜体的结构，使得该多层板可不涉及盲埋孔的加工，简化了多层板的加工工艺，以提高该多层板的良品率和产量。
进一步地，第一覆铜层20上设有导电缓冲部21，导电缓冲部21位于第一通孔33内，填充于第一通孔33内的胶膜体包裹该导电缓冲部21，且核心板的导电突出部51穿过胶膜体并与导电缓冲部21相连接。导电突出部51的硬度高于导电缓冲部21的硬度，当导电突出部51与导电缓冲部21的高度之和大于核心板与第一覆铜层20之间的距离时，导电缓冲部21在导电突出部51的挤压下产生微小的形变，以适应核心板与第一覆铜层20之间的距离，为导电突出部51的高度的精度要求提供一定的余量，降低加工难度。
具体地，导电突出部51包括若干个圆锥体，圆锥体的大端与第三覆铜层50，圆锥体的小端与第一覆铜层20相连接，圆锥体的结构更容易刺穿胶膜体并与导电缓冲部21相连接。优选的，圆锥体的小端上设置有若干金属颗粒，这样可以提高圆锥体的小端与导电缓冲部21的连接面积。
第一表层60远离第三覆铜层50的面上设有绝缘胶层63，绝缘胶层63与第一层组30远离第一覆铜层20的面相连接。绝缘胶层63具有粘合作用，使得第一表层60与第一层组30的表面紧密贴合，这不仅能够避免外界异物侵入而导致短路，还能够避免大量电荷聚集并导致涡流损耗，使该多层板能够承载更大的电流。
第一层组30还包括介质层34和第二表层35，介质层34可以是树脂膜层，第一覆铜层20和第二覆铜层32之间设有介质层34，介质层34有粘合第一覆铜层20和第二覆铜层32的作用，也有绝缘的作用，避免第一覆铜层20和第二覆铜层32短路。而当第二覆铜层32的数量设有多个时，相邻的两个第二覆铜层32之间设有介质层34，第一通孔33贯通于介质层34。
当第二覆铜层32的数量为至少两个时，定义远离第一覆铜层20的第二覆铜层32为外层覆铜层321，外层覆铜层321远离第一覆铜层20的面上设有第二表层35，第二表层35可避免外层覆铜层321外露。
实施例三
为了解决相同的技术问题，本发明还提供了一种电子设备，包括如上述的多层板。
相比现有技术，本发明的有益效果在于：
第一环形导电结构和第二环形导电结构用于实现第一层组30最表面的电路与核心板的电路的连接，核心板的导电突出部51穿过底板的胶膜体并与第一覆铜层20相连接，以实现核心板与底板内层的电路的连接，基于第一通孔33和胶膜体的结构，使得该多层板可不涉及盲埋孔的加工，简化了多层板的加工工艺，以提高该多层板的良品率和产量。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种多层板，其特征在于，包括核心板和底板；
所述底板包括依次层叠设置的第一基板层、第一覆铜层和第一层组，所述第一层组上设有至少一圈第一环形导电结构，所述第一环形导电结构包括多个焊盘；所述第一层组内设有至少一层第二覆铜层，所述第一层组开设有将所述第一覆铜层暴露的第一通孔，且所述第二覆铜层中的导体避让所述第一通孔，所述第一通孔内填充有胶膜体，所述第一通孔位于所述第一环形导电结构的内侧；
所述核心板包括依次层叠设置的第二基板层、第三覆铜层和第一表层，所述第一表层上设有至少一圈第二环形导电结构，所述第二环形导电结构包括多个引脚；所述第一表层上开设有第二通孔，所述第二通孔位于所述第二环形导电结构的内侧，所述第三覆铜层上设有穿设于所述第二通孔的导电突出部；
所述核心板和底板层叠设置，每个所述引脚对应连接一个所述焊盘，每个所述导电突出部与一个所述第一通孔的位置相对应，所述导电突出部穿过所述胶膜体并与所述第一覆铜层相连接。
2.根据权利要求1所述的多层板，其特征在于，所述第一覆铜层上设有导电缓冲部，所述导电缓冲部位于所述第一通孔内，且所述导电突出部穿过所述胶膜体并与所述导电缓冲部相连接。
3.根据权利要求1所述的多层板，其特征在于，所述导电突出部包括若干个圆锥体，所述圆锥体的大端与所述第三覆铜层，所述圆锥体的小端与所述第一覆铜层相连接。
4.根据权利要求1所述的多层板，其特征在于，所述第一表层远离所述第三覆铜层的面上设有绝缘胶层，所述绝缘胶层与所述第一层组远离所述第一覆铜层的面相连接。
5.根据权利要求1所述的多层板，其特征在于，所述第一层组还包括介质层，所述第一覆铜层和第二覆铜层之间设有所述介质层，当所述第二覆铜层的数量设有多个时，相邻的两个所述第二覆铜层之间设有所述介质层；所述第一通孔贯通于所述介质层。
6.根据权利要求1所述的多层板，其特征在于，所述第一层组还包括第二表层，当所述第二覆铜层的数量为至少两个时，定义远离所述第一覆铜层的所述第二覆铜层为外层覆铜层，所述外层覆铜层远离所述第一覆铜层的面上设有所述第二表层。
7.根据权利要求2所述的多层板，其特征在于，所述导电缓冲部的高度与所述第一通孔的高度之比大于1/15。
8.根据权利要求1所述的多层板，其特征在于，所述底板还包括绝缘保护层，所述绝缘保护层设于所述第一基板层远离所述第一覆铜层的面上。
9.根据权利要求1所述的多层板，其特征在于，所述胶膜体的高度小于等于0.8μm。
10.一种电子设备，其特征在于，包括如权利要求1至9任一项所述的多层板。
CN202111361742.3A 2021-11-17 2021-11-17 多层板及电子设备 Pending CN114025477A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111361742.3A CN114025477A (zh) 2021-11-17 2021-11-17 多层板及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111361742.3A CN114025477A (zh) 2021-11-17 2021-11-17 多层板及电子设备

Publications (1)

Publication Number Publication Date
CN114025477A true CN114025477A (zh) 2022-02-08

Family

ID=80064966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111361742.3A Pending CN114025477A (zh) 2021-11-17 2021-11-17 多层板及电子设备

Country Status (1)

Country Link
CN (1) CN114025477A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060105382A (ko) * 2005-04-04 2006-10-11 엘지전자 주식회사 인쇄회로기판의 접합구조 및 그 방법
CN101236947A (zh) * 2008-01-25 2008-08-06 苏州固锝电子股份有限公司 一种新型封装结构的半导体器件
CN103167727A (zh) * 2011-12-14 2013-06-19 揖斐电株式会社 电路板及其制造方法
CN203691749U (zh) * 2013-12-06 2014-07-02 Tcl显示科技（惠州）有限公司 电路板组合
CN104183566A (zh) * 2014-01-24 2014-12-03 珠海越亚封装基板技术股份有限公司 具有突出的铜端子柱的基板
CN104902679A (zh) * 2015-06-24 2015-09-09 江西芯创光电有限公司 一种多层电路板的板间导通结构及导通工艺
WO2018069315A1 (de) * 2016-10-11 2018-04-19 Continental Automotive Gmbh Verfahren zur herstellung einer mehrlagigen leiterplatte
CN210075711U (zh) * 2019-05-30 2020-02-14 昆山维信诺科技有限公司 电路板和电子设备
CN111148342A (zh) * 2020-01-14 2020-05-12 北京比特大陆科技有限公司 电路板散热装置和具有其的服务器
CN210694466U (zh) * 2019-09-18 2020-06-05 广州方邦电子股份有限公司 一种多层板
CN112969279A (zh) * 2021-02-05 2021-06-15 成都中科四点零科技有限公司 一种集成陶瓷薄膜电路的印制电路板及其制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060105382A (ko) * 2005-04-04 2006-10-11 엘지전자 주식회사 인쇄회로기판의 접합구조 및 그 방법
CN101236947A (zh) * 2008-01-25 2008-08-06 苏州固锝电子股份有限公司 一种新型封装结构的半导体器件
CN103167727A (zh) * 2011-12-14 2013-06-19 揖斐电株式会社 电路板及其制造方法
CN203691749U (zh) * 2013-12-06 2014-07-02 Tcl显示科技（惠州）有限公司 电路板组合
CN104183566A (zh) * 2014-01-24 2014-12-03 珠海越亚封装基板技术股份有限公司 具有突出的铜端子柱的基板
CN104902679A (zh) * 2015-06-24 2015-09-09 江西芯创光电有限公司 一种多层电路板的板间导通结构及导通工艺
WO2018069315A1 (de) * 2016-10-11 2018-04-19 Continental Automotive Gmbh Verfahren zur herstellung einer mehrlagigen leiterplatte
CN210075711U (zh) * 2019-05-30 2020-02-14 昆山维信诺科技有限公司 电路板和电子设备
CN210694466U (zh) * 2019-09-18 2020-06-05 广州方邦电子股份有限公司 一种多层板
CN111148342A (zh) * 2020-01-14 2020-05-12 北京比特大陆科技有限公司 电路板散热装置和具有其的服务器
CN112969279A (zh) * 2021-02-05 2021-06-15 成都中科四点零科技有限公司 一种集成陶瓷薄膜电路的印制电路板及其制造方法

Similar Documents

Publication Publication Date Title
JP4283327B2 (ja) プリント配線板
JP5556273B2 (ja) 配線基板
US9972599B2 (en) Package structure and method of manufacturing the same
US9603255B2 (en) Method for producing a printed circuit board
TWI615065B (zh) 柔性線路板及其製作方法
US7491896B2 (en) Information handling system utilizing circuitized substrate with split conductive layer
US6600214B2 (en) Electronic component device and method of manufacturing the same
TWI466606B (zh) 具有內埋元件的電路板及其製作方法
US7457129B2 (en) Multilayer printed wiring board
US10187971B2 (en) Wiring board and method of manufacturing wiring board
TW201349955A (zh) 多層配線板
CN114025477A (zh) 多层板及电子设备
US20180156841A1 (en) Structure and Method of Making Circuitized Substrate Assembly
JP2005072503A (ja) 配線基板およびそれを用いた電子装置
CN110278659B (zh) 复合电路板及其制造方法
JP2005019730A (ja) 配線基板およびそれを用いた電子装置
JP2010519769A (ja) 高速メモリパッケージ
JPH01175296A (ja) 多層印刷配線板装置
KR101095253B1 (ko) 인쇄회로기판 및 그 제조방법
JPH01183196A (ja) 多層印刷配線板装置の製造方法
CN114762460B (zh) 电路板及其制作方法
CN110913609A (zh) 一种含有盲埋孔结构的高频光电板制备工艺
CN115334750A (zh) 半孔板连接结构及其制作方法
US20150364539A1 (en) Package board and package using the same
JPH0745961A (ja) 回路基板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination