JPH0372644A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体装置にかかわり、特に薄膜技術によって槽底した
チップのＴ　Ａ　Ｂ　（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ
　　Ｂｏｎｄｉｎｇ）接続用基板に関し、 基板に設けたリードパターンに安定したＴＡＢ接続がで
きることを目的とし、 少なくとも１個のチップが搭載される基板と、前記基板
の上に設けられ、かつ夫々の層間に絶縁層が介する少な
くとも１層の下層配線パターンと、前記下層配線パター
ンより上に、絶縁層を介して設けられ、かつチップから
導出された複数本のリードに夫々接続される接続領域を
有する複数本のリードパターンとからなり、前記リード
パターンと少なくとも１層の下層配線パターンとは、夫
々バイアホールによって立体配線され、前記リードパタ
ーンと下層配線パターンとの夫々のパターン端面が、少
なくとも接続領域においては、互いに交差しているよう
に構成する。

〔産業上の利用分野〕

本発明は、半導体装置のうち、特に半導体チップが、Ｔ
ＡＢ　（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　　Ｂｏｎｄｉ
ｎｇ）と呼ばれる方式によってボンディングされ、かつ
薄膜技術によって形成された薄膜多層パッケージや薄膜
多層基板の構造に関する。

近年、半導体装置の高密度化に伴い、１つの半導体装置
から導出する端子の数も増大しており、数百側に及ぶ物
もある。

このような多数の端子を、如何に効率よく、しかも高い
信頼性を保持しながら、パッケージや基板のパッドと接
続して外部に導出するかは、半導体装置そのもののコス
トにも影響する重要な課題となっている。

〔従来の技術〕

半導体チップから端子を取り出すボンディング工程は、
ワイヤボンディングと、ワイヤを用いないワイヤレスボ
ンディングとに大別できる。

そして、ワイヤボンディングの場合には、前工程として
チップをパッケージの所定の位置に固定するグイボンデ
ィング（マウント）工程が必要である。

それに対して、ワイヤレス方式には、バンプを設けたチ
ップをフェースダウンして直接基板に固着するフリップ
チップ方式、ビーム状リードを設けたチップをフェース
ダウンして直接基板に固着するビームリード方式、およ
び送り穴（パーフォレーション）付きで長尺テープ状の
キャリアに設けられたリード片に、チップに設けられた
バンプを固着するテープキャリア方式などがよく知られ
ている。

これらの中で、テープキャリア方式は自動組み込みを目
的として開発された方式であり、ＴＡＢ（タブ、Ｔａｐ
ｅ　Ａｕｔｏｍａｔｅｄ　　Ｂｏｎｄｉｎｇ）とも呼ば
れている。

このＴＡＢ接続は、テープキャリアに設けられたリード
とチップに設けられたバンプとを接続するインナリード
ボンディング（以下、１．Ｌ　Ｂと略称）と、テープキ
ャリアに設けられたリードを外部のパッケージの端子な
どに接続するアウタリードボンディング（以下、ＯＬＢ
と略称）との２つの工程に分けられる。

そして、テープキャリアの一部は、ＯＬＥが終わった後
、リードを保持したま＼封止されてしまったり、ＯＬＢ
の前に除去されてしまったりする。

しかし、何れにしても、まず、ＩＬＢが行われた後ＯＬ
Ｂが行われるので、テープキャリアは、ＩＬＢとＯＬＢ
との間に介在して、チップとそれを搭載する基板などと
の接続の中継ぎをする部材だということができる。

そして、ＩＬＢ工程においてチップに設けられたバンプ
に固着されたリードが、次のＯＬＢ工程＝４ において接続される相手となる対象物には、チップが１
個搭載され、それがさらに別の、例えば、プリント板な
どに実装されるパッケージと呼ばれる部材や、チップが
複数個搭載される場合に用いられる基板と呼ばれる部材
など（以下、総称して基板という）がある。

一方、チップに設けられる素子の微細化、高密度化に伴
って、チップから導出する端子の数が益々増大している
。

それに伴って、チップを搭載する基板には、従来の厚膜
技術を用いて構成した厚膜基板から、薄膜技術を用いて
多層に構成した、２いわゆる薄膜多層基板が用いられる
ようになってきている。

第５図は一般的な多層基板の断面図である。

基板２は、一般に、Ａ　ｌ　２０　’ｓとかＡＩ！、Ｎ
などのセラミック製の板で、特に、薄膜用の基板におい
ては、表面は非常に平滑にできている。

その基板２の上には、何層かの金属導体の深層パターン
４が、絶縁層３を介して積み重ねられている。

この際、深層パターン４が存在する場所と存在しない場
所とでは、深層パターン４と絶縁層３とを順次積み上げ
ていくと、上にいく程それぞれの層の平滑性が損なわれ
るので、上層パターン１５の表面の高さは不揃いが激し
くなる。

この傾向は、薄膜多層構成の方が、厚膜多層構成に比べ
て格段に小さいが、それでも深層パタン４の膜厚の積み
重ねの多少に相当する不揃いが生ずることは避けられな
い。

従って、上層パターン１５の表面の平面性とか、それぞ
れの表面の高さの水準とかを、−様に揃えることは非常
に厄介である。

一方、ＴＡＢ接続において多用されている基板は、チッ
プがＴＡＢ接続される面の反対側に、金属製のピンが格
子状（グリッド状）に配置された、Ｐ　Ｇ　Ａ　（Ｐ　
ｉｎ　　Ｇｒｉｄ　Ａｒｒａｙ）と呼ばれる基板である
。

このＰＧＡは、高密度で端子の数の多いチップの実装に
適しており、数十水とか数百本とかのピンは、このＰＧ
Ａ基板をプリント板などに実装するときに端子となるも
のである。

第４図は薄膜多層基板によるＴＡＢ接続例の説明図であ
り、同図（Ａ）は基板にチップをＴＡＢ接続した状態を
示す斜視図、同図（Ｂ）はＸ部の拡大図、同図（Ｃ）は
２−２の拡大断面図、同図（Ｄ）はＹ部の拡大斜視図で
ある。

同図（Ａ）において、基板２はＰＧＡで、例えば、ＡＩ
！、Ｎなどのセラミックで構成し、裏面には、数十水か
ら多いときには数百本の金属のピン９が格子状に植え付
けである。

そして、薄膜技術によって多層配線されており、リード
５とＯＬＢで接続されるリードパターン７なども全て薄
膜技術によって構成しているので、厚膜技術によって構
成した基板に比較すれば、リードパターン７の表面は格
段に平面性がよい。

一方、端子の数、つまり、チップ１に設けられたり−ド
５の数が、例えば、４００本にもなると、４つの辺に等
分してもそれぞれ１００本ずつのリードを導出する必要
があるばかりでなく、リード５の間隔も、例えば、０．
１ｍ＋ｎとかそれ以下の細かさが要求されるようになる
。また、各辺において複数本のり−１５が互いに平行に
導出される。

さらに、チップ１のリード５と基板２に設けられたリー
ドパターン７とは、一般にボンディング効率を上げるた
めに、複数本のり一ド５を一括して熱圧着する、いわゆ
るギヤングボンディングによって接続される。

従って、熱圧着用のヘッドによって一括押下した際に、
相互に重なったり一ド５とリードパターン７との間に熱
と圧力が一様に掛かることが必須条件となる。

つまり、それぞれのリードパターン７の圧着面の高低の
一様性が、ＴＡＢ接続の安定性に大きな影響を及ぼすこ
とになる。

同図（Ｂ）および（Ｃ）において、ＴＡＢ接続用の薄膜
多層基板の構成は、まず、基板２の上に金属薄膜導体か
らなる深層パターン４が設けられている。この深層パタ
ーンは、大きい面積の電源用配線パターンと小さい面積
の信号用配線パターンである。

この深層パターン４の上には、例えば、ボリイξドとか
５ｉｎ２などの薄膜の絶縁層３が設けられている。

そして、順次重ねられて、最も上の絶縁層３の上には、
チップ１から導出した複数本のり一ド５のそれぞれに対
向して、複数本のリードパターン７が設けられている。

この複数本のリードパターン７は各辺において互いに平
行に設けられている。

深層パターン４が１層で、その上に絶縁層３を介してリ
ードパターン７を設けた場合の構成は、深層パターン４
と絶縁層３とリードパターン７の薄膜３層の多層基板で
あり、同図（Ｃ）はこの例を示している。

もし、チップからの端子数が多く、基板２の配線が複雑
になれば、絶縁層３や深層パターン４をもっと増やして
、基板２を５層とか７層とかの多層基板にする。

また、リードパターン７と深層パターン４、および深層
パターン４同士は、必要に応して適宜、薄膜技術によっ
て、それぞれのパターン間に介在する絶縁層３にバイア
ホール８を設け、立体配線による接続を行う。

さらに、最下層の深層バクーン４の場合には直接的に、
絶縁層３によって隔絶された深層パターン４やリードパ
ターン７の場合には、バイアホール８を介して間接的に
、基板２の裏面に突設した外部導出用のビン９に接続し
ている。

一方、最上層に設けられたリードパターン７は、チップ
１のリード５に熱圧着によってギヤングボンディングさ
れる端子である。

従って、それぞれのリードパターン７の圧着される表面
には、高低差がなく一様で平らであることが望ましい。

〔発明が解決しようとする課題〕

しかし、深層パターン４の上に設けた絶縁層３には、深
層パターン４の存在する部分と存在しない部分とに段差
の生じることが避けられない。

その結果、絶縁層３の上に設けるリードパターン７の表
面にも、当然高低差が生ずる。

そこで、例えば、絶縁層３と類似の材料による段差防止
パターン１０を設け、段差をできるだけ無くすることを
試みた。

しかし、この段差を埋めて、リードパターン７の圧着面
の高さのばらつきを、例えば、１μｍとか２μｍの範囲
内に揃えること、つまり段差防止パターン１０の厚さの
微調整はなかなか厄介である。

そして、結局±δの段差、すなわち、十δでは規定の高
さよりも出っ張り、−δでは逆に凹む段差が生じてしま
い、制御性よく±０にすることはできない。また、この
段差防止パターン１０を深層パターン４の複数の配線パ
ターン間のギャップ内に精度良くパターン形成するのは
難しく、ギャップ内に余裕を持たせて段差防止パターン
１０を形成すると深層パターン４と段差防止パターン１
０間に隙間が生じる。

従来の薄膜多層基板のパターン構成においては、深層パ
ターン４の複数の配線パターン間のギャップが、リード
５を接続するリードパターン７が平行に並ぶ領域まで延
びて形成されており、このギ１ 中ツブの延びる方向とリードパターン７の延びる方向が
同じで深層パターン４のパターン端面がリードパターン
７のパターン端面と互いに平行になっている。

そのため、深層パターン４のない部分に位置するリード
パターン７は、段差防止パターン端面を設けても、リー
ドパターン７の表面の水準の不揃いは避は難く、ＴＡＢ
接続する領域全体が凹んだり、出っ張ったりすることが
間々起きる。

同図（Ｄ）は、Ｙ部、すなわち、リードパターン７の上
にリード５が重なってＴＡＢ接続されている部分の拡大
斜視図である。

リード５は、チップ１の底面に設けられたバンブ１１に
、はんだ付けなどによって精度よく固着されており、基
板２の上に設けられたリードパターン７と正確に位置合
わせされる。

そして、長さＬの接続領域６において、熱圧着によるＴ
ＡＢ接続が行われる。

しかし、リードパターン７の中で、リードパターン７１
のような規定の高さよりも凹んでいる場合　２− には、熱圧着に必要かつ十分な熱と圧力とが掛からない
。

一方、リードパターン７２のような出っ張っている場合
には、図示してない熱圧着用のヘッドによって過剰に押
下されるために、リード５が潰れてしまったり、リード
パターン７２の上から脇へ逃げてしまったりして、安定
なＴＡＢ接続ができない。

そればかりでなく、出っ張っているリードパターン７２
に阻まれて、図示してない熱圧着用のヘッドが、リード
パターン７２の近傍にあるリード５に対して、熱圧着に
必要かつ十分な熱と圧力とが掛からなかったりする。

何れの場合においても、段差±δが、例えば、わずか２
μｍ程度であっても、安定したＴＡＢ接続ができ難い。

以上述べたように、チップに設けられた複数本のリード
が、ＯＬＢ工程においてＴＡＢ接続される従来の薄膜多
層構成の基板においては、リードと熱圧着されるリード
パターンの圧着される面の高さが、その真下に深層パタ
ーンが形成されてぃるか否かによって、不揃いになるこ
とが避けられなかった。

そして、この高さの不揃いを手直しするために、例えば
、段差防止パターンを設けても、リードパターンの圧着
される面の高さを一様に揃える微調整は厄介であり、ま
た深層パターンと段差防止パターン間に隙間ができ、凹
んでいる部分ができるのは避けられなかった。

そして、リードパターンとその下層に設けられる深層パ
ターンとのそれぞれのパターン端面同士が互いに平行に
なっていたため、深層パターンの存在しないギャップの
凹んでいる部分に構成されたリードパターンは、圧着が
行われる接続領域全体にわたって、凹んでしまうことが
間々生じた。

そのため、このような正規の面揃いの高さから外れたリ
ードパターンに対しては、例えば、ギヤングボンディン
グによる一括熱圧着ＴＡＢ接続に際して、所定の熱と圧
力が印加されない。

従って、リードパターンとリードとが、正常なＴＡＢ接
続ができなかったり、もしできたとしても、不安定で信
頼性の悪い接続になってしまう問題があった。

〔課題を解決するための手段〕

上で述べた課題は、本発明によれば、少なくとも１個の
チップが搭載される基板と、前記基板の上に設けられ、
かつ夫々の層間に絶縁層が介する少なくとも１層の下層
配線パターンと、前記下層配線パターンより上に、前記
絶縁層を介して設けられ、かつ前記チップから導出され
た複数本のリードに夫々接続される接続領域を有する複
数本のリードパターンとからなり、前記リードパターン
と少なくとも１層の前記下層配線パターンとは、夫々バ
イアホールによって立体配線され、前記リードパターン
と下層配線パターンとの夫々のパターン端面が、少なく
とも前記接続領域においては、互いに交差していること
を特徴とする半導体装置によって解決される。

さらに、本発明によれば、前記下層配線パターンの少な
くとも前記接続領域におけるギャップに、５ 段差防止用の絶縁物よりなるパターンを設けてもよい。

〔作　用〕

本発明においては、チップに固着された複数本のリード
が、例えば、ＴＡＢ接続の１つであるギヤングボンディ
ングによって、熱圧着される相手となる薄膜多層構成の
基板に設けられたリードパターンの圧着される面の一部
に、高さの低い部分が混在しても、安定した信頼性の高
いＴＡＢ接続ができるようにしている。

すなわち、本発明によれば、熱圧着を行う接続領域にお
いては、リードパターンのパターン端面と下層に設けら
れた下層配線パターンのパターン端面とが、平行に並ん
で構成されず、必ず交叉するようにしている。

こうすると、下層配線パターンの存在しない部分に設け
られたリードパターンが、接続領域全体にわたって正常
な高さよりも低くなってしまう従来のパターン構成に対
して、本発明においては、６ リードパターンの接続領域の中で、下層配線パターンの
存在しない領域、つまり、下層配線パターン間の間隙部
分（ギャップ）がリードパターンを横切る場所だけが部
分的に凹むようにしている。

そして、この部分的に凹んだ領域を除いた実効的に熱圧
着される接続領域は、面の高さが精度よく一様になって
いるので、確実に熱圧着ができるようにしている。

こうして、実効接続領域が、熱圧着された際の圧着強度
とか接続の安定性などの充分保たれる長さ、例えば、１
００μｍであれば、部分的に凹んでいてその部分で圧着
がなされなくてもよいようにしている。

このことを実現したＴＡＢ接続用の基板の構成が本発明
の特徴であり、安定した信頼性の高いＴＡＢ接続ができ
る。

〔実施例〕

第１図は本発明の詳細な説明図であり、同図（Ａ）は本
発明になる半導体装置の一部切欠き斜視図、同図（Ｂ）
はＸ部の拡大図、同図（Ｃ）はＷ−Ｗ拡大断面図、同図
（Ｄ）はＹ部の拡大分解斜視図、同図（Ｅ）は被い型の
場合の２部の拡大断面図、同図（Ｆ）はつき当て型の場
合の２部の拡大断面図を示す。

同図（Ａ）において、１２は本発明になる半導体装置で
あり、１は、例えばシリコンからなり、ＣｕやＡｕなど
からなる複数本のり−ド５が設けられたチップ、２は最
上層にＡｕを主体とした複数本のリードパターン７が設
けられ、裏面に、例えばＮｉめっきを施したコバール（
登録商標）からなる複数本のピン９が突出し、かつへ〇
ＮなどからなるＰＧＡ基板、１３はＡＩ！、Ｓｉ合金な
どからなるヒートシンク、１４はコバールなどからなる
キヤ・ンブである。

同図（Ｂ）および（Ｃ）において、基板２には、板厚０
．６ｍｍのＡ１Ｎセラξツク製で、チ・ンプ１を１個搭
載するパッケージを用いたが、このパッケージには、Ｎ
ｉめっきを施したコバール製で、直）１０．１５１１１
ｆｆｌφのピン９が植えられているので、いわゆるＰＧ
Ａパッケージである。

そして、この基板２の上には、スパッタリングとホトリ
ソグラフィとの薄膜技術によって、まず、所定のピン９
と導通が取れるように、ＴｉとＣｕを主体とした、膜厚
８μｍの深層パターン４を設けた。

この深層パターン４には、線幅の狭い信号配線用のパタ
ーン４１と、比較的線幅の広い電源配線用のパターン４
２とがある。

そして、電源配線用のパターン４２は、信号配線用のパ
ターン４１が形成された以外の表面を被うように広く形
成して、低抵抗となるようにしている。

こ覧で、基板２に植え込まれるピン９が固着されている
バイアホールは、基板２の材料であるＡ２Ｎセラξツク
のグリーンシートの状態のときに設けられ、その後、焼
成することによって製造している。

従って、一般に、ピン９とそれを支持するバイアホール
との配置は、例えば、１５％程度の収縮を見越して設計
している。

９ それでも、基板２の上に現れるバイアホールの位置には
、数十μｍの相対的なずれが生ずることになる。

そこで、この位置ずれしているバイアホールに接続する
深層パターン４と、接続せずにバイアホールを避けて通
る深層パターン４とが、それぞれ確実に機能するように
、深層パターン４のパターン相互の間隔（ギャップ）は
、１００μｍとした。

また、この間隔はパターンを形成する技術の点からも、
狭くするには限界がある。これは、セラミック基板表面
上でのエツチングによるバターニングは、ボリイξド等
の絶縁膜表面上でのバターニングのように微細にできず
、バターニングの不良により短絡等が生じないようにす
るには、間隔を小さくするのに限界がある。

次に、この深層パターン４の全面に、スピン塗布法によ
って、膜厚１０μｍのボリイξドからなる絶縁層３を設
け、さらに、この上に設けるリードパターン７と導通を
とる位置には、エツチングによってバイアホール８を設
け、深層パターン４を０ 露出させた。

そして、再びスパッタリングとホトリソグラフィとの薄
膜技術によって、ＣｕとＮｉとＡｕを主体とした、膜厚
１２μｍ、幅が６０μｍのり−ドパターンデと、下の深
層パターン４と導通を得るバイアホール８とを設けた。

こ覧で、深層パターン４のパターン端面ば、ＴＡＢ接続
の際に圧着する接続領域６にあっては、この深層パター
ン４の上に絶縁層３を介して設けるリードパターン７の
パターン端面と４５″の角度で交差して横切るようにし
た。

一方、深層パターン４がない領域において基板２に直付
けになっている絶縁層の部分３ａと、深層パターン４が
ある領域においてその上に設けられた絶縁層の部分３ｂ
とでは、深層パターン４の膜厚に見合うδだけ高さの違
いが生ずる。

従って、リードパターン７の接続領域６においては、深
層パターン上の絶縁層３ｂの上に設けたリードパターン
７の一部に、基板２に直付けの絶縁層３ａの上に設けた
δだけ凹んだ部分が、４５″の角度で横切った構成とな
る。

このような構成になることは、同図（Ｄ）を見ればよく
分かる。

同図において、リード５は、断面形状が、４０μｍ×３
０μｍの大きさのＳｎめっきを施したＣｕ製で、チップ
１の４つの辺のそれぞれに設けた１００個ずつのバンブ
１１に固着してあり、４つの辺を囲むように４００本設
けである。

一方、リードパターン７は、チップ１をフェースダウン
したときリード５と相対するように、基板２の周辺に同
本数設け、チップ１を基板２の上に配置すれば、両者の
接続領域６が一致するようにした。

このリードパターン７の接続領域６の中で、実効的にＴ
ＡＢ接続する領域は、深層パターン上の絶縁層の部分３
ｂの上に設けた部分であり、基板２に直付けの絶縁層３
ａの上に設けた凹んだ部分との段差δは、深層パターン
４の膜厚である８μｍよりも、膜厚１０μｍの絶縁層３
の被覆によって鈍り、平均で６．２μｍであった。

従って、リードパターン７の接続領域６の中で、実効的
にＴＡＢ接続する領域は、深層パターンの上絶縁層の部
分３ｂの上に設けたリードパターン７の部分だけであり
、凹んだ部分は、リード５が橋渡しとなってリードパタ
ーン７には接触せず、ＴＡＢ接続には関与しない。

そして、この実効的な接続領域６の圧着面同士の高さの
ばらつきは、±０．７　μｍであった。

こうして薄膜形成技術によって製作した、深層パターン
４、絶縁層３、リードパターン７の３層構成の基板２の
上に、チップ１をギヤングボンディングによる一括した
ＴＡＢ接続を行い、接続強度の初期評価を行った。

その結果、接続領域６の長さＬが２００μｍのとき、実
効的にＴＡＢ接続する領域が、少なくとも１００μｍの
長さであればよいことがｉｔ’！　ｉＷできた。

次に、同図（Ｅ）および（Ｆ）に示したように、２種類
の封止を行った。

この封止は、チップ１に設けられた回路素子とかＴＡＢ
接続部分を外部雰囲気から保護したり、３ チップｌから生じた熱を放熱したりするために行うもの
である。

しかし、この封正によって、ＴＡＢ接続部分に機械的な
歪みが加わるので、こ＼では、その影響について評価を
行った。

すなわち、同図（Ｅ）、（Ｆ）において、ヒートシンク
１３には、厚さが０．８ｍｍのＡｆｆｉＮのセラミック
板を用い、チップ１と熱伝導性よく接合するために、Ｎ
ｉによってメタライズした。

キャップ１４はコバール製で、基板２とのはんだ付けの
ために、深層パターン４を設けるとき、基板の周辺部に
同時にメタライズを行った。

（Ｅ）はキャップ１４の端部がチップｌの周辺を被った
構成の被い型であり、ヒートシンク１３の、キャップ１
４と重なる部分が逃げた構成となっており、基板２とキ
ャップ１４との間、およびチップｌとヒートシンク１３
とキャップ１４とは、シート状の固形はんだをそれぞれ
の隙間に挟んで加熱溶融し、空間にちっ素ガスを満たし
て気密封止した。

（Ｆ）はキャップ１４の端部がチップ１の側面に４ つき当たって高さがチップ１と面一になっているつき当
て型である。

そして、（Ｅ）と同様に、基ＩＩｉ、２とキャップ１４
との間、およびチップ１とヒートシンク１３とキャップ
１４とは、シート状の固形はんだをそれぞれの隙間に挟
んで加熱溶融し、空間にちっ素ガスを満たして気密封止
した。

この構成は、（Ｅ）の構成に比べれば、熱歪みによって
チップ１が基板２に押し付けられることが緩和される。

しかし、何れの構成においても、ＴＡＢ接続部分に熱歪
みが加わることは避けられない。

この２種類の封止を行った試料を、ＭＩＬ規格に則った
クラスＡの温度サイクル試験、すなわち、６５〜１５０
℃、各１０分ずつ１０回を行った後、ＴＡＢ接続部分の
評価を行い、よい結果が得られた。

こ−では、基板には、ＡＡＮ製のＰＧＡを用いたが、材
質にはＡｆ、Ｏ，とかＳｉＣなども使用でき、形態もＴ
ＡＢｌｉ威ではなくビームリード構成など、種々の変形
が可能である。

また、チップｌの発熱を吸収するヒートシンクにもＡｌ
Ｎを用いたが、Ｍｏ、Ｃｕ、Ａｆなどの単体金属やＳｉ
ＣやＣｕＷなとも使用でき、種々の変形が可能である。

ＰＧＡのピン、基板に設けたリードパターン、チップに
設けたリードなどの形状や大きさ、あるいは、ＴＡＢ接
続する領域の長さなどには、種々の変形が可能である。

さらに、この実施例においては、深層パターンやリード
パターンなどには、ＴｉとＣｕとか、ＣＵとＮｉとＡｕ
を主体とした材料を薄膜形成技術によって構成し、絶縁
層には、スピン塗布法によるポリイミドの塗膜を用いた
が、こ＼で用いた材料や構成方法などは本発明を限定す
るものではなく、種々の変形が可能である。

一方、基板の上に、深層パターンと絶縁層とをそれぞれ
１層ずつ設け、その上にリードパターンを設けた３層構
成としたが、必要に応じて、深層パターンと絶縁層とを
それぞれ複数層にし、最上層にリードパターンを設けた
５層とか７層構成にまた、深層パターンとリードパター
ンとのパッケージ端面の交差する角度は、４５°に限定
されるものではなく、ＴＡＢ接続する実効的な圧着面が
十分得られる条件が満たされる範囲内において、種々の
角度による交差が可能である。

さらに、こ＼では、基板とチップとのＴＡＢ接続にはギ
ヤングボンディングによる一括接続を行ったが、この接
続法に限定することはない。

ただし、本発明の効果は、ＴＡＢ接続がギヤングボンデ
ィングによる一括接続である方が、より大きく発揮でき
ることはいうまでもない。

一方、気密封止した空間は、例えば、水素ガスや不活性
ガスなどで満たすことができる。

なお、ヒートシンクとしては、チップやキャップに接着
される部分をＣｕＷまたはＡｆｆｉＳｉからなる薄板と
なし、この薄板の上にＡＩ！、製の放熱フィンを接続し
たものが優れている。

そして、この放熱フィンは、円板状のフィンを上下方向
、に配置し、フィン支持部によって支持するものなど、
種々の形態のものが使用できる。

７ 第２図は本発明の別の実施例の説明図であり、同図（Ａ
）は平面図、同図（Ｂ）は斜視図を示す。

本実施例では、深層パターン４間のギャップに、例えば
ポリイミド等の絶縁物の段差防止パターン４３を設けて
おり、第１図の実施例より段差を小さくできる。なお、
この段差防止パターン４３は接続領域６のみに設けても
よい。

第３図は本発明のさらに別の実施例の説明図であり、深
層パターンを多層に設けた例である。この例では、第１
層の深層パターン５１、第２層の深層パターン６１及び
リードパターン７１で３層配線を構成している。同図（
Ａ）は３層パターンの平面図、同図（Ｂ）は第２層パタ
ーンの平面図、同図（Ｃ）は第１層パターンの平面図を
示す。第１層の深層パターン５１間のギャップ５２と第
２層の深層パターン６１間のギャップ６２を接続領域６
０で斜めになるように設け、それぞれ異なる方向に延ば
している。

なお、図において、１８は第１層の深層パターン５１と
第２層の深層パターン６１間を接続するバイア８ ホールであり、２８は第２層の深層パターン６１とリー
ドパターン７１間を接続するバイアホールである。

この例の場合も、第２図の例の場合と同様に深層パター
ン間のギャップに段差防止パターンを設けてもよい。

また、第２層の深層パターン６１のような中間層のパタ
ーンは、すべて接続領域６０より内側に設ける等して、
接続領域６０に設けないようにしてもよい。

〔発明の効果〕

以上述べたように、チップの高密度化に伴うリードの数
に対応して、チップを搭載する基板に設けるリードパタ
ーンの数が増加している。

そのため、基板の構成が薄膜技術を用いた薄膜多層基板
になり、深層パターンの有無によって、その上に設ける
リードパターンのＴＡＢ接続面の高さが不揃いになる。

従来の深層パターンとかリードパターンとかのパターン
構成は、それぞれのパターン端面が平行だったために、
深層パターンのない部分に横取されたリードパターンは
、ＴＡＢ接続面が凹んでしまい、熱圧着ができなかった
。

そこで、深層パターンに代わる段差防止パターンを設け
ることも行われているが、リードパターンを、例えば、
２μｍ以内に全部面一にすることは、殆ど不可能であっ
た。また、深層パターンのギャップに一致するように精
度よく段差防止パターンを設けるのは難しく、深層パタ
ーンと段差防止パターン間に隙間ができ、やはり凹んだ
部分ができる。

それに対して、本発明においては、リードパターンと深
層パターンとのそれぞれのパターン端面を、少なくとも
接続領域においては、互いに交差するように横取する。

こうすると、どのリードパターンにおいても、深層パタ
ーンのない部分が横切って場合には、部凹む部分は生し
るが、リードパターンのＴＡＢ接続面全体が凹んでしま
うことは起こらない。

従って、安定した確実なＴＡＢ接続が可能になり、半導
体装置の生産性の向上に寄与するところが大である。

【図面の簡単な説明】

第１図は本発明の詳細な説明図であり、同図（Ａ）は本
発明になる半導体装置の一部切欠き斜視図、 同図ＣＢ）はＸ部拡大図、 同図（Ｃ）はＷ−Ｗ拡大断面図、 同図（Ｄ）はＹ部の拡大分解斜視図、 同図（Ｅ）は被い型の場合の２部の拡大断面図、同図（
Ｆ）はつき当て型の場合の２部の拡大断面図、 第２図は本発明の別の実施例の説明図であり、同図（Ａ
）は平面図、 同図（Ｂ）は斜視図、 第３図は本発明のさらに別の実施例の説明図であり、 同図（Ａ）は３層パターンの平面図、 同図（Ｂ）は第２層パターンの平面図、１ 同図（Ｃ）は第２層パターンの平面図、第４図は薄膜多
層基板によるＴＡＢ接続例の説明図であり、 同図（Ａ）は基板にチップをＴＡＢ接続した状態を示す
斜視図、 同図（Ｂ）はＸ部の拡大断面図、 同図（Ｃ）は２−２の拡大断面図、 同図（Ｄ）はＹ部の拡大斜視図、 第５図は一般的な多層基板の断面図、 である。 図において、 １はチップ、　　　　　　２は基板、 ３は絶縁層、 ４は深層パターン、　　　５はリード、６は接続領域、
　　　　７はリードパターン、８はバイアホール、　　
９はピン、 １０．４３は段差防止パターン、 １１はバンプ、　　　　　１２は半導体装置、である。 ２ 手続補正書（自発） １．事件 の表示　　θンーｔｔｌ−，＞／’２ａ平或２年５月３
１日付提出の特許願（Ｗ３）２、発明の名称 半導体装置 ３、補正をする者 羽生との関係　　特許出願人 住所　神奈川県用崎市中原区上小田中１０１５番地名称
　（５２２）富士通株式会社　　（ほか１名）イ懐者山
本卓眞 ４、代 埋入 住所　神奈川県用崎市中原区上小田中１０１５番地５、
補正命令の日付 自発 （１）明細書の「発明の名称ｊの欄 （２）明細書の「特許請求の範囲」の欄（３）明細書の
「発明の詳細な説明」の欄８、補正の内容 （１）明細書の「発明の名称」を以下のとおり補正する
。 「薄膜多層基板及びそれを用いた半導体装置」（２）明
細書の「特許請求の範囲」を別紙のとおり補正する。 （３）イ）明細書の第２真下から６行目〜５行目記載「
基板と、前記基板」を「チップ搭載基板と、前記チップ
搭載基板」に補正する。 口）明細書の第１６頁第５行記載「基板と、前記基板」
を「チップ搭載基板と、前記チップ搭載基板」に補正す
る。 ハ）明細書の第１６真下から４行目記載「半導体装置」
を「薄膜多層基板ｊに補正する。 二）明細書の第１７頁第２行記載「よい。」を一 以下のとおり補正する。 「よい。 また、本発明によれば、上記薄膜多層基板のチップ搭載
基板にチップを搭載してなることを特徴とする半導体装
置によっても解決される。ｊ ９、添付書類の目録 補正特許請求の範囲 ２、特許請求の範囲 １、少なくとも１個のチップ（１）が搭載されるまＪｌ
」０魁髭仮（２）と、 前記±ヱ１搭藍基板（２）の上に設けられ、かつ夫々の
層間に絶縁層（３）が介する少なくとも１層の下層配線
パターン（４〉　と、 前記下層配線パターン（４）より上に、前記絶縁層（３
）を介して設けられ、かつ前記チップ（１）から導出さ
れた複数本のリード（５）に夫々接続される接続領域（
６）を有する複数本のリードパターン（７）とからなり
、 前記リードパターン（７〉　と少なくとも１層の前記下
層配線パターン（４）とは、夫々バイアホール（８）に
よって立体配線され、 前記リードパターン（７）と下層配線パターン（４）と
の夫々のパターン端面が、少なくとも前記接続領域（６
）においては、互いに交差していることを特徴とする舅
ＪＩＬＩＬ髭板 ２、前記下層配線パターン（４）の少なくとも前記接続
領域（６）におけるギャップに、段差防止用の絶縁物よ
りなるパターンが設けられてなることを特徴とする請求
項１記載の豊股灸亙基板。

Claims (1)

1. 【特許請求の範囲】 １、少なくとも１個のチップ（１）が搭載される基板（
   ２）と、 前記基板（２）の上に設けられ、かつ夫々の層間に絶縁
   層（３）が介する少なくとも１層の下層配線パターン（
   ４）と、 前記下層配線パターン（４）より上に、前記絶縁層（３
   ）を介して設けられ、かつ前記チップ（１）から導出さ
   れた複数本のリード（５）に夫々接続される接続領域（
   ６）を有する複数本のリードパターン（７）とからなり
   、 前記リードパターン（７）と少なくとも１層の前記下層
   配線パターン（４）とは、夫々バイアホール（８）によ
   って立体配線され、 前記リードパターン（７）と下層配線パターン（４）と
   の夫々のパターン端面が、少なくとも前記接続領域（６
   ）においては、互いに交差していることを特徴とする半
   導体装置。 ２、前記下層配線パターン（４）の少なくとも前記接続
   領域（６）におけるギャップに、段差防止用の絶縁物よ
   りなるパターン（４３）が設けられてなることを特徴と
   する請求項１記載の半導体装置。