JPH05251857A - 印刷配線基板 - Google Patents
印刷配線基板Info
- Publication number
- JPH05251857A JPH05251857A JP4354254A JP35425492A JPH05251857A JP H05251857 A JPH05251857 A JP H05251857A JP 4354254 A JP4354254 A JP 4354254A JP 35425492 A JP35425492 A JP 35425492A JP H05251857 A JPH05251857 A JP H05251857A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- solder
- wiring board
- holes
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/08—Soldering by means of dipping in molten solder
- B23K1/085—Wave soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3468—Applying molten solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 ＤＩＰパッケージ等のリード間の半田ブリッ
ジを防止しながら該リードを印刷配線板の他の層又は面
に相互接続可能とする。 【構成】 印刷配線板（１０，４０）は少なくとも一列
に配列された複数の半田パッド（２０〜３２，４１〜５
３）を有する。メッキされた貫通孔（１９，１９′，３
９，３９′）が半田パッドの各列の一端にかつその列か
ら斜めに配置される。印刷配線板がウェーブ半田機を通
ると、メッキされた貫通孔が半田を最後の半田パッドか
ら引き他の半田パッド間のブリッジを除去しかつ同時に
最後の半田パッド（２０，２０′，４１，４１′）を印
刷配線板の他の面又は層に接続する。
ジを防止しながら該リードを印刷配線板の他の層又は面
に相互接続可能とする。 【構成】 印刷配線板（１０，４０）は少なくとも一列
に配列された複数の半田パッド（２０〜３２，４１〜５
３）を有する。メッキされた貫通孔（１９，１９′，３
９，３９′）が半田パッドの各列の一端にかつその列か
ら斜めに配置される。印刷配線板がウェーブ半田機を通
ると、メッキされた貫通孔が半田を最後の半田パッドか
ら引き他の半田パッド間のブリッジを除去しかつ同時に
最後の半田パッド（２０，２０′，４１，４１′）を印
刷配線板の他の面又は層に接続する。
Description
【０００１】
【産業上の利用分野】本発明は印刷配線基板、特に印刷
配線基板に対してウェーブ半田付け（ｗａｖｅ ｓｏｌ
ｄｅｒｉｎｇ）を行う際の半田付け欠陥の防止に関す
る。
配線基板に対してウェーブ半田付け（ｗａｖｅ ｓｏｌ
ｄｅｒｉｎｇ）を行う際の半田付け欠陥の防止に関す
る。
【０００２】
【従来の技術】印刷回路基板（ＰＣＢ）又は印刷配線基
板（ＰＷＢ）は、エレクトロニクス産業において電子回
路の搭載及び相互接続のために使用されている。これら
の電子回路には、表面実装型あるいは印刷配線基板に形
成された貫通孔に通されるリードを備えた型の２列端子
のＩＣパッケージ（ｄｕａｌ ｉｎ−ｌｉｎｅ ｐａｃ
ｋａｇｅｓ：ＤＩＰ）を含む。表面実装型又は孔部実装
型のこれらの２列端子のＩＣパッケージは、印刷配線基
板上に多数個実装されるものであるから、通常は大量半
田付け作業により印刷配線基板へ電気的に接続されてい
る。この大量半田付け工程には、ウェーブ半田付け作業
が含まれる。２列端子のＩＣパッケージは、近接配置さ
れた２列のリードを有する。
板（ＰＷＢ）は、エレクトロニクス産業において電子回
路の搭載及び相互接続のために使用されている。これら
の電子回路には、表面実装型あるいは印刷配線基板に形
成された貫通孔に通されるリードを備えた型の２列端子
のＩＣパッケージ（ｄｕａｌ ｉｎ−ｌｉｎｅ ｐａｃ
ｋａｇｅｓ：ＤＩＰ）を含む。表面実装型又は孔部実装
型のこれらの２列端子のＩＣパッケージは、印刷配線基
板上に多数個実装されるものであるから、通常は大量半
田付け作業により印刷配線基板へ電気的に接続されてい
る。この大量半田付け工程には、ウェーブ半田付け作業
が含まれる。２列端子のＩＣパッケージは、近接配置さ
れた２列のリードを有する。
【０００３】ウェーブ半田付け工程においては、電気部
品が固定される印刷配線基板は、半田のウェーブを通っ
て牽引され又は引かれる。各部品は、表面実装デバイス
を接合し、そして孔部実装デバイスを印刷配線基板内の
適切な孔部へ挿入することによって基板に固定される。
印刷配線基板は、表面実装部品の場合には半田パッド
と、あるいはその内部に部品が配置された孔部を包囲す
る半田パッドと、予め固定されている。印刷配線基板
は、各部品を被覆する半田のウェーブを通って引かれる
と共に、半田パッドを再溶融させて印刷配線基板と電気
回路部品（ＤＩＰ）との間に電気接続を形成する。印刷
配線基板は半田ウェーブを通って引かれるので、各リー
ド列における最後の２本のリード間には半田ブリッジが
形成される。このような半田ブリッジによって、各リー
ド間が短絡してしまい、これが欠陥となる。
品が固定される印刷配線基板は、半田のウェーブを通っ
て牽引され又は引かれる。各部品は、表面実装デバイス
を接合し、そして孔部実装デバイスを印刷配線基板内の
適切な孔部へ挿入することによって基板に固定される。
印刷配線基板は、表面実装部品の場合には半田パッド
と、あるいはその内部に部品が配置された孔部を包囲す
る半田パッドと、予め固定されている。印刷配線基板
は、各部品を被覆する半田のウェーブを通って引かれる
と共に、半田パッドを再溶融させて印刷配線基板と電気
回路部品（ＤＩＰ）との間に電気接続を形成する。印刷
配線基板は半田ウェーブを通って引かれるので、各リー
ド列における最後の２本のリード間には半田ブリッジが
形成される。このような半田ブリッジによって、各リー
ド間が短絡してしまい、これが欠陥となる。
【０００４】ＰＷＢ内の孔部へ挿入されるＤＩＰに対し
ては、ＤＩＰに対するリードの各ライン端部に余分の半
田パッドをインラインに付加することにより、ウェーブ
半田付け工程中に半田が余分の半田パッドへ引かれ、リ
ードの各ラインにおける最終機能リードと機能的に無用
な余分の半田パッドとの間にブリッジが形成されること
が見い出された。
ては、ＤＩＰに対するリードの各ライン端部に余分の半
田パッドをインラインに付加することにより、ウェーブ
半田付け工程中に半田が余分の半田パッドへ引かれ、リ
ードの各ラインにおける最終機能リードと機能的に無用
な余分の半田パッドとの間にブリッジが形成されること
が見い出された。
【０００５】ここで必要なのは、２列端子のＩＣパッケ
ージのリード間にブリッジが形成されるの阻止すると共
に、これらのリードと印刷配線基板の他の層又は面との
間に電気的相互接続を与えるということである。
ージのリード間にブリッジが形成されるの阻止すると共
に、これらのリードと印刷配線基板の他の層又は面との
間に電気的相互接続を与えるということである。
【０００６】
【発明が解決しようとする課題】本発明により、新規な
半田シーフ相互接続が明らかにされる。印刷配線基板
は、少なくとも一列に配置された複数の半田パッドを有
する。メッキ貫通孔は、半田パッドの各列の一端に配置
され、この列に対して傾斜している。印刷配線基板がウ
ェーブ半田付け機を通って引かれる場合、メッキ貫通孔
は最後の半田パッドから半田を引き、これによって他の
半田パッド間のブリッジ形成を阻止すると同時に、最後
の半田パッドを印刷配線基板の他の面又は層へ接続す
る。
半田シーフ相互接続が明らかにされる。印刷配線基板
は、少なくとも一列に配置された複数の半田パッドを有
する。メッキ貫通孔は、半田パッドの各列の一端に配置
され、この列に対して傾斜している。印刷配線基板がウ
ェーブ半田付け機を通って引かれる場合、メッキ貫通孔
は最後の半田パッドから半田を引き、これによって他の
半田パッド間のブリッジ形成を阻止すると同時に、最後
の半田パッドを印刷配線基板の他の面又は層へ接続す
る。
【０００７】
【実施例】図１は、本発明に係る表面実装型集積回路用
に準備された印刷配線基板（ＰＷＢ）１０の一部を示す
斜視図である。ＰＷＢの頂面１８上には、集積回路を表
面実装するための半田実装パッド群１〜１７が示されて
いる。印刷配線基板１０は、その頂面１８上に半田パッ
ドを堆積することによって半田付けのための準備が施さ
れている。各パッド群１１，１２，１３，１４等は、１
つの表面実装型集積回路に対する実装および電気的相互
接続を補助する。これらの集積回路の接続リードは、整
列された２列のパッドに装着される。各列は７個のパッ
ドから成る。ここでは各列に７個のパッドとして図示及
び説明するが、当業者であれば、この技術は各列に少な
くとも２本又はそれより多数のリードを有する集積回路
の実装に対しても適用可能であることが容易に理解され
よう。矢印は、印刷配線基板がウェーブ半田付機により
移動する方向を示す。この移動方向は、パッド群１１−
１２−１３−１４等というように進む。ウェーブ半田付
機を介した移動方向に関し、半田パッドの各組の端部に
孔部が形成されていることに留意されたい。これら各孔
部は、メッキされた貫通孔である。すなわち、これら孔
部によって頂面１８から底面（不図示）への電気接続が
行われ、孔部は頂面１８と底面との間における層上の導
電路へ接続される。
に準備された印刷配線基板（ＰＷＢ）１０の一部を示す
斜視図である。ＰＷＢの頂面１８上には、集積回路を表
面実装するための半田実装パッド群１〜１７が示されて
いる。印刷配線基板１０は、その頂面１８上に半田パッ
ドを堆積することによって半田付けのための準備が施さ
れている。各パッド群１１，１２，１３，１４等は、１
つの表面実装型集積回路に対する実装および電気的相互
接続を補助する。これらの集積回路の接続リードは、整
列された２列のパッドに装着される。各列は７個のパッ
ドから成る。ここでは各列に７個のパッドとして図示及
び説明するが、当業者であれば、この技術は各列に少な
くとも２本又はそれより多数のリードを有する集積回路
の実装に対しても適用可能であることが容易に理解され
よう。矢印は、印刷配線基板がウェーブ半田付機により
移動する方向を示す。この移動方向は、パッド群１１−
１２−１３−１４等というように進む。ウェーブ半田付
機を介した移動方向に関し、半田パッドの各組の端部に
孔部が形成されていることに留意されたい。これら各孔
部は、メッキされた貫通孔である。すなわち、これら孔
部によって頂面１８から底面（不図示）への電気接続が
行われ、孔部は頂面１８と底面との間における層上の導
電路へ接続される。
【０００８】メッキされた貫通孔１９は、各パッド群の
最終パッドに近接形成されている。メッキされた貫通孔
１９はパッド列の直線上にはなく、あるいは接触してい
ない。これらのメッキされた貫通孔は、各群の最終パッ
ドに対して実質上斜めの位置に形成されている。メッキ
された貫通孔１９は、各パッド群の端部では半田パッド
と当接していない。しかし、印刷配線基板１０はウェー
ブ半田付機により引かれるので、各群の最終パッドとメ
ッキされた貫通孔１９との間に半田ブリッジが形成され
孔１９を満たす。このようにして、メッキされた貫通孔
１９は数種の機能を果たすこととなる。まず、各列の最
終パッドとメッキされた貫通孔１９との間に半田ブリッ
ジが形成される。メッキされた貫通孔１９がなければ、
集積回路実装の最終パッドとその隣接パッドとの間に半
田ブリッジが形成されることになる。これによって、こ
れらの各集積回路リード間が短絡し、これが回路を機能
不能にする欠陥となる。第２に、メッキされた貫通孔に
より、印刷配線基板の頂面１８から底面又は中間接続層
（不図示）への電気接続が行われるという利点が得られ
る。第３に、一旦メッキされた貫通孔１９が最終半田パ
ッドから半田を引けば、各集積回路の機能を観察するた
めの外部テスト点が得られる。メッキされた貫通孔は最
終半田パッドから半田を引き、これによってそれ自体に
半田が完全に充填されて固体電気接続が形成されること
となる。
最終パッドに近接形成されている。メッキされた貫通孔
１９はパッド列の直線上にはなく、あるいは接触してい
ない。これらのメッキされた貫通孔は、各群の最終パッ
ドに対して実質上斜めの位置に形成されている。メッキ
された貫通孔１９は、各パッド群の端部では半田パッド
と当接していない。しかし、印刷配線基板１０はウェー
ブ半田付機により引かれるので、各群の最終パッドとメ
ッキされた貫通孔１９との間に半田ブリッジが形成され
孔１９を満たす。このようにして、メッキされた貫通孔
１９は数種の機能を果たすこととなる。まず、各列の最
終パッドとメッキされた貫通孔１９との間に半田ブリッ
ジが形成される。メッキされた貫通孔１９がなければ、
集積回路実装の最終パッドとその隣接パッドとの間に半
田ブリッジが形成されることになる。これによって、こ
れらの各集積回路リード間が短絡し、これが回路を機能
不能にする欠陥となる。第２に、メッキされた貫通孔に
より、印刷配線基板の頂面１８から底面又は中間接続層
（不図示）への電気接続が行われるという利点が得られ
る。第３に、一旦メッキされた貫通孔１９が最終半田パ
ッドから半田を引けば、各集積回路の機能を観察するた
めの外部テスト点が得られる。メッキされた貫通孔は最
終半田パッドから半田を引き、これによってそれ自体に
半田が完全に充填されて固体電気接続が形成されること
となる。
【０００９】さらに、メッキされた貫通孔１９は半田パ
ッドと一直線上にはなく斜めの位置にあり、すなわち半
田パッド列に対してオフラインしているので、部品の実
装密度を向上させることができる。従来技術のシステム
では、半田パッド列と一直線上に特別パッドを配置して
いた。このような構成では、本発明の構成よりもＰＷＢ
の表面積を大きく占有してしまうという不都合を生じ
る。
ッドと一直線上にはなく斜めの位置にあり、すなわち半
田パッド列に対してオフラインしているので、部品の実
装密度を向上させることができる。従来技術のシステム
では、半田パッド列と一直線上に特別パッドを配置して
いた。このような構成では、本発明の構成よりもＰＷＢ
の表面積を大きく占有してしまうという不都合を生じ
る。
【００１０】図２は、図１に示した半田パッド群１４中
の一を示す。ＰＷＢ１０の表面１８上に２列で配置され
た１４個の半田パッド２０、２０′、および２１〜３２
が描かれている。ＰＷＢ１０は、矢印で示した方向へウ
ェーブ半田付機３５を介して移動する。そうした一方
で、パッド３２〜２０及び２０′の各々が半田付けされ
る。もしメッキされた貫通孔１９及び１９′が所定場所
にないと、半田パッド２０及び２０′が半田を通って移
動するので、半田はパッド２０と２１との間及び２０′
と２２との間に引かれ、これらの各パッドは互いに短絡
する。すなわち、パッド２０と２１、そしてパッド２
０′と２２とがそれぞれ電気的に短絡する。この結果、
回路の機能は妨げらて、印刷配線基板は欠陥品となって
しまう。
の一を示す。ＰＷＢ１０の表面１８上に２列で配置され
た１４個の半田パッド２０、２０′、および２１〜３２
が描かれている。ＰＷＢ１０は、矢印で示した方向へウ
ェーブ半田付機３５を介して移動する。そうした一方
で、パッド３２〜２０及び２０′の各々が半田付けされ
る。もしメッキされた貫通孔１９及び１９′が所定場所
にないと、半田パッド２０及び２０′が半田を通って移
動するので、半田はパッド２０と２１との間及び２０′
と２２との間に引かれ、これらの各パッドは互いに短絡
する。すなわち、パッド２０と２１、そしてパッド２
０′と２２とがそれぞれ電気的に短絡する。この結果、
回路の機能は妨げらて、印刷配線基板は欠陥品となって
しまう。
【００１１】メッキされた貫通孔１９及び１９′は２列
の半田パッドに対して斜めに配置されている。ＰＷＢ１
０はウェーブ半田付機を通って引かれると、メッキされ
た貫通孔１９と半田パッド２０との間、そしてメッキさ
れた貫通孔１９′と半田パッド２０′との間にそれぞれ
ブリッジが形成される。従って、半田パッド２１及び２
２には、半田の表面張力によってブリッジ又は欠陥は生
じない。半田パッド２０と２１との間及び半田パッド２
０′と２２との間に半田ブリッジを形成させないことに
加えて、メッキされた貫通孔１９および１９′は、半田
パッド２０および２０′を印刷配線カード１０の他層及
び底面又は他面（不図示）へそれぞれ電気接続させる。
の半田パッドに対して斜めに配置されている。ＰＷＢ１
０はウェーブ半田付機を通って引かれると、メッキされ
た貫通孔１９と半田パッド２０との間、そしてメッキさ
れた貫通孔１９′と半田パッド２０′との間にそれぞれ
ブリッジが形成される。従って、半田パッド２１及び２
２には、半田の表面張力によってブリッジ又は欠陥は生
じない。半田パッド２０と２１との間及び半田パッド２
０′と２２との間に半田ブリッジを形成させないことに
加えて、メッキされた貫通孔１９および１９′は、半田
パッド２０および２０′を印刷配線カード１０の他層及
び底面又は他面（不図示）へそれぞれ電気接続させる。
【００１２】メッキされた貫通孔１９及び１９′の内径
３３は各３０ミル、外径３４は約６０ミルである。孔１
９及び１９′は、半田パッド２０及び２０′の中心線か
ら孔１９及び１９′の中心線へＸ軸上に約７０ミルの距
離３６を隔てて配置されている。孔１９及び１９′は、
半田パッド２０及び２０′の最近接エッジから孔１９、
１９′の中心へＹ軸上で約３０〜１２０ミルの距離３７
を隔てて配置されている。半田付けが行われる前には孔
１９及び１９′はそれぞれ半田パッド２０及び２０′と
は電気的に接続されていない。半田パッド２０とメッキ
された貫通孔１９との間隔は、例えば隣接する半田パッ
ド２０と２１との間隔よりも小さくすべきである。メッ
キされた貫通孔１９及び１９′は、集積回路パッケージ
ング密度向上に寄与することに加え、さらに、半田パッ
ド自体を妨害あるいは破壊することなく、パッド２０及
び２０′に付随する機能をテストするためのテストポイ
ントとしてテストプローブを適用可能とする。例えば、
半田パッド２０と２１との間の間隔は、１つのパッドの
中心から他のパッドの中心までが約５０ミルである。
３３は各３０ミル、外径３４は約６０ミルである。孔１
９及び１９′は、半田パッド２０及び２０′の中心線か
ら孔１９及び１９′の中心線へＸ軸上に約７０ミルの距
離３６を隔てて配置されている。孔１９及び１９′は、
半田パッド２０及び２０′の最近接エッジから孔１９、
１９′の中心へＹ軸上で約３０〜１２０ミルの距離３７
を隔てて配置されている。半田付けが行われる前には孔
１９及び１９′はそれぞれ半田パッド２０及び２０′と
は電気的に接続されていない。半田パッド２０とメッキ
された貫通孔１９との間隔は、例えば隣接する半田パッ
ド２０と２１との間隔よりも小さくすべきである。メッ
キされた貫通孔１９及び１９′は、集積回路パッケージ
ング密度向上に寄与することに加え、さらに、半田パッ
ド自体を妨害あるいは破壊することなく、パッド２０及
び２０′に付随する機能をテストするためのテストポイ
ントとしてテストプローブを適用可能とする。例えば、
半田パッド２０と２１との間の間隔は、１つのパッドの
中心から他のパッドの中心までが約５０ミルである。
【００１３】図３に、表面実装型集積回路５５の斜視図
を示す。このような集積回路は、小輪郭集積回路（ｓｍ
ａｌｌ ｏｕｔｌｉｎｅ ｉｎｔｅｇｒａｔｅｄ ｃｉ
ｒｃｕｉｔｓ：ＳＯＩＣ）とも呼ばれる。集積回路５５
は、図１及び図２に示したような表面半田パッドへの装
着に適したリード５８を有する。
を示す。このような集積回路は、小輪郭集積回路（ｓｍ
ａｌｌ ｏｕｔｌｉｎｅ ｉｎｔｅｇｒａｔｅｄ ｃｉ
ｒｃｕｉｔｓ：ＳＯＩＣ）とも呼ばれる。集積回路５５
は、図１及び図２に示したような表面半田パッドへの装
着に適したリード５８を有する。
【００１４】図４は、印刷配線基板４０の一部を示す。
印刷配線基板４０内の２列の孔部が示されている。孔部
４１、４１′及び４２〜５３が含まれている。図５に示
したようなリード６２を有する孔部実装型集積回路６０
が、孔部４１、４１′及び４２〜５３へ挿入装着され
る。集積回路６０のリード６２は、各々が孔部４１、４
１′、及び４２〜５３（図４参照）の各々へ挿入され
る。このようにして、集積回路６０は、孔部へのリード
挿入により印刷配線基板４０上に物理的に実装されるこ
ととなる。ウェーブ半田付け工程においては、メッキさ
れた貫通孔３９及び３９′はそれぞれ孔部接続パッド４
１及び４１′から半田を引く。これが同時にリード４１
と４２との間そして４１′と４３との間に半田ブリッジ
が形成されるのを阻止すると共に、メッキされた貫通半
田シーフ（ｔｈｉｅｆ）孔３９及び３９′を充填して印
刷配線基板４０の他層又は他面（不図示）と半田パッド
４１及び４１′とを電気接続させる。ここでも、配置状
態は図２の場合と同様であり、メッキされた貫通孔３９
及び３９′は、図４に示すような集積回路パッド孔配列
の端部に斜め位置で形成されている。矢印は、印刷配線
基板４０及び実装集積回路６０がウェーブ半田付機を通
って進行する時の走行方向を示す。繰返すが、上述のよ
うに２列の７半田孔は、図５に示した集積回路６０に対
してＰＷＢ４０上に示されている。集積回路の各孔実装
列の端部にメッキされた貫通孔を配置するという本発明
は、各列に７つのリードより多く又は少ない数の場合で
も適用可能である。
印刷配線基板４０内の２列の孔部が示されている。孔部
４１、４１′及び４２〜５３が含まれている。図５に示
したようなリード６２を有する孔部実装型集積回路６０
が、孔部４１、４１′及び４２〜５３へ挿入装着され
る。集積回路６０のリード６２は、各々が孔部４１、４
１′、及び４２〜５３（図４参照）の各々へ挿入され
る。このようにして、集積回路６０は、孔部へのリード
挿入により印刷配線基板４０上に物理的に実装されるこ
ととなる。ウェーブ半田付け工程においては、メッキさ
れた貫通孔３９及び３９′はそれぞれ孔部接続パッド４
１及び４１′から半田を引く。これが同時にリード４１
と４２との間そして４１′と４３との間に半田ブリッジ
が形成されるのを阻止すると共に、メッキされた貫通半
田シーフ（ｔｈｉｅｆ）孔３９及び３９′を充填して印
刷配線基板４０の他層又は他面（不図示）と半田パッド
４１及び４１′とを電気接続させる。ここでも、配置状
態は図２の場合と同様であり、メッキされた貫通孔３９
及び３９′は、図４に示すような集積回路パッド孔配列
の端部に斜め位置で形成されている。矢印は、印刷配線
基板４０及び実装集積回路６０がウェーブ半田付機を通
って進行する時の走行方向を示す。繰返すが、上述のよ
うに２列の７半田孔は、図５に示した集積回路６０に対
してＰＷＢ４０上に示されている。集積回路の各孔実装
列の端部にメッキされた貫通孔を配置するという本発明
は、各列に７つのリードより多く又は少ない数の場合で
も適用可能である。
【００１５】印刷配線基板４０がウェーブ半田付機を通
って引かれると、半田ブリッジが半田孔４１とメッキさ
れた貫通孔３９との間、及び同様に半田孔４１′とメッ
キされた貫通孔３９′との間に形成される。メッキされ
た貫通孔３９及び３９′は半田孔４１、４１′及び４２
〜５３の各列端部に配置され、半田孔により形成された
各列に対して斜めの位置にある。この結果、半田が半田
孔４１及び４１′からメッキされた貫通孔３９及び３
９′へ引かれると、半田孔４１及び４１′と他の孔４２
及び４３との間のブリッジ形成が阻止されると同時に、
半田孔４１及び４１′へ接続された集積回路リードとＰ
ＷＢ４０の他層又は他面（不図示）との間に電気接続が
形成される。さらに、メッキされた貫通孔３９及び３
９′は半田孔から斜めの位置にあるので、集積回路の
「フットプリント（ｆｏｏｔｐｒｉｎｔ）」外となり、
回路機能をテストするためのテストポイントとしても用
いることができる。加えて、メッキされた貫通孔３９及
び３９′は半田孔列から斜めに位置しているので、集積
回路をＰＷＢ４０上により高密度でパッケージ可能とな
る。
って引かれると、半田ブリッジが半田孔４１とメッキさ
れた貫通孔３９との間、及び同様に半田孔４１′とメッ
キされた貫通孔３９′との間に形成される。メッキされ
た貫通孔３９及び３９′は半田孔４１、４１′及び４２
〜５３の各列端部に配置され、半田孔により形成された
各列に対して斜めの位置にある。この結果、半田が半田
孔４１及び４１′からメッキされた貫通孔３９及び３
９′へ引かれると、半田孔４１及び４１′と他の孔４２
及び４３との間のブリッジ形成が阻止されると同時に、
半田孔４１及び４１′へ接続された集積回路リードとＰ
ＷＢ４０の他層又は他面（不図示）との間に電気接続が
形成される。さらに、メッキされた貫通孔３９及び３
９′は半田孔から斜めの位置にあるので、集積回路の
「フットプリント（ｆｏｏｔｐｒｉｎｔ）」外となり、
回路機能をテストするためのテストポイントとしても用
いることができる。加えて、メッキされた貫通孔３９及
び３９′は半田孔列から斜めに位置しているので、集積
回路をＰＷＢ４０上により高密度でパッケージ可能とな
る。
【００１６】図６は、集積回路部品のリード間の半田ブ
リッジを除去すると共に、同時に集積回路の接続リード
を印刷配線基板の他の他層又は他面に接続するためのウ
ェーブ半田付け方法を示したものである。この方法に
は、当業者で一般に使用されている例えばホリスカンパ
ニー（Ｈｏｌｌｉｓ Ｃｏｍｐａｎｙ）又はエレクトロ
バート社（Ｅｌｅｃｔｒｏｖｅｒｔ Ｉｎｃ．）製等の
図２に示すようなウェーブ半田付機３５が必要である。
図６において、この方法が開始されると、まずステップ
７０が実施される。表面実装型２列端子のＩＣパッケー
ジ（ＤＩＰ）の集積回路は、ＰＷＢの対応する集積回路
位置上に多数の接合点（ｇｌｕｅｄ ｄｏｔｓ）を配置
することによって接着される。孔実装型のＤＩＰでは、
ＤＩＰのリードがＰＷＢを貫通する適切な孔部へ挿入さ
れる（ステップ７０）。接着剤を有する表面実装部品を
含む印刷配線基板は赤外線オーブン内に配置され、これ
によって接着剤が高速で硬化されて表面実装型集積回路
がＰＷＢに物理的に接合又は接着される（ステップ７
２）。
リッジを除去すると共に、同時に集積回路の接続リード
を印刷配線基板の他の他層又は他面に接続するためのウ
ェーブ半田付け方法を示したものである。この方法に
は、当業者で一般に使用されている例えばホリスカンパ
ニー（Ｈｏｌｌｉｓ Ｃｏｍｐａｎｙ）又はエレクトロ
バート社（Ｅｌｅｃｔｒｏｖｅｒｔ Ｉｎｃ．）製等の
図２に示すようなウェーブ半田付機３５が必要である。
図６において、この方法が開始されると、まずステップ
７０が実施される。表面実装型２列端子のＩＣパッケー
ジ（ＤＩＰ）の集積回路は、ＰＷＢの対応する集積回路
位置上に多数の接合点（ｇｌｕｅｄ ｄｏｔｓ）を配置
することによって接着される。孔実装型のＤＩＰでは、
ＤＩＰのリードがＰＷＢを貫通する適切な孔部へ挿入さ
れる（ステップ７０）。接着剤を有する表面実装部品を
含む印刷配線基板は赤外線オーブン内に配置され、これ
によって接着剤が高速で硬化されて表面実装型集積回路
がＰＷＢに物理的に接合又は接着される（ステップ７
２）。
【００１７】次に、印刷配線基板と装着された部品（Ｐ
ＷＢ組立体）は、半田付けのための準備としてフラック
ス又は洗浄される（ステップ７４）。フラックス作業に
は、通常はＲｏｓｉｎ Ｍｉｌｄｌｙ Ａｃｔｉｖａｔ
ｅｄ（ＲＭＡ）フラックスが用いられる。「非クリーン
（ｎｏ−ｃｌｅａｎ）」フラックスを用いることも可能
である。「非クリーン」フラックスの利点は、半田付け
後の洗浄工程が不要になることである。次に、集積回路
が実装された印刷配線基板を約３１２°Ｆまでゆっくり
と前加熱する（ステップ７６）。この前加熱により、ウ
ェーブ半田付け工程中においてＰＷＢ及び集積回路が熱
衝撃や損傷を受けることを回避できる。ＰＷＢ組立体
は、毎秒３９°Ｆの割合でゆっくりと加熱される。この
徐過熱によってもＰＷＢ組立体への熱ショックと熱損傷
が回避される。その後、ＰＷＢ組立体は、溶けた半田に
よってウェーブ半田付けされる（ステップ７８）。ウェ
ーブ半田付機の半田ウェーブがブリッジ形成の問題を引
き起こすのはウェーブ半田付け工程中であるが、これは
半田パッドのリード間にブリッジを形成することから半
田を引くメッキされた貫通孔がない場合に生ずるもので
ある。本発明方法では、集積回路の最終リードからメッ
キされた貫通孔を介してＰＷＢの他層又は他面に対し電
気接続を行う一方で半田ブリッジを防止する。
ＷＢ組立体）は、半田付けのための準備としてフラック
ス又は洗浄される（ステップ７４）。フラックス作業に
は、通常はＲｏｓｉｎ Ｍｉｌｄｌｙ Ａｃｔｉｖａｔ
ｅｄ（ＲＭＡ）フラックスが用いられる。「非クリーン
（ｎｏ−ｃｌｅａｎ）」フラックスを用いることも可能
である。「非クリーン」フラックスの利点は、半田付け
後の洗浄工程が不要になることである。次に、集積回路
が実装された印刷配線基板を約３１２°Ｆまでゆっくり
と前加熱する（ステップ７６）。この前加熱により、ウ
ェーブ半田付け工程中においてＰＷＢ及び集積回路が熱
衝撃や損傷を受けることを回避できる。ＰＷＢ組立体
は、毎秒３９°Ｆの割合でゆっくりと加熱される。この
徐過熱によってもＰＷＢ組立体への熱ショックと熱損傷
が回避される。その後、ＰＷＢ組立体は、溶けた半田に
よってウェーブ半田付けされる（ステップ７８）。ウェ
ーブ半田付機の半田ウェーブがブリッジ形成の問題を引
き起こすのはウェーブ半田付け工程中であるが、これは
半田パッドのリード間にブリッジを形成することから半
田を引くメッキされた貫通孔がない場合に生ずるもので
ある。本発明方法では、集積回路の最終リードからメッ
キされた貫通孔を介してＰＷＢの他層又は他面に対し電
気接続を行う一方で半田ブリッジを防止する。
【００１８】次に、余剰半田がＰＷＢ組立体から除去さ
れる（ステップ８０）。この余剰半田の除去作用は、
「空気ナイフ（ａｉｒ−ｋｎｉｆｅ）」により達成され
る。ＰＷＢアセンブリがウェーブ半田から出てくると、
空気ナイフはＰＷＢ組立体に対して４００°Ｃの空気を
吹き付ける。空気ナイフは、半田組立体ＰＷＢに対して
５〜２０ＰＳＩの圧力で熱風を印加する。この「空気ナ
イフ」は集積回路のリード間に形成される半田ブリッジ
の源となるものであるが、それはメッキされた貫通孔が
ない場合の話である。最後に、もしＲＭＡフラックスが
使用されたのであれば、ＰＷＢ組立体を洗浄しなければ
ならない（ステップ８２）。ＰＷＢの洗浄には一般にＦ
ｒｅｏｎＴＭが使用されるが、これは環境に対して有害
なＣＦＣを含有している。ＦｒｅｏｎＴＭにより生じる
環境害に対応するには、水又はターペンチン（ｔｕｒｐ
ｅｎｔｉｎｅ）、あるいはこの双方の混合物を用いてＰ
ＷＢを洗浄すればよい。
れる（ステップ８０）。この余剰半田の除去作用は、
「空気ナイフ（ａｉｒ−ｋｎｉｆｅ）」により達成され
る。ＰＷＢアセンブリがウェーブ半田から出てくると、
空気ナイフはＰＷＢ組立体に対して４００°Ｃの空気を
吹き付ける。空気ナイフは、半田組立体ＰＷＢに対して
５〜２０ＰＳＩの圧力で熱風を印加する。この「空気ナ
イフ」は集積回路のリード間に形成される半田ブリッジ
の源となるものであるが、それはメッキされた貫通孔が
ない場合の話である。最後に、もしＲＭＡフラックスが
使用されたのであれば、ＰＷＢ組立体を洗浄しなければ
ならない（ステップ８２）。ＰＷＢの洗浄には一般にＦ
ｒｅｏｎＴＭが使用されるが、これは環境に対して有害
なＣＦＣを含有している。ＦｒｅｏｎＴＭにより生じる
環境害に対応するには、水又はターペンチン（ｔｕｒｐ
ｅｎｔｉｎｅ）、あるいはこの双方の混合物を用いてＰ
ＷＢを洗浄すればよい。
【００１９】
【発明の効果】以上、新規な相互接続及び半田シーフ構
成を開示してきた。読者は、集積回路のリード間におけ
るブリッジ形成を阻止すると同時にメッキされた貫通孔
を介してＰＷＢの他層又は他面への電気的相互接続を行
うという、この新規構造の利点を評価されたことであろ
う。さらに、メッキされた貫通孔は集積回路のリード列
から斜めに位置しているので、集積回路機能の試験のた
めのテストポイントしても寄与できる。加えて、メッキ
された貫通孔が集積回路リードの列から斜めに配置され
ていることで、印刷配線基板はより高密度で集積回路を
パッケージ又は収納することができる。
成を開示してきた。読者は、集積回路のリード間におけ
るブリッジ形成を阻止すると同時にメッキされた貫通孔
を介してＰＷＢの他層又は他面への電気的相互接続を行
うという、この新規構造の利点を評価されたことであろ
う。さらに、メッキされた貫通孔は集積回路のリード列
から斜めに位置しているので、集積回路機能の試験のた
めのテストポイントしても寄与できる。加えて、メッキ
された貫通孔が集積回路リードの列から斜めに配置され
ていることで、印刷配線基板はより高密度で集積回路を
パッケージ又は収納することができる。
【００２０】本発明の好適な実施例については図示しま
た詳述してきたが、当業者であれば、本発明の技術思想
から逸脱することなくあるいは添付の特許請求の範囲か
ら外れることなく、種々の変更改良が可能であることが
容易に理解されるであろう。
た詳述してきたが、当業者であれば、本発明の技術思想
から逸脱することなくあるいは添付の特許請求の範囲か
ら外れることなく、種々の変更改良が可能であることが
容易に理解されるであろう。
【図１】本発明に係る印刷配線基板の斜視図である。
【図２】図１に示すようにウェーブ半田付け機へ入る一
集積回路の半田パッドの模式図である。
集積回路の半田パッドの模式図である。
【図３】表面実装に適した２列端子のＩＣパッケージを
図２の印刷配線カードと組合わせた斜視図である。
図２の印刷配線カードと組合わせた斜視図である。
【図４】本発明に係る孔部実装集積回路に対する半田パ
ッド配列の平面図である。
ッド配列の平面図である。
【図５】図４に示した実装パッドと組合わせて用いられ
た孔部実装集積回路の斜視図である。
た孔部実装集積回路の斜視図である。
【図６】本発明に係る印刷配線カードの処理を示すフロ
ーチャート図である。
ーチャート図である。
１０ プリント配線板 １１，１２，…，１７ 半田装着パッド １８ 頂面 １９ メッキ貫通孔 ２０′，２０，２１，…，３２ 半田パッド
Claims (3)
- 【請求項１】 印刷配線基板（１０，４０）の表面（１
８）上に配置され、少なくとも１つの半田パッド列（２
０〜３２，４１〜５３）を形成するように整列された複
数の（１４）半田パッド（２０〜３２，４１〜５３）
と、 前記印刷配線基板（１０，４０）の前記表面（１８）上
で前記半田パッド（２０〜３２，４１〜５３）の列の第
１端部に該半田パッドの列に対して実質的に斜めに配置
され、複数（１４）の半田パッド（２０〜３２，４１〜
５３）のいずれとも電気接続しないメッキされた貫通孔
（１９，１９′，３９，３９′）と、 を具備することを特徴とする印刷配線基板（１０，４
０）。 - 【請求項２】 印刷配線基板（１０，４０）と、 前記印刷配線基板（１０，４０）の表面（１８）上で少
なくとも１つの列（２０〜３２，４１〜５３）に整列さ
れた複数の（１４）の絶縁半田パッド（２０〜３２，４
１〜５３）と、 前記絶縁半田パッド（２０〜３２，４１〜５３）の列の
第１端部において該列から実質上斜めに前記絶縁半田パ
ッドの１つ（２０，２０′，４１，４１′）と近接配置
されたメッキされた貫通孔（１９，１９′３９，３
９′）と、 少なくとも１つの列に形成され対応する列の絶縁された
半田パッド（２０〜３２，４１〜５３）と物理的に接触
して配置された複数のリード（５８，６２）を含む集積
回路（５５，６０）と、 前記集積回路（５５，６０）のリード（５８，６２）を
それぞれ前記絶縁半田パッド（２０〜３２，４１〜５
３）の対応する各列へウェーブ半田付けしてそれらの間
に電気接続を形成すると同時に、前記集積回路（５５，
６０）の前記リード（５８，６２）間にブリッジが形成
されることを阻止する一方で、前記集積回路（５５，６
０）の前記リード（５８，６２）を前記絶縁半田パッド
（２０〜３２，４１〜５３）へ半田付けし、同時に前記
メッキされた貫通孔（１９，１９′，３９，３９′）と
前記複数の絶縁半田パッド（２０〜３２，４１〜５３）
の前記各１つ（２０，２０′，４１，４１′）とを電気
接続するウェーブ半田付け手段（３５）と、 を具備することを特徴とする印刷配線基板組立体（１
０，４０）。 - 【請求項３】 印刷配線基板（１０，４０）上に装着さ
れた集積回路（５５，６０）のリード（５８，６２）間
の半田ブリッジを阻止すると同時に、前記集積回路（５
５，６０）の前記リード（５８，６２）と前記印刷配線
基板（１０，４０）の他の相互接続（２０〜３２，４１
〜５３）との間に電気接続を形成する、印刷配線基板
（１０，４０）のウェーブ半田付け（７８）方法におい
て、 少なくとも第１面（１８）及び第２面と、前記印刷配線
基板（１０，４０）の前記第１面（１８）上に配置され
た少なくとも第１半田パッド（３１，３２，５２，５
３）及び最終半田パッド（２０，２１′４１，４１′）
を含む少なくとも１つの半田パッド（２０〜３２，４１
〜５３）の列とを含む印刷配線基板（１０，４０）を提
供するステップと、 前記印刷配線基板（１０，４０）の前記第１面（１８）
上に、前記半田パッド（２０〜３２，４１〜５３）の各
列に対して斜めに配置されかつ前記最終半田パッド（２
０，２０′４１，４１′）に近接してメッキされた貫通
孔（１９，１９′，３９，３９′）を提供するステップ
と、 前記集積回路（５５，６０）の前記各リード（５８，６
２）をそれぞれ前記印刷配線基板（１０，４０）上の前
記半田パッド（２０〜３２，４１〜５３）の列へ物理的
に接続（７０）するステップと、 前記集積回路（５５，６０）の前記リード（５８，６
２）を含む前記印刷配線基板（１０，４０）を前記印刷
配線基板（１０，４０）の前記各半田パッド（２０〜３
２，４１〜５３）へウェーブ半田付け（７８）し、前記
リード（５８，６２）と前記各半田パッド（２０〜３
２，４１〜５３）とを電気的に相互接続すると共に、前
記最終半田パッド（２０，２０′４１，４１′）を前記
印刷配線基板（１０，４０）の前記第２面へ半田ブリッ
ジの形成を阻止しつつ相互接続し、前記印刷配線基板
（１０，４０）は、ウェーブ半田付機を通って、前記第
１半田パッド（３１，３２，５２，５３）から前記最終
半田パッド（２０，２０′，４１，４１′）への方向に
移動するステップと、 を具備することを特徴とするウェーブ半田付け方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/812,486 US5227589A (en) | 1991-12-23 | 1991-12-23 | Plated-through interconnect solder thief |
| US812,486 | 1991-12-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251857A true JPH05251857A (ja) | 1993-09-28 |
Family
ID=25209714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4354254A Pending JPH05251857A (ja) | 1991-12-23 | 1992-12-15 | 印刷配線基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5227589A (ja) |
| JP (1) | JPH05251857A (ja) |
| KR (1) | KR930015992A (ja) |
| GB (1) | GB2262902B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111545856A (zh) * | 2020-05-15 | 2020-08-18 | 宁波奥克斯电气股份有限公司 | 一种防止波峰焊接连焊的方法、印刷网和电控板 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243143A (en) * | 1990-11-13 | 1993-09-07 | Compaq Computer Corporation | Solder snap bar |
| US5307980A (en) * | 1993-02-10 | 1994-05-03 | Ford Motor Company | Solder pad configuration for wave soldering |
| GB2285002B (en) * | 1993-12-23 | 1996-08-28 | Phisilog Res Ltd | High volume electronic circuit production |
| JP3365048B2 (ja) * | 1994-05-06 | 2003-01-08 | ソニー株式会社 | チップ部品の実装基板およびチップ部品の実装方法 |
| JPH0870173A (ja) * | 1994-08-30 | 1996-03-12 | Matsushita Electric Ind Co Ltd | 回路基板 |
| AU3415095A (en) * | 1994-09-06 | 1996-03-27 | Sheldahl, Inc. | Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture |
| US5604333A (en) * | 1994-11-30 | 1997-02-18 | Intel Corporation | Process and structure for a solder thief on circuit boards |
| US5637835A (en) * | 1995-05-26 | 1997-06-10 | The Foxboro Company | Automatic test detection of unsoldered thru-hole connector leads |
| TW387203B (en) * | 1995-06-06 | 2000-04-11 | Lsi Logic Corp | Polymorphic rectilinear thieving pad |
| US5679929A (en) * | 1995-07-28 | 1997-10-21 | Solectron Corporqtion | Anti-bridging pads for printed circuit boards and interconnecting substrates |
| US5769989A (en) * | 1995-09-19 | 1998-06-23 | International Business Machines Corporation | Method and system for reworkable direct chip attach (DCA) structure with thermal enhancement |
| US6316736B1 (en) | 1998-06-08 | 2001-11-13 | Visteon Global Technologies, Inc. | Anti-bridging solder ball collection zones |
| JP3137610B2 (ja) * | 1998-11-27 | 2001-02-26 | 安藤電気株式会社 | バーンインボード |
| KR100319291B1 (ko) | 1999-03-13 | 2002-01-09 | 윤종용 | 회로 기판 및 회로 기판의 솔더링 방법 |
| US6292372B1 (en) * | 1999-07-15 | 2001-09-18 | Lucent Technologies, Inc. | Solder thieving pad for wave soldered through-hole components |
| US6223973B1 (en) * | 1999-11-16 | 2001-05-01 | Visteon Global Technologies, Inc. | Apparatus and method for connecting printed circuit boards through soldered lap joints |
| GB2371006B (en) * | 2001-01-10 | 2005-05-04 | Evenoak Ltd | Nozzle for soldering apparatus |
| US20050077610A1 (en) * | 2003-10-08 | 2005-04-14 | Tan Tzyy Haw | Ball grid array package with external leads |
| US7353983B2 (en) * | 2003-10-28 | 2008-04-08 | Temic Automotive Of North America, Inc. | Vertical removal of excess solder from a circuit substrate |
| JP2008177422A (ja) * | 2007-01-19 | 2008-07-31 | Toshiba Corp | プリント回路板及び電子機器 |
| CN101541141B (zh) * | 2008-03-17 | 2010-09-22 | 英业达股份有限公司 | 印刷电路板及避免电气短路的方法 |
| CN103327728A (zh) * | 2012-03-21 | 2013-09-25 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| KR101654997B1 (ko) * | 2014-12-24 | 2016-09-06 | 엘지전자 주식회사 | 인쇄회로기판 및 그 제조방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3726007A (en) * | 1971-02-02 | 1973-04-10 | Martin Marietta Corp | Component side printed circuit soldering |
| US3867672A (en) * | 1973-08-09 | 1975-02-18 | Stephen Horbach And Company | Integrated circuit breadboard module |
| US4394639A (en) * | 1978-12-18 | 1983-07-19 | Mcgalliard James D | Printed circuit fuse assembly |
| US4342977A (en) * | 1978-12-18 | 1982-08-03 | Mcgalliard James D | Printed circuit fuse assembly |
| US4339784A (en) * | 1980-08-11 | 1982-07-13 | Rca Corporation | Solder draw pad |
| JPS62184785U (ja) * | 1986-05-16 | 1987-11-24 | ||
| US4891472A (en) * | 1987-09-10 | 1990-01-02 | Siemens Aktiengesellschaft | Interconnects on a printed circuit board having connecting points for an electronic component with a plurality of terminals |
| US4835345A (en) * | 1987-09-18 | 1989-05-30 | Compaq Computer Corporation | Printed wiring board having robber pads for excess solder |
| US5010448A (en) * | 1987-12-18 | 1991-04-23 | Alpine Electronics Inc. | Printed circuit board |
| JPH01300588A (ja) * | 1988-05-28 | 1989-12-05 | Nec Home Electron Ltd | プリント配線板及びそのはんだ付け方法 |
-
1991
- 1991-12-23 US US07/812,486 patent/US5227589A/en not_active Expired - Lifetime
-
1992
- 1992-12-03 KR KR1019920023164A patent/KR930015992A/ko not_active Application Discontinuation
- 1992-12-15 JP JP4354254A patent/JPH05251857A/ja active Pending
- 1992-12-22 GB GB9226722A patent/GB2262902B/en not_active Expired - Fee Related
-
1993
- 1993-01-19 US US08/005,950 patent/US5242100A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111545856A (zh) * | 2020-05-15 | 2020-08-18 | 宁波奥克斯电气股份有限公司 | 一种防止波峰焊接连焊的方法、印刷网和电控板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930015992A (ko) | 1993-07-24 |
| US5242100A (en) | 1993-09-07 |
| US5227589A (en) | 1993-07-13 |
| GB2262902B (en) | 1994-10-19 |
| GB2262902A (en) | 1993-07-07 |
| GB9226722D0 (en) | 1993-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05251857A (ja) | 印刷配線基板 | |
| US5570505A (en) | Method of manufacturing a circuit module | |
| US6833615B2 (en) | Via-in-pad with off-center geometry | |
| US4628409A (en) | Printed circuit boards | |
| US4893216A (en) | Circuit board and method of soldering | |
| JPH06296080A (ja) | 電子部品実装基板及び電子部品実装方法 | |
| JP4484176B2 (ja) | ボールグリッドアレイ型パッケージの接続構造 | |
| US5641995A (en) | Attachment of ceramic chip carriers to printed circuit boards | |
| US6452116B2 (en) | Use of blind vias for soldered interconnections between substrates and printed wiring boards | |
| WO2000005936A1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
| JPH0685425A (ja) | 電子部品搭載用基板 | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| JP2001144399A (ja) | 基板間接続部材、電子回路基板、電子回路装置及び電子回路装置の製造方法 | |
| JPS6364079B2 (ja) | ||
| JPH07297526A (ja) | プリント基板 | |
| JPH08162765A (ja) | 多層プリント配線板 | |
| JPH04317390A (ja) | 印刷配線板の製造方法 | |
| JPH0258393A (ja) | プリント配線板構造 | |
| JPH0358491A (ja) | プリント配線板 | |
| JPH065765A (ja) | プリント配線へのワイヤボンディング方法 | |
| WO1993016576A1 (en) | Added wiring on printed circuit boards | |
| JPH114066A (ja) | プリント配線板 | |
| JPH09191173A (ja) | 回路基板 | |
| JPH1041592A (ja) | プリント配線板 | |
| JPH04258127A (ja) | バンプ接合パッド構造 |