KR100319291B1 - 회로 기판 및 회로 기판의 솔더링 방법 - Google Patents

회로 기판 및 회로 기판의 솔더링 방법 Download PDF

Info

Publication number
KR100319291B1
KR100319291B1 KR1019990008509A KR19990008509A KR100319291B1 KR 100319291 B1 KR100319291 B1 KR 100319291B1 KR 1019990008509 A KR1019990008509 A KR 1019990008509A KR 19990008509 A KR19990008509 A KR 19990008509A KR 100319291 B1 KR100319291 B1 KR 100319291B1
Authority
KR
South Korea
Prior art keywords
soldering
hole
circuit board
substrate
pin
Prior art date
Application number
KR1019990008509A
Other languages
English (en)
Other versions
KR20000060319A (ko
Inventor
이성모
정명화
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990008509A priority Critical patent/KR100319291B1/ko
Priority to TW089103699A priority patent/TW488198B/zh
Priority to CNB001029177A priority patent/CN1164157C/zh
Priority to US09/522,844 priority patent/US6407342B1/en
Publication of KR20000060319A publication Critical patent/KR20000060319A/ko
Application granted granted Critical
Publication of KR100319291B1 publication Critical patent/KR100319291B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 기판에 형성된 홀에 핀이 삽입되어 상기 기판에 결합되는 반도체 디바이스를 갖는 회로 기판 및 그 회로 기판의 솔더링 방법에 관한 것이다. 본 발명의 회로기판은 기판과 다수 개의 패턴들 그리고 적어도 하나의 지점들을 구비한다. 그리고 본 발명의 다른 회로기판은 기판과 상기 기판상에서 상기 홀과 연결되어 형성되는 더미랜드를 구비한다. 또한, 본 발명의 회로 기판의 솔더링 방법은 상기 홀 다음에 형성되는 적어도 하나의 패턴 상에 상기 홀과 동일선상에 위치되도록 솔더링가능한 지점을 형성하는 단계 그리고 상기 홀에 삽입된 상기 핀을 솔더링한 다음 바로 상기 지점에 솔더링되도록 솔더링 공정을 실행하는 단계를 포함한다. 이와 같은 구성 및 방법을 가지는 회로 기판 및 회로 기판의 솔더링 방법에 의하면, 핀의 솔더링시 과다한 납량으로 인하여 발생되는 쇼트를 방지할 수 있기 때문에 솔더링 공정 후에 쇼트된 부분을 제거하는 인력이 절감된다. 또한, 재가공 시간이 줄어들기 때문에 생산성도 역시 향상된다.

Description

회로 기판 및 회로 기판의 솔더링 방법{PRINTED CIRCUIT BOARD AND SOLDERING METHOD OF PRINTED CIRCUIT BOARD}
본 발명은 회로 기판 및 회로 기판의 솔더링 방법에 관한 것으로, 좀 더 구체적으로는 기판에 형성된 홀에 핀이 삽입되어 상기 기판에 결합되는 반도체 디바이스를 갖는 회로 기판 및 그 회로 기판의 솔더링 방법에 관한 것이다.
현재 대량생산되는 일렉트로닉 어셈블리 프로세스(electronic assembly process)에서, 컴포넌트(component)와 기판(substrate) 사이의 연결 형식은 대개 히트-페로우(heat-fellow) 혹은 웨이브 솔더링(wave soldering)에 의해서 이루어진다. 상기 웨이브 솔더링은 홀 타입 부분들(hole type parts)을 가진 기판에 주로 사용된다. 상기 웨이브 솔더링을 이용하여 컴포넌트와 기판을 연결하는 방법은 U. S. Patent No 5,000,691 그리고 U. S. Patent No 5,092,035 외에 다수의 U. S. Patent에 개시되어 있다. 홀 파트 연결(hole part connection)을 통한 공정 중에, 일반적인 웨이브 솔더링 머신(wave soldering machine)의 컨베이어(conveyor)의 폭 그리고 솔더 스팟(solder spot) 온도는 각각의 인쇄 회로 기판(printed circuit board)의 디멘젼(dimension)에 맞게 조절된다. 공정이 진행되는 동안, 플럭스 유니트(flux unit) 그리고 예열 시스템(preheating system)은 솔더 인터커넥트(solder interconnect)의 높은 수율(yield)을 얻을 수 있도록 적당한 조건(proper condition)으로 조정된다. 하지만, 온도가 정확하게 조절되고 많은 플럭스들이 신중하게 적용되었음에도 불구하고, 솔더가 부족하여 발생되는 오픈 조인트(open joint) 혹은 솔더가 과다하여 발생하는 브리지 조인트(bridge joint) 등의 문제가 발생한다.
도 1은 종래의 회로 기판에서 쇼트가 발생하는 것을 보여주기 위한도면이다.
도 1을 참조하면, 반도체 디바이스 예를 들어, 커넥터(connector)(도시되지 않음)가 장착된 회로 기판(100)은 먼저 일정한 온도로 예열된 다음에 솔더링을 위해서 소정의 온도로 가열되어 형성된 몰튼 솔더(molten solder)가 수용된 납조(도시되지 않음)를 지나게 된다. 상기 회로 기판(100)의 홀들(102, 104 그리고 106)에는 상기 커넥터의 핀이 상기 회로 기판(100)의 바닥면으로부터 아래 방향으로 돌출되어 있는데 이 핀에 웨이브 솔더링 방식으로 납땜이 진행된다. 이 경우에 상기 회로 기판(100)이 컨베이어(conveyor)(도시되지 않음)에 의해서 진행되는 방향의 반대 방향으로 납땜이 진행되므로, 상기 회로 기판(100)에 배선된 패턴(pattern)(108) 앞의 홀들(102, 104 그리고 106)들은 상기 회로 기판(100)과 반대 방향으로 진행되는 납의 유동이 원활하게 진행되지 못하는 현상이 발생한다. 예를 들어 3개의 핀이 돌출되어 있는 경우에 즉 제 1 홀(도시되지 않음)의 제 1 핀이 납땜이 되는 경우에 일정한 양의 납이 부착되면 잔량의 납들은 제 2 홀(101)의 제 2 핀으로 인장력에 의해서 이송되어 상기 제 2 핀에 일정한 양의 납이 부착되고 또 나머지 납들은 제 3 홀(102)의 제 3 핀으로 이동되어 납땜이 진행된다. 하지만 상기 제 3 핀에서 잔류된 납들은 이동되어 갈 근접된 지점이 없으므로 그냥 상기 제 3 핀에 몰려서 잔류하게 된다. 이럴 경우에 상기 패턴(108) 앞에 형성되는 홀들(102, 104 그리고 106)은 과량의 납이 부착되어 패턴과의 쇼트(110)(short)를 일으키거나 혹은 홀들(102와 104) 사이에 쇼트(112)가 발생하는 문제점이 발생한다. 이런한 쇼트가 발생하면 솔더링 공정 후에 인력이 투입되어 쇼트된 부분을 제거하는 공정이 수반되어야 하므로 인력과 시간의 손실이 발생하며 생산성도 저하되는 결과를 가져온다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 그 목적은 핀의 솔더링시 과다한 납량으로 인하여 발생되는 쇼트를 방지할 수 있는 새로운 형태의 회로기판 및 회로기판의 솔더링 방법을 제공하는데 있다.
도 1은 종래의 회로 기판에서 쇼트가 발생하는 것을 보여주기 위한 도면;
도 2는 회로 기판을 웨이브 솔더링을 이용하여 납땜하는 것을 보여주기 위한 도면;
도 3는 본 발명의 제 1 실시예에 의한 회로 기판을 보여주기 위한 도면 및;
도 4은 본 발명의 제 2 실시예에 의한 회로 기판을 보여주기 위한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명
200 : 회로 기판 201 : 패턴
202, 210, 211, 212 : 홀 203 : 커넥터
204 : 제 1 패턴 지점 205 : 핀
206 : 제 2 패턴 지점 207 : 솔더
209 : 납조 220 : 제 1 부분
222 : 제 2 부분 224 : 더미 랜드
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 기판에 형성된 홀에 핀이 삽입되어 상기 기판에 결합되는 반도체 디바이스를 갖는 회로 기판의 솔더링 방법은 다음과 같은 단계를 가진다. 상기 홀 다음에 형성되는 적어도 하나의 패턴상에 상기 홀과 동일선상에 위치되도록 솔더링가능한 지점을 형성하는 단계 및; 상기 홀에 삽입된 상기 핀을 솔더링한 다음 바로 상기 지점에 솔더링되도록 솔더링 공정을 실행하는 단계이다.
그리고 본 발명의 회로기판은 기판과 다수 개의 패턴들 그리고 적어도 하나의 지점들을 구비한다. 상기 기판은 핀을 갖는 반도체 디바이스를 결합시키기 위한 홀이 형성된다. 상기 다수 개의 패턴들은 상기 홀에 근접되도록 상기 홀 다음에 형성된다. 그리고 상기 적어도 하나의 지점은 상기 홀과 동일선상에 위치되도록 상기 패턴들 중에서 적어도 하나의 패턴에 솔더링가능하도록 형성된다.
또한, 본 발명의 다른 회로기판은 기판과 더미 랜드(dummy land)를 구비한다. 상기 기판은 핀을 갖는 반도체 디바이스를 결합시키기 위한 홀이 형성된다.그리고 상기 더미 랜드는 상기 기판상에서 상기 홀과 연결되어 형성된다.
이와 같은 본 발명을 적용하면, 핀의 솔더링시 과다한 납량으로 인하여 발생되는 쇼트를 방지할 수 있기 때문에 솔더링 공정 후에 쇼트된 부분을 제거하는 인력이 절감된다. 또한, 재가공 시간이 줄어들기 때문에 생산성도 역시 향상된다.
이하 본 발명의 실시예를 첨부도면 도 2 내지 도 4에 의거하여 상세히 설명한다. 또한, 도면들에서 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호를 병기한다.
도 2는 회로 기판을 웨이브 솔더링을 이용하여 납땜하는 것을 보여주기 위한 도면이고 도 3는 본 발명의 제 1 실시예에 의한 회로 기판을 보여주기 위한 도면 이며 도 4은 본 발명의 제 2 실시예에 의한 회로 기판을 보여주기 위한 도면이다.
도 2 내지 도 4를 참조하면, 인쇄 회로 기판에 핀을 솔더링(soldering)하는 널리 알려진 방법은 웨이브 솔더링(wave soldering)을 이용하는 방법 혹은 솔더 도넛(solder doughnut)을 이용하는 방법이다. 상기 웨이브 솔더링을 이용하여 솔더링하는 방법은 커넥터(connector)같은 반도체 디바이스가 상기 인쇄 회로 기판에 장착되고 상기 인쇄 회로 기판의 바닥면이 핫 솔더 풀(hot solder pool)의 표면의 바로 밑(just below)에 위치된다. 이 경우에 상기 인쇄 회로 기판에 형성된 홀을 통하여 바닥면으로 돌출된 핀과 상기 홀의 측면의 사이로 표면 장력(surface tension) 그리고 모세관 현상(capillary action)같은 현상에 의해서 핫 솔더가 밀려 올라간다. 상기 인쇄 회로 기판에 핀을 솔더링하는 다른 방법은 상기 인쇄 회로 기판의 홀에 핀을 삽입하고 각각의 핀 주위에 솔더 도넛(solder doughnut)을 놓고 적당한 히트 부재(heating means)로 녹여서 상기 핀 주위와 홀 속으로 유동하게 하는 방법이다. 하지만 이 방법은 삽입된 핀 주위에 상기 솔더 도넛을 놓는 경우에 시간과 비용이 많이 소요되므로 일반적으로 웨이브 솔더링에 의한 솔더링 방식을 많이 사용한다.
도 2의 인쇄 회로 기판(printed circuit board; PCB )(200)에는 핀(205)을 구비한 커넥터(203)가 장착된다. 상기 핀(205)은 상기 인쇄 회로 기판(200)에 형성된 홀(202)에 삽입된다. 상기 홀(202)의 내부는 도금처리를 하여 도전성과 접촉성을 좋게 한다. 상기 핀(205)은 상기 인쇄 회로 기판(200)에 형성된 홀(202)에 삽입되어 일부분이 상기 인쇄 회로 기판(200)의 바닥면에 돌출된다. 이 돌출된 핀(205)의 일부분은 솔더링되기 전에 먼저 충분히 예열되는 과정을 거치므로 솔더링이 잘 이루어 질 수 있다. 충분히 예열되고 먼지가 제거된 핀(205)의 돌출부가 핫 솔더(hot solder)(207)가 수용된 납조(209)를 지나게 된다. 상기 인쇄 회로 기판(200)의 바닥면은 상기 납조(209)에 수용된 상기 핫 솔더(207)의 표면의 바로 아래에 놓여져서 이동된다. 컨베이어(conveyor)(도시되지 않음)에 의해서 상기 인쇄 회로 기판(200)이 화살표 방향으로 이동되면서 동시에 상기 인쇄 회로 기판(200)에 장착된 많은 반도체 디바이스의 수많은 핀들(205)은 납땜된다.
상술한 웨이브 솔더링 공정이 진행되는 동안, 유동하는 납은 상기 인쇄 회로 기판이 진행되는 방향과 반대 방향의 순서로 상기 인쇄 회로 기판(200)의 바닥면을 유동하고 그런 과정을 통해 돌출된 핀(205)이 순차적으로 납땜된다. 도 3을 참조하면, 상기 인쇄 회로 기판의 바닥면에는 연배열된 홀들(210, 211, 212 그리고202)이 형성되어 있고, 상기 연배열된 홀 중에 마지막 홀(202) 다음에는 패턴(pattern)(201)이 형성되어 있다. 상기 인쇄 회로 기판(200)이 이송되는 화살표 방향의 반대 방향의 순서로 연배열된 홀들이 차례로 납땜된다. 제 1 홀(210)의 돌출된 제 1 핀(도시되지 않음)이 납땜되고 다음에 제 2 홀(211)의 제 2 핀이 납땜되고 그리고 제 3 홀(212)의 제 3 핀이 납땜되는 순서로 납땜이 진행된다. 상술된 바와 같이 상기 홀들(210, 211 그리고 212)의 돌출된 핀들은 상기 인쇄 회로 기판의 진행 방향과 반대의 방향으로 유동하는 납에 의해서 차례로 납땜되며, 한 핀의 납땜에서 적정한 납량만이 부착되고 나머지 잔량이 연배열된 핀들로 차례로 밀려 부착되는 방식으로 진행된다. 이런 방식으로 진행되는 경우에 연배열된 홀들중에서 맨 마지막 홀인 제 4 홀(202)의 경우는 밀려서 이동되는 납량들이 부착될 지점이 없으므로 유동하는 납이 제 4 홀(202)에 고여서 잔류하게 되는 현상이 발생하였지만, 본 발명의 제 1 실시예에서는 상기 제 4 홀(202)에 근접하여 위치한 패턴들(201)에 상기 유동하는 납이 부착될 수 있는 지점들을 형성하여 납의 흐름을 원활하게 해 줄 수 있는 통로를 만들어 준다. 상기 패턴(201)은 동박으로 구성되어 있고 상기 패턴 사이의 쇼트(short) 및 노이즈(noise)를 예방하기 위해서 솔더 마스크(solder mask)라는 액체로 구성된 절연물질을 칠하여 사용한다. 상기 지점들은 상기 홀들(210, 211, 212 그리고 202)과 동일한 직선상에 위치하고 상기 패턴 사이의 쇼트를 방지하기 위해서 교대로 위치된다. 또한, 상기 패턴 상에 칠해져 있는 상기 솔더 마스크를 제 1 패턴 지점(204)의 경우에는 상기 제 4 홀(202)의 크기의 80%, 제 2 패턴 지점(206)의 경우에는 상기 제 4 홀(202)의 크기의 60%, 제 3패턴 지점(208)의 경우에는 상기 제 4 홀(202)의 크기의 40%의 크기 그리고 제 4 패턴 지점(228)의 경우에는 상기 제 4 홀(202)의 크기의 20%의 크기로 제거한다. 이런 방식으로 상기 솔더 마스크가 형성된 지점들이 생성되면 상기 지점들이 차례로 납땜되면서 이동되는 납량이 자연적으로 감소된다. 예를 들면, 상기 제 4 홀(202)에서 유동하는 납이 고이지 않고 계속 유동하면서 상기 제 1 패턴 지점(204)에도 납땜이 되고 상기 제 2 패턴 지점(206) 그리고 상기 제 3 패턴 지점(208)에도 계속해서 납땜이 진행된다. 하지만 납땜이 되는 지점의 크기가 차례로 일정한 비율로 감소되므로 상기 제 4 홀(202)에서 솔더링된 납량보다 상기 제 1 패턴 지점(204)에서 솔더링된 납량이 줄어들고 상기 제 1 패턴 지점(204)에서 솔더링된 납량보다 상기 제 2 패턴 지점(206)에서 솔더링된 납량이 줄어들어 차례로 납이 분할된다.
도 4를 참조하면, 웨이브 솔더링 공정이 진행되는 경우, 도 3의 경우처럼 패턴상에 납땜될 수 있는 지점을 형성하여 납의 흐름을 원활하게 해 줄 수 있는 방법으로 일정 지점에서의 납량 과다를 막는 방법도 있지만, 상기 패턴상의 솔더링 마스크를 제거하는 것이 힘든 경우가 발생하면 연배열된 상기 홀들 중에서 마지막 홀 즉 제 4 홀(202)과 연결되어 형성되고, 솔더링가능하도록 하기 위한 더미 랜드(dummy land)(224)를 형성한다. 상기 더미 랜드(224)는 상기 기판의 솔더링 공정이 진행되는 반대방향으로 형성되며 제 1 부분(220)과 제 2 부분(222)을 구비한다. 상기 제 1 부분(220)는 상기 제 4 홀(202)과 동일한 지름을 가지는 원형으로 하고 상기 제 4 홀(202)과 동일한 피치를 가지도록 구성한다. 즉, 제 4 홀(202)의 외주면과 솔더링 공정이 진행되는 반대방향에 형성되어 있는 이전 홀의 외주면과의 거리와 동일한 거리가 되도록 제 1 부분(220)을 구성한다. 그리고 상기 제 2 부분(222)은 상기 제 4 홀(202)의 반경보다 작은 크기로 형성되어 상기 제 4 홀(202)과 상기 제 1 부분(220)을 연결하는 역할을 하게 한다. 또한, 상기 더미 랜드(224)는 표면의 솔더 마스크를 제거하여 납땜이 가능하도록 한다. 이런 구성을 가지는 상기 더미 랜드(224)는 유동하는 납이 상기 제 4 홀(202)에 몰려서 납땜되지 않고 상기 제 4 홀(202)에 연결된 상기 더미 랜드(224)로 이송되는 것을 가능하게 하므로 상기 제 4 홀(202)에 고여서 과다하게 납땜되는 현상을 방지한다.
이와 같은 본 발명을 적용하면, 핀의 솔더링시 과다한 납량으로 인하여 발생되는 쇼트를 방지할 수 있기 때문에 솔더링 공정 후에 쇼트된 부분을 제거하는 인력이 절감된다. 또한, 재가공 시간이 줄어들기 때문에 생산성도 역시 향상된다.

Claims (8)

  1. 기판에 형성된 홀에 핀이 삽입되어 솔더링됨으로써 반도체 디바이스가 상기 기판에 결합되는 회로 기판의 솔더링 방법에 있어서,
    상기 홀 다음에 형성되는 적어도 하나의 패턴 상에 솔더링이 진행되는 방향으로 상기 홀과 동일선상에 위치되도록 솔더링 가능한 지점을 형성하는 단계와;
    상기 홀에 삽입된 상기 핀을 솔더링한 다음, 상기 핀의 솔더링시 과다한 납량으로 인하여 상기 솔더링이 진행되는 방향과 직각으로 근접되어 있는 상기 핀 사이의 쇼트를 방지하기 위해, 상기 지점에 납이 솔더링 되도록 솔더링 공정을 실행하는 단계를 구비함을 특징으로 하는 회로 기판의 솔더링 방법.
  2. 제 1 항에 있어서,
    상기 솔더링 공정은 웨이브 솔더링 공정인 것을 특징으로 하는 회로 기판의 솔더링 방법.
  3. 핀을 갖는 반도체 디바이스를 솔더링에 의해 결합시키기 위한 다수의 홀이 형성된 기판과;
    상기 홀에 근접되어 있으며, 상기 홀 다음에 상기 기판에 솔더링이 진행되는 방향으로 형성되는 다수 개의 패턴들과; 그리고
    상기 핀의 솔더링시 과다한 납량으로 인한 쇼트가 방지되도록 상기 솔더링이 진행되는 방향을 기준으로 상기 홀과 나란한 방향에 위치되며, 상기 패턴들 중에서 적어도 하나의 패턴에 솔더링가능하도록 형성되는 적어도 하나의 지점이 구비된 것을 특징으로 하는 회로 기판.
  4. 제 4 항에 있어서,
    상기 지점은 상기 솔더링이 진행되는 방향과 직각이 되는 상기 패턴들에 형성되되, 상기 지점은 서로 평행하게 이격되어 연속적으로 형성되는 것을 특징으로 하는 회로 기판.
  5. 제 4 항에 있어서,
    상기 지점은 상기 홀에 근접된 지점으로부터 순차적으로 크기가 줄어드는 것을 특징으로 하는 회로 기판.
  6. 제 4 항에 있어서,
    상기 지점들은 상기 패턴들에 교대로 형성되는 것을 특징으로 하는 회로 기판.
  7. 핀을 갖는 반도체 디바이스를 결합시키기 위한 홀이 형성된 기판과;
    상기 핀의 솔더링시 과다한 납량으로 인한 쇼트를 방지하기 위해 상기 기판상에서 상기 홀과 연결되어 솔더링 가능하도록 형성되며, 상기 솔더링이 진행되는 반대방향으로 형성되되, 상기 홀로부터 일정한 거리에 형성되는 제 1 부분과, 상기 홀의 반경보다 작은 폭으로 형성되어 상기 제 1 부분과 상기 홀을 연결하는 제 2 부분을 갖는 더미 랜드를 구비함을 특징으로 하는 회로 기판.
  8. 제 9 항에 있어서,
    상기 더미 랜드는 상기 기판의 솔더 마스크가 제거되어 형성된 것을 특징으로 하는 회로 기판.
KR1019990008509A 1999-03-13 1999-03-13 회로 기판 및 회로 기판의 솔더링 방법 KR100319291B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990008509A KR100319291B1 (ko) 1999-03-13 1999-03-13 회로 기판 및 회로 기판의 솔더링 방법
TW089103699A TW488198B (en) 1999-03-13 2000-03-02 Printed circuit board capable of preventing electrical short during soldering process
CNB001029177A CN1164157C (zh) 1999-03-13 2000-03-09 能够防止焊接过程中的短路的印刷电路板
US09/522,844 US6407342B1 (en) 1999-03-13 2000-03-10 Printed circuit board capable of preventing electrical short during soldering process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990008509A KR100319291B1 (ko) 1999-03-13 1999-03-13 회로 기판 및 회로 기판의 솔더링 방법

Publications (2)

Publication Number Publication Date
KR20000060319A KR20000060319A (ko) 2000-10-16
KR100319291B1 true KR100319291B1 (ko) 2002-01-09

Family

ID=19576522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990008509A KR100319291B1 (ko) 1999-03-13 1999-03-13 회로 기판 및 회로 기판의 솔더링 방법

Country Status (4)

Country Link
US (1) US6407342B1 (ko)
KR (1) KR100319291B1 (ko)
CN (1) CN1164157C (ko)
TW (1) TW488198B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4222260B2 (ja) * 2004-06-03 2009-02-12 三菱電機株式会社 リード形電子部品実装プリント配線基板及び空気調和機
CN100362640C (zh) * 2004-06-04 2008-01-16 英业达股份有限公司 防止半导体组件引脚焊接短路的方法
CN101541141B (zh) * 2008-03-17 2010-09-22 英业达股份有限公司 印刷电路板及避免电气短路的方法
JP5236707B2 (ja) * 2010-09-22 2013-07-17 日立オートモティブシステムズ株式会社 電子機器制御装置
CN102744488A (zh) * 2011-04-22 2012-10-24 鸿富锦精密工业（深圳）有限公司 焊接辅助装置
CN103386524A (zh) * 2012-05-08 2013-11-13 光宝电子(广州)有限公司 焊接方法
CN103338034A (zh) * 2013-06-15 2013-10-02 刘圣平 越底反控时基电路端口布置新方法
KR102178791B1 (ko) 2014-01-02 2020-11-13 삼성전자주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지
KR101654997B1 (ko) * 2014-12-24 2016-09-06 엘지전자 주식회사 인쇄회로기판 및 그 제조방법
CN109047965B (zh) * 2018-09-20 2021-02-19 北京机械设备研究所 一种多管脚封装器件的焊接工装及其使用方法
CN116390341B (zh) * 2023-05-26 2023-09-05 苏州浪潮智能科技有限公司 波峰焊器件、其制作方法以及印刷线路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01300588A (ja) * 1988-05-28 1989-12-05 Nec Home Electron Ltd プリント配線板及びそのはんだ付け方法
JPH04186794A (ja) * 1990-11-20 1992-07-03 Matsushita Electric Ind Co Ltd 電子部品のハンダ付けパターンとその実装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339784A (en) 1980-08-11 1982-07-13 Rca Corporation Solder draw pad
GB8322473D0 (en) * 1983-08-20 1983-09-21 Int Computers Ltd Printed circuit boards
SE457838B (sv) 1987-06-11 1989-01-30 Ericsson Telefon Ab L M Stift vilket aer fastsatt vid ett kretskort genom loedning
US4835345A (en) 1987-09-18 1989-05-30 Compaq Computer Corporation Printed wiring board having robber pads for excess solder
US5092035A (en) 1990-09-10 1992-03-03 Codex Corporation Method of making printed circuit board assembly
US5243143A (en) 1990-11-13 1993-09-07 Compaq Computer Corporation Solder snap bar
US5227589A (en) 1991-12-23 1993-07-13 Motorola, Inc. Plated-through interconnect solder thief
US5604333A (en) 1994-11-30 1997-02-18 Intel Corporation Process and structure for a solder thief on circuit boards

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01300588A (ja) * 1988-05-28 1989-12-05 Nec Home Electron Ltd プリント配線板及びそのはんだ付け方法
JPH04186794A (ja) * 1990-11-20 1992-07-03 Matsushita Electric Ind Co Ltd 電子部品のハンダ付けパターンとその実装方法

Also Published As

Publication number Publication date
CN1267182A (zh) 2000-09-20
US6407342B1 (en) 2002-06-18
CN1164157C (zh) 2004-08-25
KR20000060319A (ko) 2000-10-16
TW488198B (en) 2002-05-21

Similar Documents

Publication Publication Date Title
US6773269B1 (en) Circuit board assembly which utilizes a pin assembly and techniques for making the same
KR100319291B1 (ko) 회로 기판 및 회로 기판의 솔더링 방법
GB2422491A (en) Printed circuit board
JP2000299549A (ja) 回路基板
JP2004207232A (ja) 半田貯蔵移動装置及び工程
JP3656543B2 (ja) 電子部品実装方法
KR19980701441A (ko) 전기 전도성 와이어
US20070164083A1 (en) Alignment plate
US5842274A (en) Method of forming discrete solder portions on respective contact pads of a printed circuit board
JPH07131139A (ja) 電子部品用配線基板
US6296174B1 (en) Method and circuit board for assembling electronic devices
KR20000062632A (ko) 전자 회로 기판과 전자 회로 기판을 위한 납땜 방법
JPS63124496A (ja) 多端子部品の取付方法
KR920004037B1 (ko) 인쇄회로기판의 페인팅방법
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
KR19990026398A (ko) 인쇄회로기판의 부품 실장방법
JPH0730241A (ja) プリント基板
JPH09331147A (ja) リフローソルダリング用プリント配線板
JP3214009B2 (ja) 半導体素子の実装基板および方法
KR200176361Y1 (ko) 칩부품이 실장된 인쇄회로기판
KR20230171502A (ko) 가요성인쇄회로기판 표면실장방법 및 그에 적합한 지그
JPH09191173A (ja) 回路基板
JPH07176859A (ja) プリント基板およびプリント基板への電子部品実装方法
JPH02172292A (ja) 電子部品のはんだ付け接合方法
JPH02268488A (ja) フレキシブル基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee