DE102004032605B4 - Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur - Google Patents

Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur Download PDF

Info

Publication number
DE102004032605B4
DE102004032605B4 DE102004032605A DE102004032605A DE102004032605B4 DE 102004032605 B4 DE102004032605 B4 DE 102004032605B4 DE 102004032605 A DE102004032605 A DE 102004032605A DE 102004032605 A DE102004032605 A DE 102004032605A DE 102004032605 B4 DE102004032605 B4 DE 102004032605B4
Authority
DE
Germany
Prior art keywords
plastic film
semiconductor
chip
plastic
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004032605A
Other languages
English (en)
Other versions
DE102004032605A1 (de
Inventor
Joachim Mahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004032605A priority Critical patent/DE102004032605B4/de
Priority to PCT/DE2005/001172 priority patent/WO2006005304A2/de
Priority to US11/571,667 priority patent/US9082706B2/en
Publication of DE102004032605A1 publication Critical patent/DE102004032605A1/de
Application granted granted Critical
Publication of DE102004032605B4 publication Critical patent/DE102004032605B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Halbleiterbauteil (1) mit einem Halbleiterchip (3) und elektrischen Verbindungselementen (4) zu einer Leiterstruktur (5), wobei die Leiterstruktur (5) einen zur Aufnahme eines Halbleiterchips vorgesehenen Bereich und Kontaktanschlussflächen (7) aufweist, die koplanar angeordnet sind, und wobei die Leiterstruktur (5) von einer gefüllten Kunststofffolie (8) selektiv beschichtet ist, wobei sowohl der Halbleiterchip (3) als auch die elektrischen Verbindungselemente (4) mittels des folienbedeckten Bereichs zur Aufnahme eines Halbleiterchips bzw. der folienbedeckten Kontaktanschlussflächen (7) mechanisch fixiert und/oder elektrisch verbunden sind, wobei die Folienbedeckung eine Beschichtung mit einem haftvermittelnden Material zu einer umgebenden Kunststoffgehäusemasse (12) darstellt.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur.
  • Bei derartigen Halbleiterbauteilen ist ein noch nicht gelöstes Problem, zumal wenn man teure eutektische Lotverbindungen mit einer Goldbeschichtung auf einer Chipinsel einer Leiterstruktur eines Trägermaterials vermeiden will, die Chipanbindung an die Leiterstruktur. Ein weiteres Problem ist die Verankerung einer Kunststoffpressmasse auf einer derartigen Struktur. Und schließlich ist die Wärmeableitung der entstehenden Verlustleistung des in die Kunststoffmasse eingebetteten Halbleiterchips über die Chipinsel eine ständige technische Herausforderung und Ursache von Fehlfunktionen und verminderte Zuverlässigkeit der aus einer Vielzahl von unterschiedlichen Materialien hergestellten Halbleiterbauteile.
  • Für die oben erwähnten drei Problemkreise, verbunden mit dem Anbringen eines Halbleiterchips auf einer Leiterstruktur werden im Stand der Technik drei verschiedene Komponenten eingesetzt, nämlich
    • 1. eine spezielle Materialkomponente, verbunden mit Spezialverfahren zur Chipanbindung auf einer Chipinsel auf einer Leiterstruktur eines Systemträgers;
    • 2. eine spezielle haftverbessernde und galvanisch abgeschiedene Beschichtung auf der Leiterstruktur und falls bereits der Halbleiterchip montiert ist, auf der verbleibenden Leiterstruktur zur Verankerung einer Kunststoffgehäusemasse auf der Leiterstruktur eines Trägermaterials eines Systemträgers;
    • 3. Vorsehen einer zusätzlichen Wärmesenke verbunden mit der Chipinsel oder der Leiterstruktur zur Ableitung der Verlustwärme.
  • Die unter 2. genannte haftverbessernde Beschichtung wird entweder vor dem Anbringen der Halbleiterchips auf dem Chipträger durchgeführt, was eine Vielzahl von Aussparungen in der haftverbessernden Beschichtung für den Halbleiterchip und die anzubringenden elektrischen Verbindungen zu dem Halbleiterchip erfordert, sodass eine "komplette" Abdeckung mit einer Verankerungsbeschichtung nicht realisierbar ist, zumal Toleranzbereiche um den Halbleiterchip auf der Chipinsel und um die Verbindungsbereiche für die Verbindungselemente nicht beschichtet werden dürfen.
  • Aus der US 2002/0140095 A1 ist es bekannt, zur Haftvermittlung zwischen einem Substrat und einer Kunststoffgehäusemasse eines Halbleiterbauteils eine Kunststofffolie vorzusehen. Entsprechende Kunststofffolien offenbart auch die EP 1 273 630 A1 . Eine haftvermittelnde Beschichtung von Bereichen eines Substrats ist auch aus der US 6,166,433 A und der US 6,340,793 B1 bekannt. Das Beschichten von Flachleiterrahmen mit einer haftvermittelnden Beschichtung aus einem Polymer ist beispielsweise aus der US 5,122,858 A bekannt.
  • Ein Aufbringen der unter 2. genannten haftverbessernden Beschichtung nach der Halbleiterchipmontage auf der Chipinsel und nach dem Verdrahten des Halbleiterchips mit der Leiterstruktur des Systemträgers ergibt ebenso keine "vollständige" Verankerungsschicht, zumal die galvanisch aufgebrachten Haft vermittler auf Kunststoffoberflächen und/oder Keramikoberflächen nicht haften.
  • Für das Anbringen von Bondverbindungen zwischen dem Halbleiterchip und der Leiterstruktur eines Systemträgers sind ebenfalls aufwändige Techniken zur Präparation der zu bondenden Oberflächenbereiche der Leiterstruktur erforderlich, sodass ein Bedarf für ein vereinfachtes System besteht, das diese unterschiedlichen Verfahren und Komponenten überflüssig werden lässt.
  • Aufgabe der Erfindung ist es, die oben erwähnten Nachteile im Stand der Technik zu überwinden und ein Halbleiterbauteil zu schaffen, dass weniger Komponenten benötigt und das Anbringen von Halbleiterchips und Verbindungselementen auf eine Leiterstruktur eines Systemträgers vereinfacht. Ferner ist es Aufgabe der Erfindung, sowohl die thermische als auch die elektrische Anbindung eines Halbleiterchips auf die Leiterstruktur zu verbessern und die elektrische Anbindung von Verbindungselementen zu vereinfachen.
  • Diese Aufgabe wird mit den Gegenständen der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur geschaffen. Die Leiterstruktur weist einen zur Aufnahme eines Halbleiterchips vorgesehenen Bereich und Kontaktanschlussflächen auf, die koplanar angeordnet sind. Dabei ist die Leiterstruktur von einer gefüllten Kunststofffolie selektiv beschichtet. Sowohl der Halbleiterchip als auch die elektrischen Verbindungselemente sind mittels des folienbe deckten Bereichs zur Aufnahme des Halbleiterchips bzw. den folienbedeckten Kontaktanschlüssen mechanisch fixiert und/oder elektrisch verbunden, wobei die Folienbedeckung eine Beschichtung mit einem haftvermittelnden Material zu einer umgebenden Kunststoffgehäusemasse darstellt.
  • Dieses Halbleiterbauteil hat den Vorteil, dass mit einer einzigen komplett abdeckenden elektrisch leitfähigen oder alternativ elektrisch isolierenden aber thermisch hoch leitfähigen organischen Schicht die oben erwähnten Probleme gelöst werden. Diese organische Schicht einer gefüllten Kunststofffolie dient als Chipbefestigungsmaterial. Ferner verbessert die gefüllte Kunststofffolie als Beschichtung der Leiterstruktur die Haftfestigkeit der Kunststoffpressmasse. Schließlich dient die Schicht in Form der gefüllten Kunststofffolie zur Abfuhr der entstehenden Wärme im Betrieb, wobei sie auch für Kunststoffsubstrate und Keramiksubstrate, auf denen die Leiterstruktur angeordnet sein kann, einsetzbar ist. Dabei überwindet sie das oben erwähnte Problem der unzureichenden Bedeckung bei unterschiedlichen Chipgrößen, aufgrund der Toleranzen, die bei haftverbessernden Beschichtungen eingehalten werden müssen, um ein Drahtbonden auf den Kontaktanschlussflächen zu ermöglichen.
  • Darüber hinaus hat das Halbleiterbauteil den Vorteil, dass die mit Partikeln gefüllte Folie eine korrosionshemmende Wirkung mit metallischen Oberflächen der Leiterstruktur darstellt und somit die metallischen Oberflächen der Leiterstruktur stabilisiert. Das selektive Beschichten der Leiterstruktur mit der gefüllten Kunststofffolie kann durch geeignete Prozesswahl erfolgen. So kann z.B. zunächst die gefüllte Kunststofffolie ganzflächig aufgebracht werden und anschließend ein selektives Ablösen mit Lösungsmitteln, Laserablation oder mithilfe von mechanischem Entfernen bei vorhergehender gezielter Maskierung der ganzflächigen Beschichtung erfolgen. In diesem Zusammenhang wird unter einer gefüllten Kunststofffolie auch ein gefüllter Klebstofffilm oder andere klebefähige organische Beschichtungen auf der Leiterstruktur verstanden.
  • Je nach Bedarf kann diese gefüllte Beschichtung oder gefüllte Klebstofffolie oder dieser gefüllte Klebstofffilm elektrisch leitfähig oder elektrisch isolierend ausgeführt werden. In diesem Halbleiterbauteil ist der Chip auf einer zunächst noch nicht vollständig ausgehärteten bzw. ausreagierten Schicht, die durch die gefüllte Folie entstanden ist, durch ein kombiniertes Druck-Temperaturverfahren zuverlässig befestigt. Dieser vorübergehende Zustand der nichtvollständigen Aushärtung bzw. der nicht vollständigen Vernetzung, der aus der gefüllten Kunststofffolie entstandenen Schicht, führt zudem zu einer deutlichen Haftverbesserung gegenüber der Kunststoffpressmasse, die auf die Leiterstruktur bzw. einem Systemträger aufzubringen ist.
  • Dazu wird vorzugsweise die Kunststoffklebefolie auf dem Substratträger aufgebracht, die dann entweder durch den Chipbefestigungsschritt vorreagiert und dann anschließend zusammen mit einem Mold-Verfahren komplett aushärtet, oder die an der Oberfläche während des Mold-Verfahrens anschmilzt und somit eine intensive Verankerung bzw. Vernetzung mit der Gehäusepressmasse eingeht. Besonders geeignet ist dieser Halbleiterbauteilaufbau für Halbleitermodule, bei denen mehrere Halbleiterchips auf einer Leiterstruktur in einem einzigen Prozessschritt zu befestigen sind.
  • In einer bevorzugten Ausführungsform der Erfindung weist die gefüllte Kunststofffolie für ein mechanisches Fixieren und für ein thermisches Koppeln, sowohl des Halbleiterchips als auch der umgebenden Kunststoffgehäusemasse isolierende Partikel als Füllmaterial auf. Derartige isolierende Partikel sind vorzugsweise Keramikpartikel und unter den bekannten Keramikpartikeln insbesondere Aluminiumnitrid, Aluminiumoxid, Siliciumnitrid, Siliciumkarbid, Diamant und/oder Bornitrid, aufgrund ihrer hohen thermischen Leitfähigkeit bei gleichzeitiger elektrischer Isolation.
  • Für eine leitfähige Verbindung zwischen Halbleiterchip und Leiterstruktur, sowie zwischen Bonddrahtenden und Kontaktanschlussflächen der Leiterstruktur weist die Kunststofffolie als Füllstoff leitfähige Metallpartikel, vorzugsweise aus der Gruppe Aluminium, Kupfer, Silber, Gold, Palladium, Nickel oder Legierungen derselben, auf. Eine mit derartigen Metallpartikeln gefüllte Kunststofffolie hat den Vorteil, dass sie nicht nur elektrisch leitfähig ist, sondern gleichzeitig mit der Kunststoffpressmasse beim Mold-Verfahren eine intensive Vernetzung eingeht und schließlich aufgrund der hohen thermischen Leitfähigkeit der Metallpartikel Verlustwärme ableiten kann.
  • In einer weiteren Ausführungsform der Erfindung sind die Halbleiterchips stoffschlüssig auf Chipinseln über die Kunststofffolie mit einem Verdrahtungssubstrat eines BGA- oder LGA-Gehäuses fixiert. Dabei ist die Leiterstruktur als dünne Metallbeschichtung auf dem Verdrahtungssubstrat aufgebracht, während die Außenkontakte des Halbleiterbauteils in Form von Lotkugeln auf der Unterseite des Verdrahtungssubstrats angeordnet sind. Diese Ausführungsform der Erfindung hat darüber hinaus den Vorteil, dass das Verdrahtungssubstrat eine voll kommen ebene Leiterstruktur aufweist, auf der die gefüllte Kunststofffolie ohne Probleme aufgebracht werden kann.
  • In einer weiteren bevorzugten Ausführungsform sind die Halbleiterchips stoffschlüssig auf Chipinseln über die gefüllte Kunststofffolie mit Flachleitern eines Gehäuses in Flachleitertechnik fixiert. Bei dieser Flachleitertechnik muss jedoch gewährleistet werden, dass der Flachleiterrahmen mindestens im Bereich der Chipinsel und der Kontaktanschlussflächen eine ebene Fläche aufweist. In dem Fall kann die gefüllte Kunststofffolie selektiv in vorteilhafter Weise auf dem gesamten koplanaren Bereich der Leiterstruktur aufgebracht werden.
  • In einer weiteren Ausführungsform der Erfindung sind die Verbindungselemente Flipchip-Kontakte. Diese Flipchip-Kontakte können über die elektrisch leitende Kunststofffolie mit Kontaktanschlussflächen einer Verdrahtungsstruktur vorteilhaft verbunden sein. Dabei ist die elektrisch leitende Kunststofffolie in voneinander getrennte Bereiche auf den Kontaktanschlussflächen der Verdrahtungsstruktur aufgebracht, sodass durch einfaches Eindrücken der Flipchip-Kontakte in die elektrisch leitfähigen Kunststofffolienbereiche im zäh viskosen Zustand eine Verbindung zu der Verdrahtungsstruktur eines Trägersubstrats hergestellt werden kann. Dabei kann das Trägersubstrat eine isolierende Keramikplatte oder eine isolierende Kunststoffplatte sein, die mit einer strukturierten Metallschicht als Verdrahtungsstruktur beschichtet sind. Über Durchkontakte durch das isolierende Trägersubstrat sind dabei die Kontaktanschlussflächen mit Außenkontakten eines Halbleiterbauteils mit einem internen Flipchip verbunden.
  • In einer weiteren Ausführungsform der Erfindung sind die Verbindungselemente Bonddrähte, die über getrennte Teilbereiche einer elektrisch leitenden Kunststofffolie mit Kontaktanschlussflächen einer Leiterstruktur verbunden sind, indem die Bonddrahtenden in die zäh viskose Kunststofffolienmasse eingepresst sind. Dies hat den Vorteil, dass auf einfache Weise eine Vielzahl von Bonddrahtenden nach entsprechender Ausrichtung, mithilfe eines Stempels, in die elektrisch leitende Kunststofffolie auf den Kontaktanschlussflächen eingebracht werden können. Außerdem sind diese Verbindungen mit einer höheren Stromdichte belastbar, da die Kontaktierungsfläche wesentlich größer und intensiver zwischen den Bondenden und der elektrisch leitenden Kunststofffolie ausfällt als bei der herkömmlichen Bondtechnik.
  • Ein Verfahren zur Herstellung eines Halbleiterbauteils aus Bauteilkomponenten mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur weist die nachfolgenden Verfahrensschritte auf. Zunächst wird eine Leiterstruktur mit einer Chipinsel und Kontaktanschlussflächen hergestellt, wobei die Chipinsel und die Kontaktanschlussflächen koplanar angeordnet werden. Anschließend wird die Leiterstruktur mit einer von Partikeln gefüllten Kunststofffolie unter Strukturieren der Kunststofffolie kongruent zu der Leitungsstruktur bedeckt. Damit entsteht auf der Leiterstruktur ein gefüllter Klebstofffilm oder eine gefüllte Beschichtung, die gleichzeitig mehrere Funktionen unterschiedlicher Komponenten herkömmlicher Technologien ersetzt.
  • Nach dem Aufbringen der gefüllten Kunststofffolie wird diese vorgewärmt unter Vorvernetzen der Kunststoffmolekülketten der gefüllten Kunststofffolie zu einer zäh viskosen, die Leiterstruktur bedeckenden Beschichtung. Auf diese Beschichtung werden mindestens ein Halbleiterchip und Verbindungselemente aufgebracht, wobei der Halbleiterchip in Bereichen einer Chipinsel der Leiterstruktur und die Verbindungselemente in Bereichen von Kontaktanschlussflächen aufgebracht werden. Anschließend kann die zäh viskose Masse abkühlen, wobei der Halbleiterchip und die Verbindungselemente fixiert und/oder elektrisch verbunden werden und zwar auf der Chipinsel bzw. den Kontaktanschlussflächen. Danach kann ein Verpacken der Bauteilkomponenten in einer Kunststoffgehäusemasse unter Vernetzen der Kunststoffgehäusemasse mit der gefüllten Kunststofffolie auf der Leiterstruktur, unter Verankern der Kunststoffgehäusemasse an der Leiterstruktur und unter Aushärten der gefüllten Kunststofffolie durchgeführt werden.
  • Dieses Verfahren hat den Vorteil, dass mit wenigen Verfahrensschritten eine Vielzahl von Verfahrensschritten bei der herkömmlichen Herstellung von Halbleiterbauteilen, insbesondere bei der herkömmlichen Fixierung von Halbleiterchips auf Halbleiterinseln bzw. von Verbindungselementen auf Kontaktanschlussflächen einer Leiterstruktur ersetzt werden können. Darüber hinaus hat das Verfahren den Vorteil, dass die Fertigungszeiten für Halbleiterbauteile verkürzt werden können. Schließlich hat das Verfahren den Vorteil, dass ein Anbinden des Halbleiterchips bzw. der Verbindungselemente auf der Leiterstruktur zuverlässiger erfolgen kann als bei herkömmlichen Fertigungsverfahren für Halbleiterbauteile.
  • In einer bevorzugten Durchführungsform des Verfahrens wird das Vorwärmen unter Vorvernetzen der Kunststoffmolekülketten der gefüllten Kunststofffolie zu einer zäh viskosen, die Leiterstruktur bedeckenden Beschichtung bei 130°C bis 180°C durchgeführt. Dieses ist ein Temperaturbereich, in dem der Kunststoff der Kunststofffolie nicht vollständig vernetzt und eine ausreichende Zeitspanne zur Verfügung steht, um die Vernetzung bei einem zäh viskosen Zustand der Kunststofffolie zu beenden. In diesem Zustand können anschließend die Verbindungselemente auf die Leiterstruktur durch Eindrücken beispielsweise von Flipchip-Kontakten in die zäh viskose Masse des mit leitenden Partikeln gefüllten Folienmaterials auf entsprechenden Kontaktflächen der Leiterstruktur aufgebracht werden. Dieses kann jedoch nur dann durchgeführt werden, wenn der Halbleiterchip in Flipchip-Technik vorliegt. Ein Befestigen des Halbleiterchips auf einer Halbleiterchipinsel entfällt bei dieser Durchführungsform der Erfindung.
  • In einer weiteren bevorzugten Durchführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass das Aufbringen von Verbindungselementen auf die Leiterstruktur durch Eindrücken von Bonddrahtenden in die zäh viskose Masse des mit leitenden Partikeln gefüllten Folienmaterials auf Kontaktanschlussflächen der Leiterstruktur erfolgt. In diesem Fall wird vorausgesetzt, dass ein Halbleiterchip vorliegt, der auf seiner aktiven Oberseite Kontaktanschlussflächen aufweist, die bereits mit einem Bonddraht versehen sind, und dass die freien Enden der Bonddrähte zur Verfügung stehen, um in die gefüllte Kunststofffolie im zäh viskosen Zustand der Folie eingedrückt werden zu können.
  • In einer weiteren bevorzugten Durchführungsform des Verfahrens ist es vorgesehen, dass die Vernetzung der Kunststofffolie mit der Kunststoffgehäusemasse in einem Temperaturbereich zwischen 160°C und 200°C durchgeführt wird. Dieser erhöhte Temperaturbereich entspricht der Verarbeitungstemperatur der Kunststoffgehäusemasse, wobei gleichzeitig die oberflächennahen Bereiche der gefüllten Kunststofffolie in einen zäh viskosen Zustand überführt werden, womit ein intensives Vernetzen mit der Kunststoffgehäusemasse möglich wird.
  • In einer weiteren bevorzugten Durchführungsform des Verfahrens wird die Kunststofffolie nach Aufbringen der Kunststoffgehäusemasse weiterhin bei erhöhter Temperatur vernetzt und ausgehärtet. Diese erhöhte Temperatur liegt in dem Temperaturbereich für das Aufbringen der Kunststoffgehäusemasse oder geringfügig darunter. Dieses nachträgliche Aushärten hat den Vorteil, dass die Lebensdauer und Zuverlässigkeit des Halbleiterbauteils weiter erhöht wird.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt eine schematische Darstellung der auf eine Klebefläche in Quadratzentimetern bezogenen Adhäsionsfestigkeiten in Bezug auf einen Halbleiterchip einer mit leitenden Partikeln gefüllten Kunststofffolie im Vergleich zu einer mit Keramikpartikeln gefüllten Kunststofffolie;
  • 2 bis 6 zeigen schematische Querschnitte durch Halbleiterbauteilkomponenten bei der Herstellung eines Halbleiterbauteils einer ersten Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Flachleiterrahmens mit aufgebrachter gefüllter Kunststofffolie;
  • 3 zeigt einen schematischen Querschnitt durch den Teilbereich des Flachleiterrahmens gemäß 2 nach Vorjustage eines Halbleiterchips in Bezug auf eine Chipinsel des Flachleiterrahmens;
  • 4 zeigt einen schematischen Querschnitt durch den Teilbereich des Flachleiterrahmens gemäß 3 nach Eindrücken des Halbleiterchips in die zäh viskose, gefüllte Beschichtung der Chipinsel;
  • 5 zeigt einen schematischen Querschnitt durch den Teilbereich des Flachleiterrahmens gemäß 4 nach Aufbringen von elektrischen Verbindungselementen zwischen Halbleiterchip und Leiterstruktur;
  • 6 zeigt einen schematischen Querschnitt durch den Teilbereich des Flachleiterrahmens gemäß 5 nach Verpacken der Halbleiterbauteilkomponenten in einer Kunststoffgehäusemasse;
  • 7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil einer zweiten Ausführungsform der Erfindung.
  • 1 zeigt eine schematische Darstellung der auf eine Klebefläche in Quadratzentimetern bezogenen Adhäsionsfestigkeiten A und B in Bezug auf einen Halbleiterchip einer mit leitenden Partikeln (A) gefüllten Kunststofffolie im Vergleich zu einer mit Keramikpartikeln (B) gefüllten Klebstofffolie. Dieser Test wurde nach einem Mold-Verfahren bei 175°C für 90 Sekunden und einem Nachhärten des gemoldeten Bauteils bei 180°C für vier Stunden gemessen, nachdem die gemoldete Kunststoffgehäusemasse von dem zu testenden Halbleiterbauteil abgeätzt wurde. Zur Feststellung der Adhäsionsscherfestigkeiten in kg/cm2 zwischen dem Halbleiterchip auf der gefüllten Kunststofffolie in dem Chipinselbereich wurde die Kraft in kg in Scherrichtung seitlich auf den Halbleiterchip ausgeübt. Die Berührungsfläche zwischen der Rückseite des Halbleiter chips und der gefüllten Kunststofffolie wurde zur Normierung der Adhäsionsfestigkeit herangezogen. Im Ergebnis unterscheiden sich die Materialien A und B der Kunststofffolien mit einerseits elektrischen Partikeln und andererseits Isolationspartikeln nicht wesentlich voneinander. Doch ist entscheidend, dass diese Untersuchungen bei gleichem Füllstoffgrad durchgeführt werden. Der Füllstoffgrad kann zwischen 30 und 80 Vol% eingestellt werden und liegt bei diesem Test bei 50 Vol% Partikelanteil in der Kunststoffmasse der Kunststofffolie.
  • Die 2 bis 6 zeigen schematische Querschnitte durch Halbleiterbauteilkomponenten bei der Herstellung eines Halbleiterbauteils einer ersten Ausführungsform der Erfindung.
  • 2 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Flachleiterrahmens 18 mit aufgebrachter gefüllter Kunststofffolie 8. Dazu weist der Teilbereich des Flachleiterrahmens 18 mindestens eine Kontaktanschlussfläche 7 und eine Chipinsel 6 auf, die zu einer Leiterstruktur 5 gehören, welche im Bereich der Kontaktfläche 7 und der Chipinsel 6 koplanar ausrichtet ist. Dabei sind sowohl Innenflachleiter 16 als auch die Kontaktflächen 7 und die Chipinsel 6 koplanar ausgerichtet und von einer entsprechend angeordneten gefüllten Kunststofffolie 8 vollständig bedeckt. In dieser Ausführungsform der Erfindung ist die Kunststofffolie 8 bis zu 80 Vol% mit Metallpartikeln gefüllt, um eine hohe Leitfähigkeit zu realisieren.
  • 3 zeigt einen schematischen Querschnitt durch den Teilbereich des Flachleiterrahmens 18 gemäß 2 nach Vorjustage eines Halbleiterchips 3 in Bezug auf eine Chipinsel 6 des Flachleiterrahmens 18. Dazu wird der Halbleiterchip 3 nicht nur gedreht, sondern auch in der Pfeilrichtung D verschoben, bevor er in Pfeilrichtung C auf die vorgewärmte gefüllte Kunststofffolie 8 aufgedrückt wird. Diese Vorwärmung wurde in dieser Ausführungsform der Erfindung bei 130°C durchgeführt, wobei die Kunststofffolie 8 in eine zäh viskose Beschichtung der Innenflachleiter 16, der Chipinsel 6 und der Kontaktfläche 7 übergeht.
  • 4 zeigt einen schematischen Querschnitt durch den Teilbereich des Flachleiterrahmens 18 gemäß 4 nach Eindrücken des Halbleiterchips 3 in die zäh viskose, gefüllte Beschichtung 8 der Chipinsel 6. Nach Abkühlen dieser in 4 gezeigten Anordnung auf Raumtemperatur ist der Halbleiterchip auf der Chipinsel 6 über die gefüllte Kunststoffbeschichtung fixiert und mit dieser elektrisch verbunden, sodass nun in einem nächsten Schritt Bondverbindungen eingebracht werden können.
  • 5 zeigt einen schematischen Querschnitt durch den Teilbereich des Flachleiterrahmens 18 gemäß 4 nach Aufbringen von elektrischen Verbindungselementen 4 zwischen Halbleiterchip 3 und der Leiterstruktur 5. Dabei kann bei Raumtemperatur zunächst ein konventionelles Bonden der Bonddrähte 11 auf den Kontaktflächen 17 der aktiven Oberseite 15 des Halbleiterchips 3 erfolgen, während die freien Enden 13 der Bonddrähte 11 zunächst frei schwebend über Kontaktanschlussflächen 7 angeordnet werden.
  • Bei einem erneuten Aufwärmen der in 5 gezeigten Komponenten auf eine Vorwärmtemperatur der gefüllten Beschichtung 8 kann diese erneut in einen zäh viskosen Zustand versetzt werden und die vorbereiteten Bondenden 13 in die leitende zäh viskose Kunststoffbeschichtung eingedrückt werden. Dieses kann gleichzeitig für eine Vielzahl von Bonddrähten eines Halbleiterchips durchgeführt werden, sodass damit die Fertigung rationalisiert werden kann. In der hier gezeigten Ausführungsform enden zwei Bonddrähte 11 auf einer gemeinsamen Kontaktanschlussfläche 7, um eine erhöhte Stromzuführung zu dem Halbleiterchip 3 zu ermöglichen.
  • 6 zeigt einen schematischen Querschnitt durch einen Teilbereich des Flachleiterrahmens 18 gemäß 5 nach Verpacken der Halbleiterbauteilkomponenten in eine Kunststoffgehäusemasse 12. Dabei werden erneut die Komponenten des Halbleiterbauteils 2 auf eine erhöhte Temperatur, nämlich der Temperatur des Mold-Verfahrens, aufgeheizt, sodass einerseits die Vernetzung der Kunststoffkettenmoleküle der Kunststofffolie weiter fortschreitet und andererseits die Moldmasse die Möglichkeit hat, in einer Spritzgussform die Halbleiterbauteilkomponenten bis auf die Außenflachleiter 9 vollständig in Kunststoffgehäusemasse 12 einzubetten. Da der Mold-Vorgang äußerst kurz ist, wie es bereits bei 1 erörtert wurde, kann durch ein Nachhärten für eine längere Zeit bei erhöhter Temperatur beispielsweise 180°C, wie es das Beispiel gemäß 1 zeigt, ein vollständiges Durchhärten, sowohl der Kunststoffgehäusemasse als auch der gefüllten Kunststofffolie, die zwischenzeitlich zu einer gefüllten Kunststoffbeschichtung geworden ist, erreicht werden.
  • 7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 20 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Die zweite Ausführungsform der Erfindung eines Halbleiterbauteils 20 gemäß 7 unterscheidet sich von der ersten Ausführungsform dadurch, dass in der Kunststoffgehäusemasse 12 der Halbleiterchip 3 nicht mit seiner Rückseite auf einer gefüllten Kunststofffolie 8 angeordnet ist, sondern vielmehr von der Kunststoffgehäusemasse 12 vollständig umgeben ist. Die aktive Oberseite 15 des Halbleiterchips weist in dieser Ausführungsform der Erfindung Flipchip-Kontakte 19 als Verbindungselemente 4 mit elektrisch leitenden Partikeln der gefüllten Kunststofffolie 8 auf. Diese mit elektrisch leitenden Partikel gefüllte Kunststofffolie 8 bedeckt lediglich Kontaktanschlussflächen 7 eines Verdrahtungssubstrats 25, sodass bei der Herstellung dieses Halbleiterbauteils der Halbleiterchip 3 nach Erwärmen des Trägersubstrats 22 mit den Kontaktanschlussflächen 7 und Bereichen der gefüllten Kunststofffolie 8 mit seinen Flipchip-Kontakten 19 in die zäh viskose Masse der gefüllten Kunststofffolie 8 eingedrückt werden kann, ohne dass ein zusätzlicher Lötprozess erforderlich ist. Dieses vereinfacht die Fertigung und die Herstellung eines derartigen Halbleiterbauteils.
  • Das selektive Aufbringen von Bereichen einer gefüllten Kunststofffolie 8 kann dadurch erfolgen, dass die Kontaktanschlussflächen 7 und die Kunststofffolie 8 im Bereich zwischen 130°C und 180°C vorgewärmt, wobei die Kunststoffmolekülketten der gefüllten Kunststofffolie 8 sich vorvernetzen zu einer zäh viskosen, die Kontaktanschlussflächen 7 bedeckenden Beschichtung. Dazu ist es vorgesehen, dass die Kontaktanschlussflächen 7 mit der gefüllten Kunststofffolie 8 bedeckt werden, zumal diese Folie die Eigenschaft hat, dass sie sich mit der Kunststoffgehäusemasse 12 beim Mold-Vorgang, der bei 160°C bis 200°C durchgeführt wird, verbindet, sodass eine zuverlässige Verankerung der Kunststoffgehäusemasse 12, soweit sie im Bereich der Kontaktanschlussflächen 7 angeordnet ist, geschaffen wird. In der zweiten Ausführungsform der Erfindung ist anstelle einer Leiterstruktur aus Flachleitern ein Trägersubstrat 22 mit einer Keramikplatte ausgebildet. Durchkontakte 23 durch die Keramikplatte gewährleisten, dass Außenkontakte 21, die in ihren Dimensionen um etwa eine Größenordnung größer sind als die elektrischen Verbindungselemente 4 in Form von Flipchip-Kontakten 19, auf der Unterseite der Keramikplatte angeordnet werden können. Diese Außenkontakte 21 in Form von Lotbällen sind auf Außenkontaktflächen 24 angebracht, welche über die Durchkontakte 23 mit den Kontaktanschlussflächen 7 des Trägersubstrats in Verbindung stehen und über die Verdrahtungsstruktur 25 mit den Flipchip-Kontakten über Bereiche der gefüllten Kunststofffolie 8 elektrisch verbunden sind.
  • Mit dieser zweiten Ausführungsform der Erfindung wird gezeigt, dass die mit elektrischen Partikeln gefüllte Kunststofffolie in den unterschiedlichsten Variationen in der Halbleitertechnologie und in der Halbleiterbauteilfertigung zur Verkürzung des Prozessablaufs eingesetzt werden kann. Auch in 7 kann, wie hier nicht gezeigt, zwischen Trägersubstrat 22 und Kunststoffgehäusemasse 12 eine gefüllte Kunststofffolie 8 vorgesehen sein, um die Haftfähigkeit der Kunststoffgehäusemasse 12 zu dem Trägersubstrat 22 zu verbessern. Um Kurzschlüsse zu vermeiden, wird jedoch für diese Funktion eine gefüllte Kunststofffolie 8 mit isolierenden Keramikpartikeln eingesetzt.

Claims (14)

  1. Halbleiterbauteil (1) mit einem Halbleiterchip (3) und elektrischen Verbindungselementen (4) zu einer Leiterstruktur (5), wobei die Leiterstruktur (5) einen zur Aufnahme eines Halbleiterchips vorgesehenen Bereich und Kontaktanschlussflächen (7) aufweist, die koplanar angeordnet sind, und wobei die Leiterstruktur (5) von einer gefüllten Kunststofffolie (8) selektiv beschichtet ist, wobei sowohl der Halbleiterchip (3) als auch die elektrischen Verbindungselemente (4) mittels des folienbedeckten Bereichs zur Aufnahme eines Halbleiterchips bzw. der folienbedeckten Kontaktanschlussflächen (7) mechanisch fixiert und/oder elektrisch verbunden sind, wobei die Folienbedeckung eine Beschichtung mit einem haftvermittelnden Material zu einer umgebenden Kunststoffgehäusemasse (12) darstellt.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass – für ein mechanisches Fixieren und zur thermischen Kopplung, sowohl des Halbleiterchips (2) als auch der umgebenden Kunststoffgehäusemasse (12), die Kunststofffolie (8) als Füllmaterial isolierende Partikel aufweist.
  3. Halbleiterbauteil nach Anspruch 1 Anspruch 2, dadurch gekennzeichnet, dass die Kunststofffolie (8) als Füllstoff isolierende Keramikpartikel vorzugsweise Aluminiumnitrid, Aluminiumoxid, Siliciumnitrid, Siliciumkarbid, Diamant und/oder Bornitrid aufweist.
  4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kunststofffolie (8) als Füllstoff leitfähige Metallpartikel vorzugsweise aus der Gruppe Aluminium, Kupfer, Silber, Gold, Palladium, Nickel oder Legierungen derselben aufweist.
  5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterchips (3) stoffschlüssig auf Chipinseln (6) über die Kunststofffolie (8) mit einem Verdrahtungssubstrat eines BGA- oder LBGA-Gehäuses fixiert sind.
  6. Halbleiterbauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Halbleiterchips (3) stoffschlüssig auf Chipinseln (6) über die Kunststofffolie (8) mit Flachleitern (9) eines Gehäuses (10) in Flachleitertechnik fixiert sind.
  7. Halbleiterbauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Verbindungselemente (4) Flipchip-Kontakte (19) sind, die über eine elektrisch leitende Kunststofffolie (8) mit Kontaktanschlussflächen (7) einer Leiterstruktur (5) verbunden sind, wobei die Leiterstruktur (5) als strukturierte Metallbeschichtung auf einem Trägersubstrat (22), das Keramik oder Kunststoff aufweist, angeordnet ist.
  8. Halbleiterbauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Verbindungselemente (4) Bonddrähte (11) sind, die über eine elektrisch leitende Kunststofffolie (8) mit Kontaktanschlussflächen (7) einer Leiterstruktur (5) verbunden sind.
  9. Verfahren zur Herstellung eines Halbleiterbauteils (1) aus Bauteilkomponenten mit einem Halbleiterchip (3) und elektrischen Verbindungselementen (4) zu einer Leiterstruktur (5), wobei das Verfahren die folgenden Verfahrensschritte aufweist: – Herstellen einer Leiterstruktur (5) mit einer Chipinsel (6) und Kontaktanschlussflächen (7), wozu die Chipinsel (6) und die Kontaktanschlussflächen (7) koplanar angeordnet werden, – Bedecken der Leiterstruktur (5) mit einer von Partikeln gefüllten Kunststofffolie (8) unter Strukturieren der Kunststofffolie (8) kongruent zu der Leitungsstruktur (5), – Vorwärmen unter Vorvernetzen der Kunststoffmolekülketten der gefüllten Kunststofffolie (8) zu einer zäh viskosen die Leiterstruktur (5) bedeckenden Beschichtung; – Aufbringen von Halbleiterchips (3) und Verbindungselementen (4) auf die zäh viskose Masse und Abkühlen der gefüllten Kunststofffolie (8) unter Fixieren und/oder elektrischem Verbinden der Halbleiterchips (3) und der Verbindungselemente (4) auf der Chipinsel (6) bzw. den Kontaktanschlussflächen (7); – Verpacken der Bauteilkomponenten in eine Kunststoffgehäusemasse unter Vernetzen der Kunststoffgehäusemasse (12) mit der Kunststofffolie (8) auf der Leiterstruktur (5) und unter Verankern der Kunststoffgehäusemasse (12) an der Leiterstruktur (5) und unter Aushärten der gefüllten Kunststofffolie (8).
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Vorwärmen und Vorvernetzen der Kunststoffmolekülketten der gefüllten Kunststofffolie (8) zu einer zäh viskosen, die Leiterstruktur (5) bedeckenden Beschichtung bei 130°C bis 180°C durchgeführt wird.
  11. Verfahren nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass das Aufbringen von Verbindungselementen (4) auf die Leiterstruktur (5) durch Eindrücken von Flipchip-Kontakten in die zäh viskose Masse des mit leitenden Partikeln gefüllten Folienmaterials (8) auf Kontaktanschlussflächen (7) der Leiterstruktur (5) erfolgt.
  12. Verfahren nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass das Aufbringen von elektrischen Verbindungselementen (4) auf die Leiterstruktur (5) durch Eindrücken von Bonddrahtenden (13) in die zäh viskose Masse des mit leitenden Partikeln gefüllten Folienmaterials (8) auf Kontaktanschlussflächen (7) erfolgt.
  13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Aushärtung und das Vernetzen der Kunststofffolie (8) mit der Kunststoffgehäusemasse (12) in einem Temperaturbereich zwischen 160°C und 200°C durchgeführt wird.
  14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass die Kunststofffolie (8) im Aufbringen der Kunststoffgehäusemasse (12) weiterhin bei erhöhter Temperatur vernetzt und ausgehärtet wird.
DE102004032605A 2004-07-05 2004-07-05 Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur Expired - Fee Related DE102004032605B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004032605A DE102004032605B4 (de) 2004-07-05 2004-07-05 Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur
PCT/DE2005/001172 WO2006005304A2 (de) 2004-07-05 2005-07-04 Halbleiterbauteil mit einem halbleiterchip und elektrischen verbindungselementen zu einer leiterstruktur
US11/571,667 US9082706B2 (en) 2004-07-05 2005-07-04 Semiconductor device with a semiconductor chip and electrical connecting elements to a conductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004032605A DE102004032605B4 (de) 2004-07-05 2004-07-05 Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur

Publications (2)

Publication Number Publication Date
DE102004032605A1 DE102004032605A1 (de) 2006-01-26
DE102004032605B4 true DE102004032605B4 (de) 2007-12-20

Family

ID=35511131

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004032605A Expired - Fee Related DE102004032605B4 (de) 2004-07-05 2004-07-05 Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur

Country Status (3)

Country Link
US (1) US9082706B2 (de)
DE (1) DE102004032605B4 (de)
WO (1) WO2006005304A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912450B2 (en) 2011-06-27 2014-12-16 Infineon Technologies Ag Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058305B3 (de) 2004-12-02 2006-05-18 Infineon Technologies Ag Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben
DE102006046851B4 (de) * 2006-10-02 2011-02-10 Infineon Technologies Ag Verfahren zum Schützen der Kontaktelemente eines Halbleiterwafers
TWI313037B (en) * 2006-12-12 2009-08-01 Siliconware Precision Industries Co Ltd Chip scale package structure and method for fabricating the same
DE102007019795B4 (de) * 2007-04-26 2012-10-04 Infineon Technologies Ag Chipmodul und Verfahren zum Herstellen dieses Chipmoduls
JP2009099709A (ja) * 2007-10-16 2009-05-07 Nec Electronics Corp 半導体装置
EP3017468B1 (de) * 2013-07-03 2020-09-02 Rosenberger Hochfrequenztechnik GmbH & Co. KG Beschichtete bindungsdrähte für chippakete sowie verfahren zur herstellung dieser beschichteten bindungsdrähte
CN108962853A (zh) 2017-05-17 2018-12-07 通用电气公司 集成的功率半导体封装装置和功率变换器
US20200273720A1 (en) * 2019-02-27 2020-08-27 Texas Instruments Incorporated Laser ablation surface treatment for microelectronic assembly

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US6166433A (en) * 1998-03-26 2000-12-26 Fujitsu Limited Resin molded semiconductor device and method of manufacturing semiconductor package
US6340793B1 (en) * 1999-03-17 2002-01-22 Hitachi, Ltd. Semiconductor device
US20020140095A1 (en) * 2001-03-30 2002-10-03 Kabushiki Kaisha Toshiba Semiconductor package and method of manufacturing the same
EP1273630A1 (de) * 2001-07-06 2003-01-08 Toray Industries, Inc. Harz-Zusammensetzung, Klebefilm und Metallfolien-Laminat für Halbleitergeräte
US20040106233A1 (en) * 2002-11-29 2004-06-03 Chipmos Technologies (Bermudea) Ltd. Integrated circuit packaging for improving effective chip-bonding area

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6094744A (ja) 1983-10-27 1985-05-27 Nippon Denso Co Ltd 混成集積回路装置
JPH01234712A (ja) 1988-03-14 1989-09-20 Kobe Steel Ltd 焼却灰及び石炭灰の処理装置
US6107690A (en) * 1995-09-26 2000-08-22 Micron Technology, Inc. Coated semiconductor die/leadframe assembly and method for coating the assembly
JP3663938B2 (ja) * 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
DE19756887A1 (de) * 1997-12-19 1999-07-01 Siemens Ag Kunststoffverbundkörper
US6384472B1 (en) * 2000-03-24 2002-05-07 Siliconware Precision Industries Co., Ltd Leadless image sensor package structure and method for making the same
US6426552B1 (en) * 2000-05-19 2002-07-30 Micron Technology, Inc. Methods employing hybrid adhesive materials to secure components of semiconductor device assemblies and packages to one another and assemblies and packages including components secured to one another with such hybrid adhesive materials
US20070262426A1 (en) 2004-01-27 2007-11-15 Joachim Mahler Semiconductor Housings Having Coupling Coatings

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US6166433A (en) * 1998-03-26 2000-12-26 Fujitsu Limited Resin molded semiconductor device and method of manufacturing semiconductor package
US6340793B1 (en) * 1999-03-17 2002-01-22 Hitachi, Ltd. Semiconductor device
US20020140095A1 (en) * 2001-03-30 2002-10-03 Kabushiki Kaisha Toshiba Semiconductor package and method of manufacturing the same
EP1273630A1 (de) * 2001-07-06 2003-01-08 Toray Industries, Inc. Harz-Zusammensetzung, Klebefilm und Metallfolien-Laminat für Halbleitergeräte
US20040106233A1 (en) * 2002-11-29 2004-06-03 Chipmos Technologies (Bermudea) Ltd. Integrated circuit packaging for improving effective chip-bonding area

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912450B2 (en) 2011-06-27 2014-12-16 Infineon Technologies Ag Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module

Also Published As

Publication number Publication date
US20080265440A1 (en) 2008-10-30
WO2006005304A2 (de) 2006-01-19
DE102004032605A1 (de) 2006-01-26
WO2006005304A3 (de) 2006-06-01
US9082706B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE69818185T2 (de) Halbleiterverpackung und deren Herstellungsmethode
DE102009044605B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
US6410415B1 (en) Flip chip mounting technique
WO2006005304A2 (de) Halbleiterbauteil mit einem halbleiterchip und elektrischen verbindungselementen zu einer leiterstruktur
EP1772900B1 (de) Herstellungsverfahren einer Anordnung mit Leistungshalbleiterbauelementen, welches einen Schritt Drucksintern beinhaltet
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
EP1594165A2 (de) Verfahren zur elektrischen Isolation eines Substrats für ein Leistungsmodul
DE102005032076B3 (de) Verfahren zum Herstellen eines Schaltungsmoduls
WO2008006340A1 (de) Verfahren zur hitze- und stossfesten verbindung eines halbleiters durch drucksinterung
WO2012038127A1 (de) Multifunktionssensor als pop-mwlp
WO2016146323A2 (de) Chipanordnung und verfahren zur ausbildung einer kontaktverbindung
DE102013103920A1 (de) Herstellungsverfahren für Halbleiterbauelement und Halbleiterbauelement
WO2013185839A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements mit einer unter einwirkung von wärme, druck und ultraschall versinterten verbindungsschicht
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
EP1324386B1 (de) Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
WO2005106954A2 (de) Leistungshalbleiterschaltung und verfahren zum herstellen einer leistungshalbleiterschaltung
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
DE19529237C1 (de) Schaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee