KR100487463B1 - 반도체칩과리드프레임이직접전기적으로접속되는반도체칩패키지소자 - Google Patents

반도체칩과리드프레임이직접전기적으로접속되는반도체칩패키지소자 Download PDF

Info

Publication number
KR100487463B1
KR100487463B1 KR1019970075213A KR19970075213A KR100487463B1 KR 100487463 B1 KR100487463 B1 KR 100487463B1 KR 1019970075213 A KR1019970075213 A KR 1019970075213A KR 19970075213 A KR19970075213 A KR 19970075213A KR 100487463 B1 KR100487463 B1 KR 100487463B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package device
chip package
lead frame
lead
Prior art date
Application number
KR1019970075213A
Other languages
English (en)
Other versions
KR19990055281A (ko
Inventor
조장호
이태구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970075213A priority Critical patent/KR100487463B1/ko
Publication of KR19990055281A publication Critical patent/KR19990055281A/ko
Application granted granted Critical
Publication of KR100487463B1 publication Critical patent/KR100487463B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 칩과 리드 프레임이 직접 전기적으로 접속되는 반도체 칩 패키지 소자에 관한 것이다. 본딩 와이어에 의하여 칩과 리드를 연결하는 종래의 패키지 소자에서는 신호전달 속도의 지연, 본딩 와이어에 의한 신뢰성 불량 등이 발생한다. 본 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 리드들이 반도체 칩의 상부면에 배치되고, 절연 접착 테이프에 의하여 접착되는 리드 온 칩 패키지 소자에 있어서, 칩의 본딩 패드들에 대응하여 접착 테이프에 관통구멍을 형성하고, 관통구멍에 전도성 물질을 충전시킴으로써, 칩과 리드 간의 전기적 접속을 구현하는 것이다. 따라서, 전기적 접속 경로가 짧아지기 때문에 신호전달 속도가 빨라지며, 본딩 와이어 자체가 필요 없기 때문에 본딩 와이어로 인한 종래의 문제점들이 해결될 수 있다. 게다가, 회로 배선 기판과 같은 별도의 부재를 추가하지 않고 리드 프레임을 그대로 이용할 수 있다는 이점이 있다.

Description

반도체 칩과 리드 프레임이 직접 전기적으로 접속되는 반도체 칩 패키지 소자 {Semiconductor chip package device having direct electric interconnection between semiconductor chip and lead frame}
본 발명은 반도체 소자에 관한 것으로서, 보다 구체적으로는 반도체 칩과 리드 프레임이 통상적인 본딩 와이어 대신에 신호전달 경로가 짧은 전기 전도성 물질에 의해 직접 전기적으로 접속되는 반도체 칩 패키지 소자에 관한 것이다.
일반적으로 반도체 칩 패키지 소자에서는 반도체 칩과 외부의 회로 기판 간의 전기적 연결을 위하여 리드 프레임(lead frame)이 사용된다. 그리고 리드 프레임과 반도체 칩 간에는 금(Au) 또는 알루미늄(Al)의 본딩 와이어(bonding wire)를 이용하여 전기적 접속이 구현한다. 그러나, 본딩 와이어를 이용한 전기적 접속 방법은 크게 다음과 같은 두 가지 문제점들을 안고 있다.
그 중의 하나는 신호처리의 속도가 빨라짐에 따라 본딩 와이어를 통한 신호전달 지연이 발생한다는 점이다. 다른 한가지 문제점은 본딩 와이어의 와이어 스위핑(wire sweeping) 또는 와이어 힐 크랙(wire hell crack) 등의 불량이 패키지 소자의 조립 중에 또는 조립 후에 발생할 수 있다는 점이다.
리드 프레임 대신에 회로 배선 기판(printed circuit board; PCB)을 사용하는 소위 볼 그리드 어레이(ball grid array; BGA) 패키지 소자가 이와 같은 문제점을 어느 정도 해소시킬 수 있으나, 볼 그리드 어레이 패키지 소자는 회로 배선과 솔더 볼이 형성된 별도의 회로 배선 기판의 설계 및 준비가 필요하다는 단점이 있다.
첨부 도면을 참조하여 이러한 문제점을 보다 상세히 짚어보고자 한다.
도 1은 종래 기술에 따른 반도체 칩 패키지 소자의 일 예에 대한 개략적인 구조를 나타낸 단면도로서, 리드 프레임(13)의 일부가 반도체 칩(11)의 상부면까지 연장된 이른바 리드 온 칩(lead on chip; LOC) 패키지 소자(10)를 도시하고 있다. 이 리드 온 칩 패키지 소자(10)에서는 반도체 칩(11)이 폴리이미드(polyimide) 테이프와 같은 절연성의 양면 접착 테이프(14)에 의하여 직접 리드 프레임(13)에 접착된다. 그리고 본딩 와이어(15)에 의하여 반도체 칩(11)의 본딩 패드(12)와 리드 프레임(13)이 서로 전기적으로 접속된다.
이와 같은 리드 온 칩 패키지 소자도 전술한 바와 같이 본딩 와이어에 의한 문제점을 안고 있다. 즉, 본딩 와이어를 통한 신호전달의 지연이라든지 와이어 스위핑, 와이어 힐 크랙 등의 불량 요인들을 내포하고 있어서 패키지의 신뢰성에 악영향을 미친다.
따라서 본 발명의 목적은, 리드 프레임을 사용하면서도 본딩 와이어를 사용하지 않고 반도체 칩과 리드 프레임 간의 전기적 접속을 구현할 수 있는 반도체 칩 패키지 소자를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명은 복수개의 본딩 패드들이 형성된 상부면을 가지는 반도체 칩과, 반도체 칩의 상부면에 위치하고 본딩 패드들에 대응하여 배열된 리드들을 포함하는 리드 프레임과, 반도체 칩의 상부면에서 반도체 칩과 리드들을 접착하는 절연 접착 테이프를 포함하는 반도체 칩 패키지 소자를 제공한다. 특히, 본 발명에 따른 반도체 칩 패키지 소자의 접착 테이프는 본딩 패드들에 대응하여 관통구멍들이 형성되며, 접착 테이프의 관통구멍 내부에 전기 전도성 물질이 충전되어 본딩 패드들과 리드들이 각각 전기적으로 접속된다.
본 발명에 따른 반도체 칩 패키지 소자는 반도체 칩과 리드들을 외부 환경으로부터 보호하기 위한 봉지체를 더 포함할 수 있으며, 전기 전도성 물질은 금 또는 솔더인 것이 바람직하다. 또한, 절연 접착 테이프는 폴리이미드 계열의 테이프가 바람직하게 사용될 수 있다. 한편, 반도체 칩의 본딩 패드들은 칩 상부면의 가장자리 쪽에 배열되거나, 칩 상부면의 중앙 쪽에 배열될 수 있다. 본 발명의 반도체 칩 패키지 소자는 특히 리드 온 칩 패키지에 바람직하게 적용될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 도면을 통틀어 동일한 도면 부호는 동일한 구성 요소를 가리킨다.
도 2는 본 발명의 일 실시예에 따른 반도체 칩 패키지 소자의 일 예에 대한 개략적인 평면도이며, 도 3은 도 2의 III-III선을 따라 절단한 단면도이다. 그리고, 도 4는 도 2와 도 3에 도시된 반도체 칩과 접착 테이프와 전기 전도성 물질과 리드 프레임의 관계를 도시한 분해 사시도이다.
도 2 내지 도 4에 도시된 본 발명의 실시예에 따른 반도체 칩 패키지 소자(20)는 소위 리드 온 칩(lead on chip; LOC) 패키지이다. 반도체 칩(21)의 상부면에는 복수개의 본딩 패드(22)들이 형성되며, 각각의 본딩 패드(22)들에 대응하여 복수개의 리드(23)들이 반도체 칩(21)의 상부면에 위치한다. 리드(23)들은 절연 접착 테이프(24)에 의하여 반도체 칩(21)의 상부면에 접착된다. 한편, 접착 테이프(24)에는 본딩 패드(22)들의 위치에 대응하여 관통구멍(26)들이 형성된다. 그리고 관통구멍(26)들에는 각각 전기적으로 전도성을 갖는 물질(25), 예를 들어 금(Au) 또는 솔더(solder)가 충전된다.
따라서, 반도체 칩(21)의 본딩 패드(22)들과 리드(23)들은 종래의 본딩 와이어 대신에 전도성 물질(25)에 의하여 전기적으로 접속된다. 이 전도성 물질(25)은 접착 테이프(24)의 두께와 동일한 높이 정도 밖에 필요하지 않기 때문에, 종래의 본딩 와이어보다 훨씬 짧은 전기적 접속을 구현할 수 있게 된다. 그러므로, 임피던스가 감소하고 신호전달 속도가 빨라질 뿐만 아니라, 본딩 와이어 자체가 필요 없기 때문에 본딩 와이어로 인한 종래의 문제점들이 근본적으로 해결될 수 있다. 그러면서도 회로 배선 기판과 같은 별도의 부재가 필요하지 않고, 리드 프레임을 그대로 이용할 수 있다. 이 밖에도 전도성 물질(25)은 반도체 칩(21)과 리드(23) 사이의 접착에도 도움을 줄 수 있다.
반도체 칩(21)의 본딩 패드(22)들은 칩 상부면의 가장자리 쪽에 배열되거나, 칩 상부면의 중앙 쪽에 배열될 수 있다. 본 실시예는, 도 2 내지 도 4에 도시된 바와 같이, 본딩 패드(22)들이 칩 상부면의 가장자리에 위치한 소위 에지 패드(edge pad) 형의 칩(21)을 예로 들었지만, 본딩 패드들이 칩 상부면의 중앙에 위치한 소위 센터 패드(center pad) 형의 칩도 가능하다. 리드(23)들은 리드 프레임의 일부로서, 나머지 부분은 본 발명과 직접적인 연관이 없기 때문에 도면에의 도시 및 설명을 생략한다. 반도체 칩(21)과 리드(23)들을 접착하는 접착 테이프(24)는 전기적으로 절연성을 가지며, 양면 접착성을 가진다. 절연 접착 테이프(24)로는 폴리이미드(polyimide) 계열의 테이프가 바람직하다.
이 밖에도 본 발명에 따른 반도체 칩 패키지 소자는, 도면에 도시되지 않았지만, 봉지체를 더 포함할 수 있다. 봉지체는 반도체 칩과 리드들을 외부 환경으로부터 보호하기 위하여 에폭시 계열의 수지로 형성되는 패키지 몸체이다. 봉지체가 형성된 후에는 봉지체 외부로 돌출된 리드 프레임의 나머지 부분들이 적절하게 가공되어 완성된 패키지 소자의 형태를 갖추게 된다.
이상 설명한 바와 같이, 본 발명의 반도체 칩 패키지 소자는 반도체 칩의 본딩 패드와 리드 프레임의 리드 간의 전기적 접속 경로를 종래의 본딩 와이어보다 훨씬 짧게 구현할 수 있기 때문에 신호전달 속도가 빨라진다. 게다가, 본딩 와이어 자체가 필요 없기 때문에 본딩 와이어로 인한 종래의 문제점들이 근본적으로 해결될 수 있으며, 회로 배선 기판과 같은 별도의 부재를 추가하지 않고 리드 프레임을 그대로 이용할 수 있다. 따라서, 패키지의 신뢰성이 개선되며, 제조 원가도 절감되는 이점이 있다.
도 1은 종래 기술에 따른 반도체 칩 패키지 소자의 한 예에 대한 개략적인 구조를 나타낸 단면도,
도 2는 본 발명의 일 실시예에 따른 반도체 칩 패키지 소자의 일 예에 대한 개략적인 평면도,
도 3은 도 2의 III-III선을 따라 절단한 단면도,
도 4는 도 2와 도 3에 도시된 반도체 칩과 접착 테이프와 전기 전도성 물질과 리드 프레임의 관계를 도시한 분해 사시도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 20 : 반도체 칩 패키지 소자 11, 21 : 반도체 칩
12, 22 : 본딩 패드 13, 23 : 리드 프레임
14, 24 : 접착 테이프 15 : 본딩 와이어
25 : 전기 전도성 물질 26 : 관통구멍

Claims (7)

  1. 복수개의 본딩 패드들이 형성된 상부면을 가지는 반도체 칩과;
    상기 반도체 칩의 상부면에 위치하며, 상기 본딩 패드들에 대응하여 배열된 리드들을 포함하는 리드 프레임과;
    상기 반도체 칩의 상부면에서 상기 반도체 칩과 상기 리드들을 접착하며, 상기 본딩 패드들에 대응하여 형성된 관통구멍들을 포함하는 절연 접착 테이프; 및
    상기 절연 접착 테이프의 관통구멍 내부에 충전되며, 상기 본딩 패드들과 상기 리드들을 각각 전기적으로 접속하는 전기 전도성 물질을 포함하는 반도체 칩 패키지 소자.
  2. 제 1 항에 있어서, 상기 반도체 칩 패키지 소자는 상기 반도체 칩과 상기 리드들을 외부 환경으로부터 보호하기 위한 봉지체를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지 소자.
  3. 제 1 항에 있어서, 상기 전기 전도성 물질은 금 또는 솔더인 것을 특징으로 하는 반도체 칩 패키지 소자.
  4. 제 1 항에 있어서, 상기 절연 접착 테이프는 폴리이미드 계열의 테이프인 것을 특징으로 하는 반도체 칩 패키지 소자.
  5. 제 1 항에 있어서, 상기 본딩 패드들은 상기 반도체 칩 상부면의 가장자리 쪽에 배열되는 것을 특징으로 하는 반도체 칩 패키지 소자.
  6. 제 1 항에 있어서, 상기 본딩 패드들은 상기 반도체 칩 상부면의 중앙 쪽에 배열되는 것을 특징으로 하는 반도체 칩 패키지 소자.
  7. 제 1 항에 있어서, 상기 반도체 칩 패키지 소자는 리드 온 칩 패키지인 것을 특징으로 하는 반도체 칩 패키지 소자.
KR1019970075213A 1997-12-27 1997-12-27 반도체칩과리드프레임이직접전기적으로접속되는반도체칩패키지소자 KR100487463B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075213A KR100487463B1 (ko) 1997-12-27 1997-12-27 반도체칩과리드프레임이직접전기적으로접속되는반도체칩패키지소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075213A KR100487463B1 (ko) 1997-12-27 1997-12-27 반도체칩과리드프레임이직접전기적으로접속되는반도체칩패키지소자

Publications (2)

Publication Number Publication Date
KR19990055281A KR19990055281A (ko) 1999-07-15
KR100487463B1 true KR100487463B1 (ko) 2005-08-10

Family

ID=37303975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075213A KR100487463B1 (ko) 1997-12-27 1997-12-27 반도체칩과리드프레임이직접전기적으로접속되는반도체칩패키지소자

Country Status (1)

Country Link
KR (1) KR100487463B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206633A (ja) * 1990-01-09 1991-09-10 Furukawa Electric Co Ltd:The 半導体装置
JPH0722470A (ja) * 1993-06-18 1995-01-24 Minnesota Mining & Mfg Co <3M> バンプ付きｔａｂテープ及びそれを用いた接合方法
KR970011218A (ko) * 1996-11-05 1997-03-27 임헌석 씽크대용 음식물 찌꺼기 탈수장치
KR970013292A (ko) * 1995-08-03 1997-03-29 쯔지 요시후미 반도체 장치 어셈블리

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206633A (ja) * 1990-01-09 1991-09-10 Furukawa Electric Co Ltd:The 半導体装置
JPH0722470A (ja) * 1993-06-18 1995-01-24 Minnesota Mining & Mfg Co <3M> バンプ付きｔａｂテープ及びそれを用いた接合方法
KR970013292A (ko) * 1995-08-03 1997-03-29 쯔지 요시후미 반도체 장치 어셈블리
KR970011218A (ko) * 1996-11-05 1997-03-27 임헌석 씽크대용 음식물 찌꺼기 탈수장치

Also Published As

Publication number Publication date
KR19990055281A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US6088233A (en) Semiconductor device and assembly board having through-holes filled with filling core
US6347037B2 (en) Semiconductor device and method of forming the same
JP3437107B2 (ja) 樹脂封止型半導体装置
US5442231A (en) Semiconductor device
KR20100064629A (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
JP4031333B2 (ja) 半導体装置
KR100487463B1 (ko) 반도체칩과리드프레임이직접전기적으로접속되는반도체칩패키지소자
KR100337455B1 (ko) 반도체패키지
KR100762871B1 (ko) 칩크기 패키지 제조방법
JPH10209321A (ja) 半導体集積回路装置
US6215169B1 (en) Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface
JP2901518B2 (ja) マルチチップ半導体装置
KR100639210B1 (ko) 볼 그리드 어레이 패키지
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
KR100369397B1 (ko) 가요성회로기판을이용한볼그리드어레이반도체패키지
KR100400827B1 (ko) 반도체패키지
KR19980025889A (ko) 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조
KR100612761B1 (ko) 칩 스케일 적층 칩 패키지
KR100369501B1 (ko) 반도체패키지
KR100256305B1 (ko) 칩 스케일 패키지
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
KR19980020371A (ko) 볼 그리드 어레이 패키지
KR20020005823A (ko) 테이프 배선기판을 이용한 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971227

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20021127

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971227

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041029

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050425

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050426

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050427

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee