DE102006051454A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102006051454A1
DE102006051454A1 DE102006051454A DE102006051454A DE102006051454A1 DE 102006051454 A1 DE102006051454 A1 DE 102006051454A1 DE 102006051454 A DE102006051454 A DE 102006051454A DE 102006051454 A DE102006051454 A DE 102006051454A DE 102006051454 A1 DE102006051454 A1 DE 102006051454A1
Authority
DE
Germany
Prior art keywords
semiconductor device
chip
pattern layer
wiring pattern
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006051454A
Other languages
English (en)
Other versions
DE102006051454B4 (de
Inventor
Hironori Kashimoto
Tatsuo Ota
Shingo Sudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102006051454A1 publication Critical patent/DE102006051454A1/de
Application granted granted Critical
Publication of DE102006051454B4 publication Critical patent/DE102006051454B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/20—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for assembling or disassembling contact members with insulating base, case or sleeve
    • H01R43/24—Assembling by moulding on contact members

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Einer der Aspekte der vorliegenden Erfindung ist die Bereitstellung einer Halbleitervorrichtung, welche eine Grundplatte (10), ein isolierendes Substrat (12) auf der Grundplatte (10) und eine Verdrahtungsmusterschicht (14) auf dem isolierenden Substrat (12) beinhaltet. Sie beinhaltet ebenfalls zumindest einen Halbleiterchip (20, 30), der auf der Verdrahtungsmusterschicht (14) befestigt ist, wobei der Halbleiterchip (20, 30) eine Oberflächenelektrode (22, 32) aufweist. Ein Hauptanschluß (40, 50) ist über eine leitende Haftschicht (16) auf zumindest einer der Oberflächenelektroden (22, 32) und der Verdrahtungsmusterschicht (14) angeschlossen. Ebenfalls bedeckt eine Harzverpackung (70) das isolierende Substrat (12), die Verdrahtungsmusterschicht (14), den Halbleiterchip (20, 30), die leitende Haftschicht (16) und zumindest einen Abschnitt des Hauptanschlusses (40, 50).

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Halbleitervorrichtung, die ihre Drahtinduktanz innerhalb eines Harzgehäuses verringern kann.
  • Bei einer Leistungshalbleitervorrichtung, wie z.B. einem Leistungsmodul, das durch ein bekanntes Verfahren hergestellt ist, sind Leistungschips, wie z.B. ein Bipolartransistor mit isoliertem Gate (IGBT)-Chip und ein Freilaufdioden(FWD)-Chip mittels einer leitenden Haftschicht, wie z.B. einer Lotschicht, auf ein isolierendes Substrat mit einer Drahtmusterschicht montiert, die in einem Hohlharzgehäuse untergebracht (gehäust) sind.
  • Die Leistungschips beinhalten jeweils Oberflächenelektroden (z.B. eine Emitterelektrode des IGBT-Chip und eine Anodenelektrode des FWD), die über einen leitenden Draht und die Drahtmusterschicht mit einem der Hauptanschlüsse elektrisch verbunden sind. Die Leistungschips beinhalten ebenfalls jeweils Gegen elektroden (d.h. eine Kollektorelektrode des IGBT-Chip und eine Kathodenelektrode des FWD-Chip), die über einen leitenden Draht und die Drahtmusterschicht mit dem anderen der Hauptanschlüsse elektrisch verbunden sind. Weiterhin ist eine Steuerelektrode, wie z.B. eine Gateelektrode des IGBT-Chip, über einen leitenden Draht mit einem Steueranschluß elektrisch verbunden. Diese Hauptanschlüsse und der Steueranschluß sind so ausgelegt, daß sie sich außerhalb über das Gehäuse hinaus erstrecken zur elektrischen Verbindung mit einer externen Schaltungsanordnung. Wie oben sind der IGBT-Chip und der FWD-Chip umgekehrt parallel verschaltet zum Aufbau eines Inverterschaltkreises.
  • Die Hauptanschlüsse und der Steueranschluß werden durch das Harzgehäuse unterstützt und sind elektrisch mit den Drahtmusterschichten verbunden. Die leitenden Drähte und die Drahtmusterschichten zwischen dem Haupt-/Steueranschluß und den Chipelektroden (Oberflächen-/Gegen-/Steuer-Elektrode) neigen dazu, entsprechend der Konfiguration und dem Aufbau des Hohlharzgehäuses und der Drahtmusterschicht sowie der Anordnung der Leistungschips ziemlich redundant zu sein. Gemäß dem bekannten Leistungsmodul neigen dadurch die Drahtinduktanz des leitenden Drahtes und der Drahtmusterschicht dazu, bedeutender zu sein, wenn der Aufbau derselben komplizierter ist.
  • Die größere Induktanz des leitenden Drahtes und der Drahtmusterschicht verursachen das Anliegen eines größeren Spannungsstoßes an dem Leistungschip, wie z.B. dem IGBT-Chip. Dies vergrößert den Energieverlust während des Schaltvorgangs des IGBT-Chips und sobald eine Überspannung an den IGBT-Chip angelegt wird, die die Spannungsfestigkeit des IGBT-Chips übersteigt, kann der IGBT-Chip durch die Überspannung schwer beschädigt werden.
  • Wenn der leitende Draht für die elektrische Verbindung zwischen dem Steueranschluß und der Steuerelektrode des IGBT-Chips länger ist, ist der IGBT empfänglicher für elektromagnetische Störungen, die von außen eingestrahlt werden, was einen unsauberen oder fehlerhaften Schaltvorgang des IGBT-Chips verursachen kann.
  • Das Leistungsmodul beinhaltet oft eine Mehrzahl von Inverterschaltkreisen, die parallel geschaltet sind, wobei bei jedem der IGBT-Chip umgekehrt parallel zu dem FWD-Chip geschaltet ist, und jeder der leitenden Drähte eine Verdrahtungslänge unterschiedlich zu den anderen aufweisen kann. Dies kann eine Abweichung (Variation) der Anschaltzeit der Inverterschaltkreise verursachen, wodurch ein Ungleichgewicht im Betriebsstrom, der jeden der parallel geschalteten IGBT-Chips durchläuft, verursacht werden kann. Ein übermäßiger Stromfluß durch einen der IGBT-Chips kann eine schwere Beschädigung an diesem Chip verursachen.
  • Deshalb ist es wünschenswert, daß die Verdrahtungslänge für jeden der leitenden Drähte und jede der Drahtmusterschichten für einen Inverterschaltkreis minimiert und zu jener der anderen Inverterschaltkreise gleichgesetzt wird.
  • Eine japanische Patentanmeldung JPA 9-321216 (hier als "Referenz 1" bezeichnet) offenbart eine Leistungshalbleitervorrichtung, deren Induktanz verringert werden kann, welche Muttern beinhaltet, die auf eine leitende Basisschicht und eine Zuleitungsanschlußschicht innerhalb eines Harzgehäuses gelötet sind, wie in 2 der Referenz 1 dargestellt. Diese Muttern haben die Funktion, daß sie als externe Zuleitungsanschlüsse dienen.
  • Eine weitere japanische Patentanmeldung JPA-9-283681 (hier als "Referenz 2" bezeichnet) offenbart eine Halbleitervorrichtung mit einer Harzverpackung, die durch eine Spritzpreß-Injektion von wärmehärtendem Harz ausgebildet ist, auf deren Deckfläche externe Zuleitungsanschlüsse vorgesehen sind. Die in 2 der Referenz 2 gezeigte Halbleitervorrichtung beinhaltet eine externe Anschlußplatte, deren Bodenseite mit der internen Verdrahtungsplatte verbunden ist und deren Oberseite mit einer Mutter verlötet ist, die mit einem externen Schaltkreis verbunden ist. Die Mutter ist so montiert, daß sie eine freiliegende Oberfläche hat, die bündig mit der Deckfläche der Harzverpackung 8 ist.
  • Obwohl die Muttern durch ein Hohlharzgehäuse und eine Lotschicht auf der Zuleitungsanschlußschicht unterstützt werden, ist gemäß der Referenz 1 das Hohlharzgehäuse mit weichem Gelharz aufgefüllt, so daß die Muttern mit ungenügender mechanischer Festigkeit befestigt sind. Deshalb gibt es den Nachteil, daß das Drehmoment an der Mutter, welches erzeugt wird während der Befestigung der Mutterwelle in der Mutter, leicht die Verbindung der Mutter mit der Zuleitungsanschlußschicht zerstört.
  • Die Halbleitervorrichtung der Referenz 2 hat ebenfalls das weitere Problem, daß, wenn die Harzverpackung durch Spritzpreß-Injektion des wärmehärtenden Harzes ausgebildet wird, eine wesentliche Zeit für das Aushärten des wärmehärtenden Harzes erforderlich ist. Dies bewirkt, daß das flüssige wärmehärtende Harz in einen kleinen Spalt zwischen der Mutter und der Form gelangt, so daß ein Harzgrat auf der Deckfläche der Mutter ausgebildet wird, welcher einer guten elektrischen Verbindung zwischen der Mutter und dem externen Schaltkreis im Wege stehen kann, wodurch die Herstellungseffizienz der Halbleitervorrichtung verringert wird.
  • Weiterhin hat die mit der internen Verdrahtungsplatte elektrisch verbundene externe Anschlußplatte eine beachtliche Induktanz, was die Verringerung der Gesamtinduktanz der Halbleitervorrichtung begrenzt.
    •
  • Die vorliegende Erfindung soll den oben beschriebenen Nachteilen begegnen und eine zuverlässige Halbleitervorrichtung liefern, welche die Verdrahtungsinduktanz zwischen dem Hauptanschluß und dem Halbleiterchip verringern kann und die mechanische Festigkeit des Hauptanschlusses verbessern kann.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 und Anspruch 6.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Gemäß eines der Aspekte der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung eine Grundplatte, ein isolierendes Substrat auf der Grundplatte und eine Drahtmusterschicht auf dem isolierenden Substrat. Sie beinhaltet ebenfalls zumindest einen Halbleiterchip, der auf der Drahtmusterschicht befestigt ist, wobei der Halbleiterchip eine Oberflächenelektrode aufweist. Ein Hauptanschluß ist über eine leitende Haftschicht zumindest entweder auf der Oberflächenelektrode oder der Drahtmusterschicht angeschlossen. Eine Harzverpackung bedeckt weiterhin das isolierende Substrat, die Drahtmusterschicht, den Halbleiterchip, die leitende Haftschicht und zumindest einen Abschnitt des Hauptanschlusses.
    •
  • Weitere Merkmale und Zweckmäßigkeiten der vorliegenden Erfindung werden anhand der nachfolgenden Beschreibung unter Bezug nahme auf die beigefügten Zeichnungen deutlich. Von den Figuren zeigen:
  • 1 eine perspektivische Ansicht der ersten Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 2 eine perspektivische Innenansicht der Halbleitervorrichtung von 1 mit einer weggelassenen Harzverpackung,
  • 3 eine Querschnittsansicht entlang einer Linie III-III von 1,
  • 4 eine perspektivische Ansicht eines abgewandelten L-förmigen Hauptanschlusses,
  • 5 eine perspektivische Ansicht der zweiten Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 6 eine perspektivische Innenansicht der Halbleitervorrichtung von 5 mit einer weggelassenen Harzverpackung,
  • 7 eine Querschnittsansicht entlang einer Linie VII-VII von 5,
  • 8 eine Querschnittsansicht einer unfertigen Halbleitervorrichtung, die zwischen einer oberen und einer unteren Gußform vorgesehen ist,
  • 9 eine perspektivische Ansicht der dritten Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 10 eine perspektivische Innenansicht der Halbleitervorrichtung von 9 mit einer weggelassenen Harzverpackung,
  • 11 eine Draufsicht auf die Halbleitervorrichtung von 9 mit einer weggelassenen Harzverpackung,
  • 12 eine Querschnittsansicht entlang einer Linie XII-XII von 9,
  • 13 eine perspektivische Ansicht der vierten Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 14 eine Draufsicht der Halbleitervorrichtung von 13 mit einer weggelassenen Harzverpackung,
  • 15A einen internen Schaltplan der Halbleitervorrichtung und
  • 15B und 15C beispielhafte externe Verdrahtungsdiagramme für die Verbindungsanschlüsse.
  • Bezugnehmend auf die beigefügten Zeichnungen werden die Details der Ausführungsformen gemäß der vorliegenden Erfindung hier beschrieben werden. Obwohl bei dieser Beschreibung zweckmäßigerweise lediglich zur Klarheit eine Terminologie verwendet wird, die die Richtungen bezeichnet (beispielsweise "obere" und "untere"), sollte die Beschreibung nicht so ausgelegt werden, daß diese Terminologie den Umfang der vorliegenden Erfindung begrenzt.
  • Ausführungsform 1
  • Bezugnehmend auf 1 bis 4 wird hier eine erste Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung beschrieben. 1 ist eine perspektivische Ansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform. 2 ist eine perspektivische Innenansicht der Halbleitervorrichtung von 1 mit einer weggelassenen Harzverpackung. 3 ist eine Querschnittsansicht entlang einer Linie III-III von 1.
  • Die Halbleitervorrichtung 1 von 2 gemäß der ersten Ausführungsform beinhaltet allgemein eine Grundplatte 10, ein isolierendes Substrat 12, welches auf der Grundplatte 10 befestigt ist, eine Verdrahtungsmusterschicht 14, die auf dem isolierenden Substrat 12 ausgebildet ist, und zumindest einen Halbleiterchip, der auf der Verdrahtungsmusterschicht 14 befestigt ist. Die Grundplatte 10 und die Verdrahtungsmusterschicht 14 können aus Metall, wie z.B. Kupfer, hergestellt sein. Das isolierende Substrat 12 kann aus isolierendem Material, wie z.B. Aluminiumoxid oder Aluminiumnitrid, oder aus Polymermaterial, wie z.B. Epoxydharz, ausgebildet sein. Eine leitende Haftschicht 16 (3), wie z.B. eine Lotschicht, kann verwendet werden zum Befestigen des Halbleiterchips auf der Verdrahtungsmusterschicht 14.
  • Bei den folgenden Ausführungsformen der vorliegenden Erfindung werden hier im folgenden ein Chip eines Bipolartransistors mit isoliertem Gate 20 und ein Freilaufdiodenchip 30 (welche einfach als ein "IGBT"-Chip" und ein "FWD-Chip" bezeichnet werden) als Beispiele der Halbleiterchips beschrieben. Die Halbleitervorrichtung 1 kann jedoch andere Arten von Halbleiterchips aufweisen und ebenfalls einen einzelnen, drei oder mehr Halbleiterchips. Somit ist die vorliegende Erfindung nicht auf den Typ und/oder die Anzahl der Halbleiterchips begrenzt.
  • Der IGBT-Chip 20 beinhaltet auf seiner Bodenfläche eine Kollektorelektrode (nicht gezeigt), die nach unten zu der Verdrahtungsmusterschicht 14 zeigt, und ebenfalls auf seiner Deckfläche, welche nach oben zeigt, eine Emitterelektrode 22 und eine Steuerelektrode 24, wie z.B. eine Gateelektrode und eine Stromerfassungselektrode. Der FWD-Chip 30 beinhaltet ebenfalls eine Kathodenelektrode (nicht gezeigt) auf seiner Bodenfläche und eine Anodenelektrode 32 auf seiner Deckfläche. Während die Kollektorelektrode und die Kathodenelektrode mit der Verdrahtungsmusterschicht 14 über eine Lotschicht 16 verbunden sind, sind die Emitterelektrode 22 und die Anodenelektrode 32 über leitende Drähte 34 aus Metall, wie z.B. Aluminium, elektrisch miteinander verbunden. Dadurch sind der IGBT-Chip 20 und der FWD-Chip 30 umgekehrt parallel zueinander geschaltet und bilden einen Inverterschaltkreis. Es sollte bemerkt werden, daß bei der vorliegenden Beschreibung die Emitterelektrode 22, die Steuerelektrode 24 und die Anodenelektrode 32 zusammen als "Oberflächenelektroden" bezeichnet werden können und die Kollektorelektrode und die Kathodenelektrode zusammen als "Rückseitenelektroden" bezeichnet werden können.
  • Die Halbleitervorrichtung 1 der ersten Ausführungsform beinhaltet ebenfalls L-förmige Hauptanschlüsse 40, 50, die auf der Verdrahtungsmusterschicht 14 bzw. der Anodenelektrode 32 des FWD-Chips 30 über leitende Haftschichten 16, wie z.B. eine Lotschicht, befestigt sind. Die L-förmigen Hauptanschlüsse 40, 50 werden durch Abbiegen von Platten aus leitendem Material, wie z.B. Metall, ausgebildet und beinhalten Verbindungsabschnitte 42, 52, die der Lotschicht 16 gegenüberliegen bzw. plattenförmige Ausdehnungsabschnitte 44, 54, die sich in einer Richtung erstrecken, die im wesentlichen senkrecht zu der Lotschicht 16 ist.
  • Wie in 2 und 3 dargestellt ist, hat die Halbleitervorrichtung 1 ebenfalls Steueranschlüsse (Hilfsanschlüsse) 60, die direkt auf den Steuerelektroden (der Gateelektrode und der Stromerfassungselektrode) 24 über leitende Haftschichten (nicht gezeigt) befestigt sind.
  • Die unfertige Halbleitervorrichtung, die so zusammengesetzt ist, jedoch noch nicht vergossen ist (2), wird innerhalb der Gußform angeordnet, welche wiederum durch ein Spritzgußverfahren mit thermoplastischem Harz aufgefüllt wird, so daß eine Harzverpackung 70 ausgebildet wird und die in 1 gezeigte Halbleitervorrichtung 1 erhalten wird. Die Harzverpackung 70 wird so ausgebildet, daß sie vollständig die Verbindungsabschnitte 42, 52 der L-förmigen Hauptanschlüsse 40, 50 umschließt und die oberen Enden 46, 56 der Ausdehnungsabschnitte 44, 54 und das obere Ende 62 des Steueranschlusses 60 frei läßt. Aus Gründen der Klarheit von 3 wurde die Schraffur der Harzverpackung 70 weggelassen.
  • Gemäß der so aufgebauten Halbleitervorrichtung 1 kann die Verdrahtungsinduktanz von den Oberflächenelektroden 22, 32 der Halbleiterchips 20, 30 bis zu den Hauptanschlüssen 40, 50 und dem Steueranschluß 60 wesentlich verringert werden. Deshalb drückt die Verringerung der Verdrahtungsinduktanz der Halbleitervorrichtung 1 den den Halbleiterchips 20, 30 zugeführten Spannungsstoß herab, so daß der Energieverlust verringert wird, der hervorgerufen wird während des Schaltvorgangs, wodurch eine Beschädigung des Halbleiterchip durch den Spannungsstoß verhindert wird.
  • Wie oben beschrieben, bedeckt die Harzverpackung 70 die gesamten Verbindungsabschnitte 42, 52 und die meisten der Ausdehnungsabschnitte 44, 54, so daß die Verbindung der L-förmigen Hauptanschlüsse 40, 50 mit der Verdrahtungsmusterschicht 14 bzw. der Anodenelektrode 32 aufrechterhalten wird ohne unterbrochen zu werden, sogar wenn die freigelegten oberen Enden 46, 56 (1) eine mechanische Spannung entgegennehmen. Da das Meiste des Steueranschlusses 60 mit Ausnahme der oberen Enden durch die Harzverpackung 70 sicher unterstützt wird, kann eine robuste Halbleitervorrichtung 1 verwirklicht werden, welche kaum an der Verbindungsfläche zwischen dem Steueranschluß 60 und der Steuerelektrode 24 beschädigt wird.
  • Während die L-förmigen Hauptanschlüsse 40, 50 ausgebildet werden durch Biegen eines flachen ebenen Teils (Platte), können die Ausdehnungsabschnitte 44, 54 Durchgangslöcher 48 enthalten oder eine Aufrauhung (Furchen) 58, wie in 4A und 4B veranschaulicht, zum Vergrößern der Hafteigenschaft mit dem thermoplastischen Harz (der Harzverpackung 70).
  • Obwohl das thermoplastische Harz nicht hierauf eingeschränkt ist, kann es beispielsweise Polyphenylen-Sulfid(PPS)-Harz beinhalten, Polybuthylen-terephthalat(PBT)-Harz, ein flüssiges Kristallpolymer (LCP) beinhalten.
  • Ausführungsform 2
  • Bezugnehmend auf 5 bis 8 wird hier eine zweite Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Er findung beschrieben. 5 ist eine perspektivische Ansicht der Halbleitervorrichtung gemäß der zweiten Ausführungsform. 6 ist eine perspektivische Innenansicht der Halbleitervorrichtung von 5 mit einer weggelassenen Harzverpackung. 7 ist eine Querschnittsansicht entlang einer Linie VII-VII von 5.
  • Da die Halbleitervorrichtung 2 der zweiten Ausführungsform Komponenten (und Material derselben) beinhaltet, die ähnlich zu jenen der Halbleitervorrichtung 1 der ersten Ausführungsform sind, die mit ähnlichen Bezugszeichen bezeichnet sind, wird keine doppelte Beschreibung derselben gegeben und es erfolgt eine Konzentration auf Komponenten, die unterschiedlich zu jenen der ersten Ausführungsform sind.
  • Wie in 6 gezeigt beinhaltet die Halbleitervorrichtung 2 der zweiten Ausführungsform die Grundplatte 10, das isolierende Substrat 12 auf der Grundplatte 10, die Verdrahtungsmusterschicht 14 auf dem isolierenden Substrat 12 und zwei Paare der IGBT-Chips 20 und der FWD-Chips 30, die auf der Drahtmusterschicht 14 mittels der Lotschichten 16 (7) montiert sind. Ähnlich zu der ersten Ausführungsform ist zum Bilden des Inverterschaltkreises jedes Paar von IGBT-Chips 20 und FWD-Chips 30 umgekehrt parallel verschaltet, so daß die Halbleitervorrichtung 2 zwei Inverterschaltkreise, die in Reihe geschaltet sind, beinhaltet.
  • Während die leitenden Drähte 34, wie z.B. Aluminiumdrähte, bei der ersten Ausführungsform verwendet werden für die elektrische Verbindung zwischen der Emitterelektrode 22 des IGBT-Chip 20 und der Anodenelektrode 32 des FWD-Chip 30, wird bei der zweiten Ausführungsform die elektrische Verbindung zwischen ihnen erreicht mittels einer leitenden Zuleitungsplatte (auch als "Direktanschluß" bezeichnet), welche durch geeignetes Biegen einer Platte aus leitendem Material ausgebildet ist. Die leitenden Zuleitungsplatten 80 sind ebenfalls über die entsprechenden Verdrahtungsmusterschichten 14 mit Hauptanschlüssen 90 verbunden.
  • Jede der Steuerelektroden 24 der IGBT-Chips 20 ist ebenfalls über eine weitere leitende Zuleitungsplatte 82 mit einer Kopfelektrode 66 auf einem Sockelkopf 64 elektrisch verbunden. Da jede der Kopfelektroden 66 elektrisch mit dem entsprechenden Steueranschluß (Hilfsanschluß) 24 verbunden ist, können die Steuerelektroden 24 des IGBT-Chip 20 zu den Steueranschlüssen 60 nach außen geführt werden. Anstelle der leitenden Zuleitungsplatte 82 können jedoch die bekannten leitenden Drähte verwendet werden zum Anschließen der Steuerelektroden 24 an die Kopfelektroden 66.
  • Der Hauptanschluß 90 der zweiten Ausführungsform weist weiterhin ein Innengewindeloch 94 auf, das sich in einer Richtung erstreckt, die im wesentlichen senkrecht zu der Lotschicht 16 ist. Somit ist die Harzverpackung 70 durch die Spritzgußmethode so ausgebildet, daß der Hauptanschluß 90 sorgfältig innerhalb der Harzverpackung 70 eingebettet ist, während das Innengewindeloch 94 freiliegt. Der Hauptanschluß 90 kann irgendeine Gestaltung haben, so lange er das Innengewindeloch aufweist, und ist bevorzugt eine hexagonale Mutter, wie in 6 gezeigt. Der Hauptanschluß 90 besteht ebenfalls aus Material von hervorragender Leitfähigkeit, wie z.B. Kupfer und Aluminium, welches zur Erleichterung des Lötens mit Nickel überzogen ist. Da der Hauptanschluß 90 ein beachtliches Drehmoment aufnimmt, wenn ein Bolzen in dem Innengewindeloch befestigt wird zum Befestigen einer Schiene (nicht gezeigt) an dem Hauptanschluß 90, weist er jedoch bevorzugt eher eine Gestaltung auf, die dem Drehmoment entgegenwirkt, als eine säulenartige Gestalt. Die Gestalt des Hauptanschlusses 90 kann plattenartig oder rechtwinklig mit dem Innengewindeloch 94 sein.
  • Gemäß der zweiten Ausführungsform können die Verdrahtungsinduktanz des Hauptanschlusses 90 und des Steueranschlusses 60, die sich von den Oberflächenelektroden 22, 24, 33 der Halbleiterchips 20, 30 erstrecken, wesentlich verringert werden. Deshalb drückt die Verringerung der Gesamtinduktanz der Halbleitervorrichtung 2 den Spannungsstoß, der den Halbleiterchips 20, 30 zugeführt wird, herab, so daß der Energieverlust verringert wird, der hervorgerufen wird während des Schaltvorgangs, und eine Beschädigung der Halbleiterchips aufgrund des Spannungsstoßes vermieden wird.
  • Da der Hauptanschluß 90 mit Ausnahme des Innengewindeloches 94 durch die Harzverpackung umfaßt und unterstützt wird, können weiterhin die Hauptanschlüsse 90 in Verbindung mit der Drahtmusterschicht 14 gehalten werden, ohne abgetrennt zu werden, sogar wenn sie die mechanische Spannung rund um das Innengewindeloch 94 herum empfangen. Deshalb kann eine robuste Halbleitervorrichtung 2 erhalten werden.
  • Es sollte bemerkt werden, daß, während die Hauptanschlüsse 40, 50 der ersten Ausführungsform die Ausdehnungsabschnitte 44, 54 aufweisen, die Halbleitervorrichtung 2 der zweiten Ausführungsform keinen Ausdehnungsabschnitt aufweist, was die Gesamt-Verdrahtungsinduktanz und die Größe in der Höhe (Größe in einer vertikalen Richtung) der Halbleitervorrichtung 2 weiter verringert.
  • Die Halbleitervorrichtung 2 der zweiten Ausführungsform wird, wie in 8 dargestellt, realisiert durch Anordnen der unfer tigen (nicht vollständigen) Halbleitervorrichtung vor dem Gießen zwischen oberen und unteren Gußformen UD, LD und durch Spritzgießen des thermoplastischen Harzes ausgehend von dem Harzeinlaß RI in die Gußform. Wenn die Harzverpackung durch Spritzpressen des wärmehärtenden Harzes ausgebildet wird, dringt, wie bei der vorstehend erwähnten Referenz 2, Harz in den schmalen Spalt zwischen dem Hauptanschluß 90 und der oberen Gußform UD (wie durch einen Pfeil in 8 angedeutet) zum Ausbilden des Harzgrates. Dadurch kann die fertiggestellte Halbleitervorrichtung 2 mit dem Harzgrat auf dem oberen Ende des Hauptanschlusses 90 oft ein Problem aufweisen, bei dem eine schlechte elektrische Verbindung zwischen dem Hauptanschluß 90 und der Schiene hergestellt wird, wodurch eine niedrige Herstellungseffizienz der Halbleitervorrichtung 2 verursacht wird.
  • Im Gegensatz hierzu ist gemäß der vorliegenden Ausführungsform die Harzverpackung 70 aus dem thermoplastischen Harz ausgebildet, welches rasch in Kontakt zu der Gußform abgekühlt wird (zur Härtung), was die Ausbildung des Harzgrates zwischen dem Hauptanschluß 90 und der oberen Gußform UD verhindert.
  • Ausführungsform 3
  • Bezugnehmend auf 9 bis 12 wird eine dritte Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung hier beschrieben. 9 ist eine perspektivische Ansicht der Halbleitervorrichtung gemäß der dritten Ausführungsform. 10 und 11 sind eine perspektivische Innenansicht bzw. eine Draufsicht der Halbleitervorrichtung von 9 mit einer weggelassenen Harzverpackung. 12 ist eine Draufsicht einer Querschnittsansicht entlang einer Linie XII-XII in 9.
  • Da die Halbleitervorrichtung 3 der dritten Ausführungsform Komponenten beinhaltet (und Material derselben), die ähnlich zu jenen der Halbleitervorrichtung 1 der ersten Ausführungsform sind, welche mit ähnlichen Bezugszeichen bezeichnet werden, wird keine doppelte Beschreibung derselben gegeben und es erfolgt eine Konzentration auf Komponenten, die unterschiedlich zu jenen der ersten Ausführungsform sind.
  • Wie in 10 dargestellt, beinhaltet die Halbleitervorrichtung 3 der dritten Ausführungsform die Grundplatte 10, das isolierende Substrat 12 auf der Grundplatte 10, erste und zweite Verdrahtungsmusterschichten 14a, 14b, welche auf dem isolierenden Substrat 12 ausgebildet und voneinander beabstandet sind, und den IGBT-Chip 20 und den FWD-Chip 30, die auf der Verdrahtungsmusterschicht 14a mittels der Lotschicht 16 montiert sind (12).
  • Ähnlich zu der zweiten Ausführungsform sind der IGBT-Chip 20 und der FWD-Chip 30 über die leitende Zuleitungsplatte (Direktanschluß) 80 elektrisch miteinander verbunden. Die elektrische Verbindung zwischen der leitenden Zuleitungsplatte 80 und den Oberflächenelektroden 22, 32 wird mittels leitender Haftschichten 16 (12), wie z.B. der Lotschicht, bewerkstelligt. Ähnlich zu den obigen Ausführungsformen sind ebenfalls der IGBT-Chip 20 und der FWD-Chip 30 umgekehrt parallel zueinander verschaltet zum Bilden des Inverterschaltkreises.
  • Ungleich der zweiten Ausführungsform ist die leitende Zuleitungsplatte 80 der dritten Ausführungsform nicht elektrisch mit der Verdrahtungsmusterschicht 14 verbunden. Stattdessen ist ein Zwischenchip-Anschluß 92 auf der leitenden Zuleitungsplatte 80 über die leitende Haftschicht 16, wie z.B. die Lotschicht, befestigt.
  • Der Hauptanschluß 90, der ähnlich zu jenem der zweiten Ausführungsform ist, ist auf der ersten Verdrahtungsmusterschicht 14a mittels der leitenden Haftschicht (nicht gezeigt) befestigt. Die zweite Verdrahtungsmusterschicht 14b ist mit der Steuerelektrode 24 des IGBT-Chip 20 über den Direktanschluß und die Lotschicht (nicht gezeigt) elektrisch verbunden. Es sollte bemerkt werden, daß der bekannte Aluminiumdraht für die elektrische Verbindung zwischen der zweiten Verdrahtungsmusterschicht 14b und der Steuerelektrode 24 des IGBT-Chip 20 verwendet werden kann. Mittels der leitenden Schicht 16 ist auf der zweiten Verdrahtungsmusterschicht 14b ebenfalls der Steueranschluß (Hilfsanschluß) 96 befestigt.
  • Von dem Hauptanschluß 90, dem Zwischenchip-Anschluß 92 und dem Steueranschluß 96 hat jeder ein Innengewindeloch, das sich in einer Richtung erstreckt, die im wesentlichen senkrecht zu der Lotschicht 16 ist, und die Harzverpackung 70 ist durch die Spritzgußtechnik ausgebildet, so daß der Hauptanschluß 90, der Zwischenchip-Anschluß 92 und der Steueranschluß 96 im wesentlichen mit dem freiliegenden Innengewindeloch 94 innerhalb der Harzverpackung 70 eingebettet sind. Der Hauptanschluß 90, der Zwischenchip-Anschluß 92 und der Steueranschluß 96 können irgendeine Gestaltung aufweisen, solange jeder von ihnen das Innengewindeloch 94 aufweist. Somit können diese Anschlüsse eine plattenartige oder rechteckige Gestaltung aufweisen und es ist wünschenswert, daß sie hexagonale Muttern sind.
  • Wie in 12 dargestellt, kann die Schiene B auf der Halbleitervorrichtung 3 befestigt werden durch Befestigen des Bolzens V in den Innengewindelöchern 94 dieser Anschlüsse 90, 92, 94.
  • Gemäß der dritten Ausführungsform können die Verdrahtungsinduktanz des Zwischenchip-Anschlusses 92 und des Steueranschlusses 96, die sich von der leitenden Zuleitungsplatte 80 und der Steuerelektrode 24 erstrecken, minimiert werden. Die Verdrahtungsinduktanz des Hauptanschlusses 90, der sich von der ersten Verdrahtungsmusterschicht 14a erstreckt, kann ebenfalls wesentlich verringert werden. Deshalb drückt die Verringerung der Gesamtinduktanz der Halbleitervorrichtung 3 den den Halbleiterchips 20, 30 zugeführten Spannungsstoß herab, so daß der Energieverlust verringert wird, der hervorgerufen wird während des Schaltvorgangs, und eine Beschädigung der Halbleiterchips 20, 30 aufgrund des Spannungsstoßes kann vermieden werden.
  • Da mit Ausnahme der Innengewindelöcher der Hauptanschluß 90, der Zwischenchip-Anschluß 92 und der Steueranschluß 96 durch die Harzverpackung 70 umschlossen und unterstützt werden, können diese Anschlüsse 90, 92, 96 in Verbindung auf der Drahtmusterschicht 14 gehalten werden, ohne abgetrennt zu werden, sogar wenn sie rund um das Innengwindeloch herum eine mechanische Spannung entgegennehmen. Deshalb kann eine robuste Halbleitervorrichtung 3 realisiert werden.
  • Gemäß der vorliegenden Ausführungsform wird die Harzverpackung 70 durch das thermoplastische Harz ausgebildet. Somit kann eine Halbleitervorrichtung 3 erzielt werden, bei der ein Harzgrat und eine Unterbrechung der Verbindung zwischen den Schienen und den Anschlüssen beseitigt werden können.
  • Ausführungsform 4
  • Bezugnehmend auf 13 bis 15 wird hier eine vierte Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Er findung beschrieben. 13 und 14 sind eine perspektivische Innenansicht und eine Draufsicht der Halbleitervorrichtung von 13 mit einer weggelassenen Harzverpackung. 15A ist interner Schaltplan der Halbleitervorrichtung und 15B und 15C sind beispielhafte externe Verdrahtungsdiagramme für die Verbindung der Anschlüsse.
  • Die Halbleitervorrichtung 4 der vierten Ausführungsform beinhaltet Komponenten, die ähnlich zu jenen der dritten Ausführungsform sind, welche mit ähnlichen Bezugszeichen bezeichnet werden, mit der Ausnahme, daß eine Mehrzahl von Halbleitervorrichtungen in einer einzigen Harzverpackung 70 eingeschlossen ist. Deshalb wird eine doppelte Beschreibung für die ähnlichen Komponenten der vierten Ausführungsform vermieden.
  • Da im Allgemeinen die neuen Leistungshalbleitervorrichtungen dazu neigen, einen höheren Strom zu steuern, der bei einer höheren Spannung fließt, enthalten viele von ihnen eine Mehrzahl der IGBT-Chips und der FWD-Chips, die innerhalb einer einzigen Harzverpackung vergossen sind. Gemäß den typischen Halbleitervorrichtungen sind die Steuerelektroden der IGBT-Chips elektrisch mit einem einzigen Steueranschluß über interne Verdrahtungen innerhalb der Harzverpackung verbunden. Dadurch ist entsprechend der Anordnung der IGBT-Chips innerhalb der Harzverpackung jede der internen Verdrahtungen zwischen der Steuerelektrode und dem einzigen Steueranschluß unterschiedlich zu den anderen. Deshalb kann das gleichzeitige Schalten (die Schaltgleichzeitigkeit) der IGBT-Chips nicht sichergestellt werden, was eine Variation des gesteuerten Stroms verursacht, der durch jeden der IGBT-Chips fließt. Schlimmstenfalls kann der gesteuerte Strom, der im Übermaß durch einen bestimmten IGBT-Chip fließt, eine verhängnisvolle Beschädigung desselben hervorrufen.
  • Gemäß der vierten Ausführungsform der vorliegenden Erfindung beinhaltet die Halbleitervorrichtung 4 zwei Reihen und neun Stränge (2 × 9) von Inverterschaltkreisen, von denen jeder einen Hauptanschluß 90, einen Zwischenchip-Anschluß 92 und einen Steueranschluß 96 aufweist, die unabhängig von den Anschlüssen der anderen Inverterschaltkreise von der Harzverpackung 70 hervorragen. Mit anderen Worten, eine der Verdrahtungen zwischen den Steueranschlüssen 96 und den Steuerelektroden 24 der IGBT-Chips 20 hat die gleiche Länge wie die anderen. Wenn die externen Verdrahtungen zwischen einer Steuersignalquelle (nicht gezeigt) und den Steueranschlüssen 96 so ausgelegt sind, daß sie gleich den anderen sind, kann deshalb die Schaltgleichzeitigkeit der IGBT-Chips erreicht werden.
  • Wie in 13 und 14 dargestellt, ist einer von den Hauptanschlüssen 90, den Zwischenchip-Anschlüssen 92 und den Steueranschlüssen 96 bezüglich einer Mittellinie C von 13 symmetrisch zu einem anderen angeordnet, was einem Endnutzer die gleiche Auslegung der externen Verdrahtungen erleichtert.
  • Zwei Reihen und neun Spalten (2 × 9) von Inverterschaltkreisen der 15A können über die externen Verdrahtungen verbunden werden, indem jede Reihe der Inverterschaltkreise in Reihe geschaltet wird, wie in 15B dargestellt, so daß drei Sätze der Halbleitervorrichtungen realisiert werden können, welche unabhängig drei Phasen (U-, V-, W-Phase) des Treiberstroms steuern. Wie in 15C dargestellt, kann ebenfalls eine einzige Leistungshalbleitervorrichtung zum Steuern eines umfangreicheren Stroms erzielt werden mittels externer Verdrahtungen, die jede Reihe der Inverterschaltkreise in Reihe schalten und drei Spalten derselben parallel schalten. Gemäß der vierten Ausführungsform erstreckt sich jeder von den Hauptanschlüssen 90, den Zwischenchip-Anschlüssen 92 und den Steueranschlüssen 96 unabhängig von den anderen von der Harzverpackung 70 und diese Anschlüsse sind bezüglich der Mittellinie C symmetrisch zu den anderen angeordnet. Dies erhöht die Flexibilität für das Design der externen Verdrahtungen auf Seiten des Endnutzers.

Claims (11)

  1. Halbleitervorrichtung mit: einer Grundplatte (10); einem isolierenden Substrat (12) auf der Grundplatte (10); einer Verdrahtungsmusterschicht (14) auf dem isolierenden Substrat (12); zumindest einem Halbleiterchip (20, 30), der auf der Verdrahtungsmusterschicht (14) befestigt ist, wobei der Hableiterchip (20, 30) eine Oberflächenelektrode (22, 32) aufweist; einem Hauptanschluß (40, 50), der über eine leitende Haftschicht (16) auf zumindest einer von der Oberflächenelektrode (22, 32) und der Verdrahtungsmusterschicht (14) angeschlossen ist; einer Harzverpackung (70), die das isolierende Substrat (12), die Verdrahtungsmusterschicht (14), den Halbleiterchip (20, 30), die leitende Haftschicht (16) und zumindest einen Abschnitt des Hauptanschlusses (40, 50) bedeckt.
  2. Halbleitervorrichtung nach Anspruch 1, bei der der Hauptanschluß (40, 50) einen Verbindungsabschnitt (42, 52) beinhaltet, der der leitenden Haftschicht (16) gegenüberliegt, und einen plattenartigen Ausdehnungsabschnitt (44, 54) in einer Richtung senkrecht zu der leitenden Haftschicht (16), und bei der die Harzverpackung (70) den Verbindungsabschnitt (42, 52) bedeckt, während zumindest ein Abschnitt des Ausdehnungsabschnittes (44, 54) freiliegt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der der Hauptanschluß (40, 50) ein L-förmiges leitendes Teil aufweist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der der Hauptanschluß (40, 50) ein Innengewindeloch (94) aufweist, das von der Harzverpackung (70) freigelassen wird.
  5. Halbleitervorrichtung nach einem der Anschlüsse 1 bis 4, bei der der Hauptanschluß (40, 50) eine leitende Mutter ist.
  6. Halbleitervorrichtung mit: einer Grundplatte (10); einem isolierenden Substrat (12) auf der Grundplatte (10); einer Verdrahtungsmusterschicht (14a, 14b) auf dem isolierenden Substrat (12); zumindest zwei Halbleiterchips (20, 30), die auf der Verdrahtungsmusterschicht (14a) befestigt sind, wobei jeder der Halbleiterchips (20, 30) eine Oberflächenelektrode (22, 32) aufweist; einer Zuleitungsplatte (80), die auf jeder der Oberflächenelektroden (22, 32) der Halbleiterchips (20, 30) angeschlossen ist; einem Zwischenchip-Anschluß (92), der über eine leitende Haftschicht (16) auf der Zuleitungsplatte (80) angeschlossen ist; einer Harzverpackung (70), die das isolierende Substrat (12), die Verdrahtungsmusterschicht (14), die Halbleiterchips (20, 30), die leitende Haftschicht (16) und zumindest einen Abschnitt des Zwischenchip-Anschlusses (92) bedeckt.
  7. Halbleitervorrichtung nach Anspruch 6, bei der der Zwischenchip-Anschluß (92) ein Innengewindeloch (94) aufweist, das von der Harzverpackung (70) freigelassen wird.
  8. Halbleitervorrichtung nach Anspruch 6 oder 7, bei der die Halbleiterchips (20, 30) ein Paar aus einem Transistorchip (20) und einem Diodenchip (30) aufweisen, welche umgekehrt parallel geschaltet sind, wobei der Transistorchip (20) eine Steuerelektrode (24) aufweist; bei der ein Steueranschluß (96) auf der Steuerelektrode (24) des Transistorchips (20) angeschlossen ist, der sich in einer Richtung senkrecht zu der Steuerelektrode (24) erstreckt, und bei der die Harzverpackung (70) einen Abschnitt des Steueranschlusses (96) frei läßt.
  9. Halbleitervorrichtung nach einem der Ansprüche 6 bis 8, die weiterhin eine Mehrzahl von Hauptanschlüssen (90) aufweist, von denen jeder auf der Verdrahtungsmusterschicht (14a) angeschlossen ist; und bei der die Halbleiterchips (20, 30) eine Mehrzahl von Paaren von Transistorchips (20) und Diodenchips (30) beinhalten, von denen jedes Paar umgekehrt parallel verschaltet ist, wobei jeder der Transistorchips (20) eine Steuerelektrode (24) aufweist, und bei der eine Mehrzahl von Steueranschlüssen (96) mit den Steuerelektroden (24) der Transistorchips (20) verbunden ist, die sich in einer Richtung senkrecht zu den Steuerelektroden (24) erstrecken, und bei der die Harzverpackung (70) einen Abschnitt jedes Steueranschlusses (96) frei läßt.
  10. Halbleitervorrichtung nach Anspruch 9, bei der jeder der Hauptanschlüsse (90), der Zwischenchip-Anschlüsse (92) und der Steueranschlüsse (96) die durch die Harzverpackung (70) freigelassenen Abschnitte beinhaltet, und bei der einer von den Hauptanschlüssen (90), den Zwischenchip-Anschlüssen (92) bzw. den Steueranschlüssen (96) bezüglich einer Mittellinie symmetrisch zu einem anderen angeordnet ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, bei der die Harzverpackung (70) aus thermoplastischem Harz ausgebildet ist.
DE102006051454A 2006-03-03 2006-10-31 Halbleitervorrichtung Expired - Fee Related DE102006051454B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006057207A JP2007235004A (ja) 2006-03-03 2006-03-03 半導体装置
JP2006-057207 2006-03-03

Publications (2)

Publication Number Publication Date
DE102006051454A1 true DE102006051454A1 (de) 2007-09-13
DE102006051454B4 DE102006051454B4 (de) 2012-10-04

Family

ID=38336184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006051454A Expired - Fee Related DE102006051454B4 (de) 2006-03-03 2006-10-31 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US7589412B2 (de)
JP (1) JP2007235004A (de)
CN (1) CN101030570B (de)
DE (1) DE102006051454B4 (de)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008029829A1 (de) * 2008-06-25 2010-03-18 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
EP2312916A3 (de) * 2009-10-06 2012-07-18 Ibiden Co., Ltd. Leiterplatte und Halbleitermodul
US8253236B2 (en) 2008-07-18 2012-08-28 Mitsubishi Electric Corporation Power semiconductor device
US8258618B2 (en) 2008-11-26 2012-09-04 Mitsubishi Electric Corporation Power semiconductor module
US8299603B2 (en) 2007-01-22 2012-10-30 Mitsubishi Electric Corporation Power semiconductor device
WO2013171136A1 (fr) * 2012-05-16 2013-11-21 Sagem Defense Securite Agencement de module electronique de puissance
DE102009042600B4 (de) * 2008-11-28 2014-07-31 Mitsubishi Electric Corp. Herstellungsverfahren für ein Leistungshalbleitermodul
US8823151B2 (en) 2010-09-29 2014-09-02 Mitsubishi Electric Corporation Semiconductor device
DE102013204889A1 (de) 2013-03-20 2014-09-25 Robert Bosch Gmbh Leistungsmodul mit mindestens einem Leistungsbauelement
DE102009032973B4 (de) * 2008-07-18 2014-10-23 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
DE102013225805A1 (de) * 2013-12-12 2015-06-18 Continental Automotive Gmbh Verfahren zum Herstellen einer Baugruppe und Baugruppe
EP2903024A1 (de) * 2014-01-31 2015-08-05 Vincotech GmbH Kontaktelement, Leistungshalbleitermodul und Verfahren zu dessen Herstellung
DE102009042399B4 (de) * 2009-02-13 2015-08-20 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102014115847A1 (de) 2014-10-30 2016-05-04 Infineon Technologies Ag Halbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102015213085A1 (de) * 2015-07-13 2016-06-16 Siemens Aktiengesellschaft Leistungsmodul sowie Verfahren zum Herstellen eines Leistungsmoduls
DE102017108114A1 (de) * 2017-04-13 2018-10-18 Infineon Technologies Ag Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
EP3413344A3 (de) * 2017-05-15 2019-03-20 HE System Electronic GmbH & Co. KG Verbindungselement sowie anordnung
DE102020207686A1 (de) 2020-06-22 2021-12-23 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit optimierter Kühlung und Kontaktierung
DE102022211620A1 (de) 2022-11-03 2024-05-08 Zf Friedrichshafen Ag Leistungsmodul mit Oberseitenkontaktierung

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5252819B2 (ja) * 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
JP5202062B2 (ja) * 2008-03-25 2013-06-05 新電元工業株式会社 半導体装置
JP2009277959A (ja) * 2008-05-16 2009-11-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4666185B2 (ja) * 2008-06-26 2011-04-06 三菱電機株式会社 半導体装置
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
EP2144284A1 (de) * 2008-07-11 2010-01-13 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Anschlusskontaktes an einem Halbleiterbauelement für die Leistungselektronik und elektronisches Bauteil mit einem auf diese Weise an einem Halblei-terbauelement hergestellten Anschlusskontakt
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP5272768B2 (ja) * 2009-02-05 2013-08-28 三菱電機株式会社 電力用半導体装置とその製造方法
WO2010122889A1 (ja) * 2009-04-22 2010-10-28 三菱電機株式会社 パワーモジュールの絶縁劣化検知装置および方法、ならびにパワーモジュールシステム
US8110445B2 (en) * 2009-05-06 2012-02-07 Infineon Technologies Ag High power ceramic on copper package
JP5643752B2 (ja) * 2009-05-14 2014-12-17 ローム株式会社 半導体装置
JP5345017B2 (ja) * 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法
JP5218442B2 (ja) * 2010-02-09 2013-06-26 三菱電機株式会社 電力用半導体装置
JP2011228528A (ja) * 2010-04-21 2011-11-10 Mitsubishi Electric Corp パワーブロック及びそれを用いたパワー半導体モジュール
JP5319601B2 (ja) * 2010-05-10 2013-10-16 株式会社東芝 半導体装置及び電力用半導体装置
JP5253455B2 (ja) 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
US10672748B1 (en) * 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
JP5383621B2 (ja) * 2010-10-20 2014-01-08 三菱電機株式会社 パワー半導体装置
JP5568645B2 (ja) * 2010-12-01 2014-08-06 株式会社安川電機 電力変換装置
JP5742242B2 (ja) * 2011-01-21 2015-07-01 セイコーエプソン株式会社 基板の接続方法および半導体装置の製造方法
JP5823706B2 (ja) * 2011-02-28 2015-11-25 株式会社三社電機製作所 半導体装置
CN102208403B (zh) * 2011-05-24 2013-03-20 嘉兴斯达半导体股份有限公司 一种半桥功率模块
JP5602095B2 (ja) 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
JP2013016629A (ja) 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
US8586420B2 (en) * 2011-09-29 2013-11-19 Infineon Technologies Ag Power semiconductor arrangement and method for producing a power semiconductor arrangement
US9147637B2 (en) 2011-12-23 2015-09-29 Infineon Technologies Ag Module including a discrete device mounted on a DCB substrate
CN103178042A (zh) * 2011-12-26 2013-06-26 江苏宏微科技有限公司 实现功率模块超薄化封装的螺母
JP5944688B2 (ja) * 2012-02-22 2016-07-05 ローム株式会社 パワーモジュール半導体装置
CN103918067B (zh) * 2012-05-29 2017-03-01 日本精工株式会社 半导体模块及其制造方法
JP2014123638A (ja) * 2012-12-21 2014-07-03 Murata Mfg Co Ltd 部品モジュール
JP2014183078A (ja) * 2013-03-18 2014-09-29 Mitsubishi Electric Corp 半導体装置
JP2014203861A (ja) 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
WO2014181426A1 (ja) * 2013-05-09 2014-11-13 三菱電機株式会社 半導体モジュール及び半導体装置
JP6130238B2 (ja) 2013-06-14 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP6204124B2 (ja) * 2013-09-12 2017-09-27 ニチコン株式会社 樹脂モールド型コンデンサ
NL2011638C2 (en) * 2013-10-18 2015-04-23 Sencio B V Integrated circuit package.
CN105849896B (zh) 2013-10-18 2018-11-16 森西欧有限公司 集成电路封装
EP2908336A1 (de) * 2014-02-17 2015-08-19 Mitsubishi Electric R&D Centre Europe B.V. Verpackung von Leistungsmatrizen
CN106415834B (zh) * 2014-11-28 2019-09-13 富士电机株式会社 半导体装置
DE102015112785B4 (de) * 2015-08-04 2023-07-06 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Elektrische Kontaktierungsanordnung
CN105118816A (zh) * 2015-08-25 2015-12-02 无锡新洁能股份有限公司 功率端子以及利用所述功率端子的功率模块
JP2017050326A (ja) * 2015-08-31 2017-03-09 株式会社豊田自動織機 半導体モジュール
US20170084521A1 (en) 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
WO2017094180A1 (ja) * 2015-12-04 2017-06-08 三菱電機株式会社 パワー半導体装置
FR3050571A1 (fr) * 2016-04-20 2017-10-27 Centre Nat Rech Scient Convertisseur electronique de puissance utilisant deux puces multi-poles de puissance a substrats complementaires n et p.
FR3060847B1 (fr) * 2016-12-21 2020-12-04 Valeo Systemes De Controle Moteur Module electronique de puissance comprenant une face d'echange thermique
CN108604577B (zh) * 2016-12-26 2021-06-22 新电元工业株式会社 电子装置以及电子装置的制造方法
EP3577687B1 (de) * 2017-02-01 2020-10-07 ABB Power Grids Switzerland AG Leistungshalbleiterbauelement mit aktivem kurzschlussfehlermodus und verfahren zu dessen ansteuerung
CN110462825B (zh) * 2017-03-29 2023-07-11 日本电产株式会社 半导体封装装置及其制造方法
JP6870531B2 (ja) * 2017-08-21 2021-05-12 三菱電機株式会社 パワーモジュールおよび電力変換装置
JP7119399B2 (ja) * 2018-02-06 2022-08-17 株式会社デンソー 半導体装置
DE102018111989B4 (de) 2018-05-18 2024-05-08 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung desselben
JP7106981B2 (ja) * 2018-05-18 2022-07-27 富士電機株式会社 逆導通型半導体装置
WO2020073265A1 (zh) * 2018-10-11 2020-04-16 深圳市修颐投资发展合伙企业（有限合伙） 扇出封装方法及扇出封装板
DE102018133479A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zur Herstellung eines Elektronikmoduls und Elektronikmodul
WO2021006297A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体パッケージ、電子装置、および半導体パッケージの製造方法
JP7310733B2 (ja) * 2019-07-10 2023-07-19 株式会社デンソー 半導体パッケージ、電子装置、および半導体パッケージの製造方法
JP7439485B2 (ja) 2019-12-10 2024-02-28 富士電機株式会社 半導体モジュール
DE102020102653A1 (de) * 2020-02-03 2021-08-19 Infineon Technologies Ag Halbleitervorrichtung mit einem Erweiterungselement zur Luftkühlung
CN111880059A (zh) * 2020-07-31 2020-11-03 国网重庆市电力公司电力科学研究院 一种用于高压开关柜绝缘件的局部放电试验平台及方法
US11652078B2 (en) * 2021-04-20 2023-05-16 Infineon Technologies Ag High voltage semiconductor package with pin fit leads
CN113206057B (zh) * 2021-04-30 2022-09-06 深圳数马电子技术有限公司 芯片封装框架、芯片组件及制造芯片组件的方法
TWI836841B (zh) * 2022-01-06 2024-03-21 信通交通器材股份有限公司 低寄生電感的功率模組
WO2023201857A1 (zh) * 2022-04-23 2023-10-26 远景能源有限公司 功率模块
CN116033692B (zh) * 2023-03-29 2023-07-21 深圳艾为电气技术有限公司 基于igbt的驱动控制器、高压电动压缩机及装配方式

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4538168A (en) * 1981-09-30 1985-08-27 Unitrode Corporation High power semiconductor package
JPS6459947A (en) 1987-08-31 1989-03-07 Toshiba Corp Semiconductor device
DE4407810C2 (de) 1994-03-09 1998-02-26 Semikron Elektronik Gmbh Schaltungsanordnung (Modul)
US5705848A (en) * 1995-11-24 1998-01-06 Asea Brown Boveri Ag Power semiconductor module having a plurality of submodules
JP3294490B2 (ja) * 1995-11-29 2002-06-24 株式会社日立製作所 Ｂｇａ型半導体装置
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JPH09321216A (ja) * 1996-05-27 1997-12-12 Toshiba Corp 電力用半導体装置
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
KR100343150B1 (ko) * 1998-11-26 2002-10-25 페어차일드코리아반도체 주식회사 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JP3646665B2 (ja) * 2001-04-17 2005-05-11 株式会社日立製作所 インバータ装置
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP3906710B2 (ja) 2002-02-26 2007-04-18 株式会社豊田自動織機 半導体装置及びその製造方法
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
JP2004172211A (ja) 2002-11-18 2004-06-17 Yaskawa Electric Corp パワーモジュール
EP1424728A1 (de) * 2002-11-27 2004-06-02 Abb Research Ltd. Leistungshalbleitermodul
JP2004363295A (ja) * 2003-06-04 2004-12-24 Mitsubishi Electric Corp 半導体装置

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299603B2 (en) 2007-01-22 2012-10-30 Mitsubishi Electric Corporation Power semiconductor device
DE112008000229B4 (de) * 2007-01-22 2014-10-30 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
DE102008029829A1 (de) * 2008-06-25 2010-03-18 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
DE102008029829B4 (de) * 2008-06-25 2012-10-11 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
DE102009032973B4 (de) * 2008-07-18 2014-10-23 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
US8253236B2 (en) 2008-07-18 2012-08-28 Mitsubishi Electric Corporation Power semiconductor device
US8994165B2 (en) 2008-07-18 2015-03-31 Mitsubishi Electric Corporation Power semiconductor device
US8952520B2 (en) 2008-07-18 2015-02-10 Mitsubishi Electric Corporation Power semiconductor device
DE102009033321B4 (de) * 2008-07-18 2014-07-17 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
DE102009055691B4 (de) * 2008-11-26 2015-05-28 Mitsubishi Electric Corp. Leistungshalbleitermodul
US8258618B2 (en) 2008-11-26 2012-09-04 Mitsubishi Electric Corporation Power semiconductor module
DE102009042600B4 (de) * 2008-11-28 2014-07-31 Mitsubishi Electric Corp. Herstellungsverfahren für ein Leistungshalbleitermodul
DE102009042399B4 (de) * 2009-02-13 2015-08-20 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
EP2312916A3 (de) * 2009-10-06 2012-07-18 Ibiden Co., Ltd. Leiterplatte und Halbleitermodul
US8441806B2 (en) 2009-10-06 2013-05-14 Ibiden Co., Ltd. Circuit board and semiconductor module
US8823151B2 (en) 2010-09-29 2014-09-02 Mitsubishi Electric Corporation Semiconductor device
US10529656B2 (en) 2010-09-29 2020-01-07 Mitsubishi Electric Corporation Semiconductor device
DE102011082781B4 (de) * 2010-09-29 2016-07-07 Mitsubishi Electric Corp. Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
WO2013171136A1 (fr) * 2012-05-16 2013-11-21 Sagem Defense Securite Agencement de module electronique de puissance
US9414532B2 (en) 2012-05-16 2016-08-09 Sagem Defense Securite Electronic power module arrangement
DE102013204889A1 (de) 2013-03-20 2014-09-25 Robert Bosch Gmbh Leistungsmodul mit mindestens einem Leistungsbauelement
DE102013225805A1 (de) * 2013-12-12 2015-06-18 Continental Automotive Gmbh Verfahren zum Herstellen einer Baugruppe und Baugruppe
EP2903024A1 (de) * 2014-01-31 2015-08-05 Vincotech GmbH Kontaktelement, Leistungshalbleitermodul und Verfahren zu dessen Herstellung
DE102014115847A1 (de) 2014-10-30 2016-05-04 Infineon Technologies Ag Halbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102014115847B4 (de) 2014-10-30 2018-03-08 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls
US10008392B2 (en) 2014-10-30 2018-06-26 Infineon Technologies Ag Method for producing a power semiconductor module
US10020237B2 (en) 2014-10-30 2018-07-10 Infineon Technologies Ag Power semiconductor module and method for producing a power semiconductor module
DE102015213085A1 (de) * 2015-07-13 2016-06-16 Siemens Aktiengesellschaft Leistungsmodul sowie Verfahren zum Herstellen eines Leistungsmoduls
DE102017108114A1 (de) * 2017-04-13 2018-10-18 Infineon Technologies Ag Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
US10679978B2 (en) 2017-04-13 2020-06-09 Infineon Technologies Ag Chip module with spatially limited thermally conductive mounting body
EP3413344A3 (de) * 2017-05-15 2019-03-20 HE System Electronic GmbH & Co. KG Verbindungselement sowie anordnung
DE102020207686A1 (de) 2020-06-22 2021-12-23 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit optimierter Kühlung und Kontaktierung
DE102022211620A1 (de) 2022-11-03 2024-05-08 Zf Friedrichshafen Ag Leistungsmodul mit Oberseitenkontaktierung

Also Published As

Publication number Publication date
US20070215999A1 (en) 2007-09-20
JP2007235004A (ja) 2007-09-13
US7589412B2 (en) 2009-09-15
CN101030570B (zh) 2010-05-12
DE102006051454B4 (de) 2012-10-04
CN101030570A (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
DE102006051454B4 (de) Halbleitervorrichtung
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE102006012429B4 (de) Halbleitervorrichtung
DE102011076235B4 (de) Leistungshalbleitervorrichtung
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE10221891C5 (de) Leistungshalbleitervorrichtung
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE102008064789B3 (de) Harzabgedichtete Halbleitervorrichtung
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE69532700T2 (de) Steuerschaltungsmodul
DE10218071B4 (de) Kondensatormodul und dieses verwendende Halbleitereinrichtung
DE112015006984B4 (de) Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
DE102014118836A1 (de) Halbleiterbauteil
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE112015000210T5 (de) Halbleitervorrichtung
EP1764832B1 (de) Bondverbindung für Leistungshalbleiterbauelemente
DE102020106492A1 (de) Chip -package, verfahren zum bilden eines chip -packages, halbleitervorrichtung, halbleiteranordnung, dreiphasensystem, verfahren zum bilden einer halbleitervorrichtung und verfahren zum bilden einer halbleiteranordnung
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE112016005397B4 (de) Leistungs-halbleitereinheit
DE102010000908B4 (de) Leistungshalbleitermodul mit niederinduktiven Hochstromkontakten, Leistungshalbleitermodulsystem, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leisungshalbleitermodulanordnung
DE102016211479A1 (de) Leistungsmodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023482000

Ipc: H01L0023480000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023482000

Ipc: H01L0023480000

Effective date: 20110927

R020 Patent grant now final

Effective date: 20130105

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee