JP3646665B2 - インバータ装置 - Google Patents

インバータ装置 Download PDF

Info

Publication number
JP3646665B2
JP3646665B2 JP2001117592A JP2001117592A JP3646665B2 JP 3646665 B2 JP3646665 B2 JP 3646665B2 JP 2001117592 A JP2001117592 A JP 2001117592A JP 2001117592 A JP2001117592 A JP 2001117592A JP 3646665 B2 JP3646665 B2 JP 3646665B2
Authority
JP
Japan
Prior art keywords
metal plate
thin film
film metal
insulating substrate
inverter device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001117592A
Other languages
English (en)
Other versions
JP2002315358A (ja
Inventor
隆一 齋藤
昭浩 丹波
卓義 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001117592A priority Critical patent/JP3646665B2/ja
Publication of JP2002315358A publication Critical patent/JP2002315358A/ja
Application granted granted Critical
Publication of JP3646665B2 publication Critical patent/JP3646665B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はインバータ構造に関り、特に効率的なパワー素子の冷却を実現するインバータ構造に関する。
【０００２】
【従来の技術】
インバータの小型化，高効率化を実現するためパワー半導体素子に通電し安定な動作を確保するためには冷却機構を設けることが必要である。すなわちIGBTやパワーＭＯＳ等のパワー半導体素子からなるインバータ装置においては、素子の安定動作を確保するため半導体素子の動作時の温度が所定の限界動作温度を越えないように空冷ないし冷媒を用いた液冷、あるいは、沸騰冷却などといった冷却機構が備えられている。近年、インバータ装置の小型化，高効率化への要求から素子の電流密度は増加傾向にあり、これに伴って素子の発熱密度は増加してきているため、素子の温度上昇を抑えるため冷却機構の高効率化が求められてきている。特に、ハイブリッド電気自動車（ＨＥＶ）や燃料電池車（ＦＣＥＶ）等の自動車用電気駆動系に適用されるインバータ装置においては、設置面積や重量の制限のため小型で高効率の冷却構造への要求は高い。
【０００３】
特開平６−３０３７０４号公報には図１１に示す冷却構造が開示されている。図１１では、ＩＧＢＴ等のパワー半導体素子１５０１が絶縁基板１５０２上に半田等で接合されており、さらにベース金属板１５０３に半田接合されたパワー半導体モジュール１５１０が熱伝導性グリース１５０４を介して冷却部１５０５に取り付けられている。絶縁基板は窒化アルミニウム（ＡｌＮ）やアルミナ
(Ａｌ2Ｏ3)等のセラミック基板に電極用金属薄板が接合されている。このようなパワー回路部モジュール１５１０にコンデンサ１５０８，制御回路基板１５０７等が接続され、冷却部１５０５と一体をなすケース１５０９に搭載されてインバータ装置を構成する。冷却部１５０５には、冷却水１５０６の流路が形成されている。冷却水は循環水冷系のポンプを用いて外部放熱部と循環している。パワー半導体素子１５０１で発生した熱は、絶縁基板１５０２，ベース金属板１５０３，冷却部１５０５などへ熱伝導し、流路の熱伝達表面で冷却水１５０６に熱伝導し、ポンプで冷却水が外部放熱部に移動した後、温度上昇した冷却水と外気が熱交換して外部に排出される。
【０００４】
また、図１２に示した特開平９−１２１５５７号公報に絶縁基板裏面を直接冷却する構造が開示されている。この構造においては、ＩＧＢＴ等のパワー半導体素子１６０１が絶縁基板１６０２上に半田等で接合されており、絶縁基板1602が延在した部分をボルトなどの締付手段１６１２で封止部材１６１１と共にケース１６０９に取り付けている。絶縁基板は窒化アルミニウム（ＡｌＮ）やアルミナ（Ａｌ2Ｏ3）等のセラミック基板１６１０に電極用金属薄板１６０３，１６０４が接合したものである。絶縁基板１６０２の裏面はケース１６０９に設けられた流路を通る冷却水１６０６で冷却される。
【０００５】
【発明が解決しようとする課題】
前記図１１の構造では発熱部であるパワー半導体素子１５０１と冷却水1506
の間にいくつもの層が介在しているため十分な冷却能力が得られず、素子の電流密度を増加し小型化することには限界がある。また、前記図１２の構造では大型の絶縁基板を取り付けボルトで締めつけるため、絶縁基板の割れが生じやすく、取り付け占有面積も大きい問題がある。
【０００６】
本発明の目的は、電流密度を増加し、インバータを小型化しても半導体素子の温度上昇を効果的に抑制できる小形高効率インバータ構造を実現するために、小型で簡易な方法でパワー素子と冷媒間の熱抵抗を低減する構造を提供することである。また、本発明の目的は、防水性を確保しつつ絶縁基板の割れなどの恐れのない接続構造で熱抵抗を低減する構造を提供し、パワー素子の絶縁基板を小型化し組み立ての容易な構造を提供することである。
【０００７】
【課題を解決するための手段】
本発明のインバータ装置は、絶縁基板の冷却冷媒側の電極板は絶縁基板より大きく、冷却冷媒側の電極板周辺がケースに接合され、冷却冷媒の流路を絶縁基板の直下に設け、絶縁基板のパワー素子側の電極板は０.５mm 以上の厚さであって、絶縁基板の冷却冷媒側の電極板は３mm以下のピッチの凹凸を設けた。
【０００８】
本発明のインバータ装置は、絶縁基板のパワー素子側の電極板がヒートパイプで構成されていて、絶縁基板の冷却冷媒側の電極板は絶縁基板より大きく、ケース部分に全面が接合され、前記ケース部分は冷却冷媒で冷却されている。本発明のインバータ装置は、絶縁基板が全面接合するケース部分がヒートパイプからなる構造である。
【０００９】
本発明のインバータ装置は、絶縁基板の冷却冷媒側の電極板は絶縁基板より大きく、絶縁基板と冷却冷媒の流路が形成されたケースの周辺部の接合は、半田あるいは接着剤あるいは機械的固定あるいはこれらの複合された接合構造である。
【００１０】
本発明のインバータ装置は、絶縁基板の冷却冷媒側の電極板は絶縁基板より大きく、絶縁基板と冷却冷媒の流路が形成されたケース周辺部の接合部の電極板は折り曲げられた構造であり、冷却冷媒側の電極板の表面側がケースに接合され、裏面側が冷却冷媒の流路を構成する他のケース部材に接合されていて、パワー素子の封止はトランスファーモールド構造であって、冷却冷媒に絶縁基板の裏面電極板が接している。
【００１１】
本発明のインバータ装置では、冷却冷媒の流路を絶縁基板の直下に設けたことにより、発熱部であるパワー半導体素子と冷却冷媒の間は絶縁基板と薄い電極金属板のみとなるため熱抵抗が大幅に低減される。また、本発明のインバータ装置は、絶縁基板の冷却冷媒側の電極板が絶縁基板より大きいため組み立てあるいは実使用による割れやクラックを防止できる。特に、ケースとの接合部に絶縁基板がないため接合作業が容易である。
【００１２】
本発明のインバータ装置は、絶縁基板のパワー素子側の電極板厚さが０.５mm 以上であるので、発熱部のパワー半導体素子の熱を効果的に横方向に広げることができ、伝熱面積が拡がり熱抵抗が低減する。また、絶縁基板の冷却冷媒側の電極板は３mm以下のピッチの凹凸があるので、冷却冷媒に乱流が生じやすくなり、熱抵抗が低減する。
【００１３】
本発明のインバータ装置は、絶縁基板のパワー素子側の電極板がヒートパイプなので、発熱部のパワー半導体素子の熱を効果的に横方向に広げることができ、伝熱面積が拡がり熱抵抗が低減する。また、絶縁基板の冷却冷媒側の電極板は絶縁基板より大きく、ケース部分に全面が接合され、前記ケース部分は冷却冷媒で冷却されているので、防水性を確保しつつ熱抵抗が低減する。
【００１４】
本発明のインバータ装置は、絶縁基板が全面接合するケース部分がヒートパイプからなるので、防水性を確保しつつ熱抵抗がさらに低減する。また、絶縁基板の冷却冷媒側の電極板は絶縁基板より大きく、絶縁基板の裏面電極板周辺部と冷却冷媒の流路が形成されたケースの接合は、半田あるいは接着剤あるいは機械的固定あるいはこれらの複合された接合構造であるので、小さい面積で防水性を確保した接合ができる。
【００１５】
【発明の実施の形態】
本発明の実施例を以下図面を用いて説明する。
（実施例１）
図１に本実施例のインバータ装置の断面図を示す。図１に示すようにＩＧＢＴ等のパワー半導体素子１０１が絶縁電極基板１２０上に半田等で接合している。絶縁電極基板１２０は例えば窒化アルミニウム（ＡｌＮ）やアルミナ(Ａｌ2Ｏ3)あるいは窒化珪素（ＳｉＮ）等のセラミック絶縁基板１１０に電極用金属薄板が接合されたものである。絶縁電極基板１２０表面には電極用の薄膜金属板１０３が接合されており、裏面には薄膜金属板１２１が接合されている。パワー半導体素子１０１表面のエミッタないしゲート電極はアルミニウムワイヤ２１０で薄膜金属板１０３に接続している。これら素子側の部分は接続端子１０９，１１５が接合された後、例えば樹脂材料１１１としてパワー半導体素子１０１付近はシリコーンゲルで封止し、その周りはＰＰＳまたはＰＢＴ等の樹脂製ケース材で構成している。あるいは樹脂材料１１１はトランスファーモールド構造である。なお、図１では説明の都合上、パワー半導体素子は１個であるが、通常は複数個配置されている。接続端子１０９は主端子であってコンデンサ１１７ないしは負荷等に接続され外部にあるモータに接続され、接続端子１１５は制御端子であって制御回路基板１１６に接続され、コネクタ１１８から外部信号を入力してインバータ動作を行う。インバータ装置全体はケース１０５内に収納されていて、図１３に示すインバータ回路を構成する。なお、図１３では制御回路や電流センサなどの構成部品は省略している。
【００１６】
図２は本実施例の絶縁電極基板１２０及びパワー素子の平面レイアウト図である。図１３の回路構成では１相分パワー回路３０１に相当するもので、例えばパワー素子としてＩＧＢＴ１０１，３０２とフリーホイールダイオード素子１９５，３０３が各１個で１アーム分であり、Ｐ側配線３０４に接続される端子接続部１９１，Ｎ側配線３０５に接続される端子接続部１９３，モータが接続している負荷配線３０６に接続される端子接続部１９２などが配置されている。
【００１７】
本実施例では絶縁電極基板１２０がアルミダイキャスト等からなるインバータ装置のケース１０５に半田あるいは接着剤あるいは機械的固定あるいはこれらの複合された接合構造により接合され、絶縁電極基板１２０裏面には冷却用の冷媒１０６がある構造であって、裏面薄膜金属板１２１が絶縁基板１１０より大きいものであり、裏面薄膜金属板１２１周辺のみがアルミダイキャストケース１０５と接続部材１０７を用いて接続される。
【００１８】
アルミダイキャストケース１０５と絶縁電極基板１２０とは裏面薄膜金属板
１２１周辺が接続されている。アルミダイキャストには例えば３〜１４％Ｓｉ含有Ａｌ合金あるいは、Ｚｎ含有Ａｌ合金が適用できる。接続部材１０７の半田には、低融点の共晶半田あるいはＢｉ系のＰｂフリー半田が適用できる。この部分の半田には高い熱伝導性を必要としないため半田厚さを例えば０.２mm 以上にして半田への熱応力を軽減する。また、半田を接合部材として用いることにより裏面薄膜金属板１２１とアルミダイキャストケース１０５が電気的に接続されるため電磁シールド性が向上する。
【００１９】
また、接続部材１０７が接着剤の場合は例えばエポキシ樹脂系接着剤，ポリウレタン系接着剤，シリコーンゴム系接着剤が適用できる。エポキシ樹脂系接着剤としては例えばウレタン変性エポキシ樹脂を含有する２液性接着剤（例えば（株）横浜ゴム製）、あるいは、油面接着性を有する１液性接着剤（例えば宇部興産（株）製）があり、ポリウレタン系接着剤としては例えば１成分型弾性接着剤
（例えばシーカ製）がある。接続部材１０７が接着剤の場合、半田接続の場合のような高温のプロセスを必要としないため製作が容易である。
【００２０】
冷媒１０６は例えば、不凍液，水，油，代替フロンあるいは空気などであって、適宜設定された流速で流路を流れている。不凍液の場合には例えばエチレングリコール系不凍液（商品名ＬＬＣ、デンソー（株）製）が適用できる。裏面薄膜金属板１２１の表面は冷媒による腐食を防止するためＮｉＰ，ＮｉＢなどのＮｉメッキ等の処理が施される。また、流路のアルミダイキャストの表面は例えばニッケルクロムメッキを施して耐食性を向上させる方が好ましい。冷媒１０６は別途設けられたポンプで循環され、ラジエータで冷却された後インバータ部分に再度循環されるため温度は一定値以下に保たれる。
【００２１】
本実施例ではインバータ動作時に発熱するパワー半導体素子１０１と冷媒106との間には絶縁電極基板１２０とパワー素子を接合する半田しかないため熱抵抗が極めて小さい。従ってパワー半導体素子１０１の電流密度を増加して発熱密度が増加しても最大動作温度を越えることがなく安定に動作できるため、パワー素子を小型化でき、インバータ装置が小型になる。
【００２２】
また、本実施例では接続部が金属同士の接続のため裏面薄膜金属板１２１とアルミダイキャストケース１０５との接続を行いやすく、作業性が向上し、防水性を確保しやすい。また、絶縁基板１１０が比較的小さく、また、絶縁基板１１０の下部に接続部材１０７がないため組み立てあるいは実使用による絶縁基板110の割れやクラックを防止できる。また、パワー半導体素子１０１の発生する熱は、表面薄膜金属板１０３，絶縁基板１１０，裏面薄膜金属板１２１である程度拡がりつつ裏面薄膜金属板１２１表面で冷媒１０６に伝達されるため冷媒１０６の流路を形成しているアルミダイキャストケース１０５の温度上昇はさほど大きなものではない。従って接続部材１０７に加わる熱応力は低減される。
【００２３】
（実施例２）
図３（ａ）に本実施例のインバータのパワー回路部分を示す。絶縁電極基板の表面薄膜金属板１６１はＣｕあるいはＡｌあるいはＣｕＭｏ，ＣｕＷ等の複合材料あるいはＣｕ，Ｗの積層材料から構成されるが、その厚さｄ１は０.５mm 以上であり、望ましくは０.５mm 以上２mm以下である。これによってパワー半導体素子１０１で発生する熱が表面薄膜金属板１６１で十分に広がり、熱抵抗が低減する。表面薄膜金属板１６１のパターン周辺端部は厚さを薄くするかあるいは凹凸を形成してあるので、ヒートサイクル時の絶縁基板のクラックや割れは起こりにくい。また、絶縁基板はＡｌＮなど適宜選択されるが、特にＳｉＮは機械強度に優れているため表面薄膜金属板１６１が厚くなっても絶縁基板のクラックや割れが起こりにくく好ましい。絶縁基板のそり及び割れを避けるために実質的に表面薄膜金属板１６１が厚くなるのに対応して裏面薄膜金属板１２１も厚くするので、この部分で熱が広がり、熱抵抗が低減する。なお、図３（ｂ）は絶縁電極基板単体の構造を示す。
【００２４】
図３（ｃ）は絶縁電極基板単体の他の構造で表面薄膜金属板は実質的に内側金属板８０１，接合材８０２，外側金属板８０３の３層からなっており、これらの合計の厚さが０.５mm 以上である。なお、図示していないが内側金属板８０１は直接接合あるいはロー材などの公知の接合手段で絶縁基板１１０に接合されてよく、メタライズ層として形成されていてもよい。通常は内側金属板８０１は0.1mm 以下と薄くこのためパターン端部での絶縁基板への応力を緩和できる。特に、はみ出部８０４を設けると応力緩和効果が大きい。接合材８０２は直接接合，ロー材あるいは半田などを用いる。外側金属板８０３は合計厚さを確保するため、例えば０.４mm 以上にする。このような構造とすることにより絶縁基板への過大な応力を緩和し信頼性が確保できる。図３（ｄ）は裏面薄膜金属板についても内側金属板８０７，接合材８０５，外側金属板８０６の３層として表面薄膜金属板との応力バランスをとり信頼性を確保した。図３（ｄ）では外側金属板８０６が絶縁基板より大きい。
【００２５】
（実施例３）
図４(ａ)に本実施例を示す。本実施例では裏面薄膜金属板１４０に凹凸１４１を設けた。凹凸１４１の高さ，幅，間隔等の寸法Ｌは３mm以下である。このような凹凸１４１は冷媒の流動方向に水平あるいは垂直の縞状、あるいは、ピン状の突起、あるいは、円形の穴の繰り返しなど所望の形状及び配列に設定する。このような凹凸で冷媒との熱伝達境界面積が増加するため熱伝達率が向上し熱抵抗がさらに低減する。また、このような凹凸の寸法Ｌを例えば１mm以下にすれば、金属板のプレス成形などで凹凸を容易に形成できる。なお、図４（ｂ）は絶縁電極基板単体の構造を示す。
【００２６】
（実施例４）
図５に本実施例を示す。本実施例では表面薄膜金属板１６９はヒートパイプで構成されている。ヒートパイプは内部に熱媒体が移動する経路があり、図５(ｂ)に示すように本実施例ではこの経路１４６は絶縁基板１１０に平行な方向である。表面薄膜金属板１６９がヒートパイプのため、パワー半導体素子１０１で発生する熱はヒートパイプ内部の熱媒体によって横方向に移動する。このため熱抵抗が低減する。ヒートパイプはＡｌあるいはＣｕなどの材質で構成され、公知の蛇行細管などでもよい。絶縁基板１１０と表面薄膜金属板１６９であるヒートパイプとの接合にロー材を用いて絶縁電極基板１２９を構成してもよい。あるいは、絶縁基板１１０を樹脂で構成し、ヒートパイプと樹脂を熱圧着などの方法で接着してもよい。この場合の樹脂は例えばシリコーン系の樹脂材料である。本実施例ではヒートパイプの熱輸送能力によって横方向への熱広がりが大きいため表面薄膜金属板１６９の横方向の寸法を大きくして熱抵抗を低減できる。さらに、裏面薄膜金属板１２１をヒートパイプにする構成でも同様な効果が得られる。
【００２７】
（実施例５）
図６（ａ）に本実施例を示す。本実施例では絶縁電極基板１２０は全面がアルミダイキャストケース１５１に接合されている。接合には半田１５２を用いる。アルミダイキャストケース１５１には下側に蓋１５３を設けて冷媒１０６が流れる流路を形成する。絶縁電極基板１２０と接合しているアルミダイキャストケース接合部１５５の厚さｄ２は例えば０.５mm 以下の厚さにして熱抵抗を低減する。
【００２８】
本実施例では冷媒の流路にインバータ内部に通じる接合部分がないため、防水性が高い。また、図６（ｂ）に示すようにアルミダイキャストケースにフィン
１９６を設けると熱抵抗がさらに低減する。
【００２９】
（実施例６）
図７に本実施例を示す。本実施例では絶縁電極基板１２０はアルミダイキャストケースに接合されているがケースの接合部１６２がヒートパイプで構成されている。下側には蓋１５３を設けて冷媒１０６が流れる流路が形成されている。ケースがヒートパイプで構成されているため横方向に熱が広がり熱抵抗が低減できる。本実施例ではケース接合部１６２の横方向の寸法を自由に拡大できるため放熱効果がさらに増加する。
【００３０】
（実施例７）
図８に本実施例のパワー回路部分周辺を示す。図８（ａ）では裏面薄膜金属板１２１周辺は封止する樹脂材料１１１からはみ出ており、曲部１４２が設けられ、半田あるいは接着剤等の接続材料で接続部１４３でケース１０５に接続している。裏面薄膜金属板１２１周辺は封止する樹脂材料１１１からはみ出ているため接続部１４３の接続作業が容易である。また、本実施例では曲部１４２が設けられているため冷却冷媒１０６の内圧変化による接続部への応力を緩和しやすいので接続の信頼性が向上する。また、接続部１４３には半田あるいは接着剤あるいは機械的固定あるいはこれらの複合された接合構造を用いているので接続信頼性と防水性が高い。
【００３１】
図８（ｂ）では、図８（ａ）同様裏面薄膜金属板１２１周辺は封止する樹脂材料１１１からはみ出ており、曲部１４４が設けられ、半田あるいは接着剤等の接続材料で接続部１４５でケース１０５に接続されているが、曲部１４４はＳ字状の形状となっている。このため冷却冷媒１０６の内圧変化による接続部への応力をさらに緩和しやすいため、接続の信頼性がさらに向上する。
【００３２】
図８（ｃ）では、図８（ａ）同様裏面薄膜金属板１２１周辺は封止する樹脂材料１１１からはみ出ており、ボルト１４７などの機械的手段で接続されている。なお、図示していないが裏面薄膜金属板１２１周辺のはみ出部１４８とケース
１０５の間には半田あるいは接着剤が併用されてもよいし、あるいはガスケットあるいはＯリングを用いてもよい。
【００３３】
（実施例８）
図９に本実施例を示す。本実施例の絶縁電極基板１２０は図１と同様に裏面薄膜金属板１２１が絶縁基板１１０より大きく、裏面薄膜金属板１２１のみがアルミダイキャストケース１０５と接続部材１０７を用いて接続される構造であるが、裏面薄膜金属板１２１の表面側でアルミダイキャストケース１０５と接続される。接続構造は半田，接着剤などを適宜選択する。本実施例では冷媒１０６の流路はアルミダイキャストケース１０５とは別に設けた冷媒ケース１２５が裏面薄膜金属板１２１に接続している。この接続部１２６の接続構造はＯリングやガスケットなどを適宜選択する。本実施例によると万一、接続部１２６で冷媒の漏れても冷媒は外部に流出するため強電部分が存在するインバータ内部に冷媒が漏れない。
【００３４】
（実施例９）
図１０（ａ）に本実施例を示す。絶縁電極基板は実施例１と同様に裏面薄膜金属板１２１が絶縁基板１８１より大きいものであり、裏面薄膜金属板１２１周辺のみがアルミダイキャストケース１０５と接続部材１０７を用いて接続される。本実施例では、絶縁基板１８１がパワー半導体素子１０１が搭載された表面薄膜金属板１０３の下部のみにあり、端子接続部には別途設けたリード端子１８２を用い、パワー半導体素子１０１とリード端子１８２をアルミニウムワイヤ等で接続する。リード端子１８２と裏面薄膜金属板１２１との間には樹脂製のモールド材１８３を充填して絶縁性を保つ。冷却冷媒１０６には実施例１同様に絶縁基板１８１の裏面薄膜金属板１２１が接している。樹脂のモールド材１８３は例えばトランスファーモールド法で充填する。
【００３５】
図１０（ｂ）は図１０（ａ）の平面レイアウト図である。外部への接続端子部はリード端子１８２で構成されていて、立ち上がり部を有する。なお、リード端子１８２は図１０（ｃ）に示す一体構造で成型された後組み立てに使用される。端子接続部にはリード端子１８２を用いるため、この部分の絶縁電極基板への接続工程が不要になる。また、リード端子部分に絶縁基板がないため、絶縁基板を必要最小限の大きさにでき、このため絶縁基板の割れやクラックが生じにくい。
【００３６】
図１０（ｄ）は、絶縁電極基板の表面薄膜金属板がリードフレームと一体となったものである。すなわち、図１０（ｅ）に示すようにリード端子接合部２０１とリード端子２０２，２０４とが一体となったリードフレームにあらかじめ絶縁基板１８１，裏面薄膜金属板１２１が接合されており、この部品に半導体素子が搭載される。絶縁基板１８１との接合面はリード端子接合部２０１の部分となり、境界線２０３より外側のリード端子２０４は接合されていない。このような構造として組み立て工程がさらに簡略化される。
【００３７】
以上の各実施例ではケースはアルミダイキャスト製として説明したが樹脂、他のアルミニウム合金，Ｍｇ合金などその他の材質でも構わない。また、パワー素子はＩＧＢＴの他にパワーＭＯＳＦＥＴ，パワートランジスタ等システムの条件に応じて適宜選択できる。
【００３８】
【発明の効果】
以上述べたように本発明によれば容易にパワー素子と冷媒間の熱抵抗を低減できるため、インバータ装置を小型化できる。
【図面の簡単な説明】
【図１】実施例１のインバータの断面図である。
【図２】実施例１のインバータのパワー回路部の平面レイアウト図である。
【図３】実施例２のインバータのパワー回路部の断面図である。
【図４】実施例３のインバータのパワー回路部の断面図である。
【図５】実施例４のインバータのパワー回路部の断面図である。
【図６】実施例５のインバータのパワー回路部の断面図である。
【図７】実施例６のインバータのパワー回路部の断面図である。
【図８】実施例７のインバータのパワー回路部の断面図である。
【図９】実施例８のインバータの断面図である。
【図１０】実施例９のインバータの断面模式図及び平面レイアウト図である。
【図１１】従来技術のインバータの断面図である。
【図１２】他の従来技術のインバータの断面図である。
【図１３】実施例１のインバータの回路構成図である。
【符号の説明】
１０１，３０２…パワー半導体素子（ＩＧＢＴ）、１０３，１６１，１６９，８０１…表面薄膜金属板、１０５，１５１…ケース、１０６，１９７…冷媒、
１０７…裏面薄膜金属板とケースの接続部材、１０９，１１５…接続端子、110,１８１…絶縁基板、１１１…樹脂材料、１１６…制御回路基板、１１７，３０７…コンデンサ、１１８…コネクタ、１２０，１２９…絶縁電極基板、１２１，１４０…裏面薄膜金属板、１２５…冷媒ケース、１２６…冷媒ケース接続部、
１４１…裏面薄膜金属板の凹凸、１４２，１４４…裏面薄膜金属板曲部、１４３，１４５…裏面薄膜金属板とケースの接続部、１４６…ヒートパイプの熱媒体経路、１４７…ボルト、１４８…裏面薄膜金属板はみ出部、１５３…蓋、１５５，１６２…ケース接合部、１８２，２０２，２０４…リード端子、１８３…モールド材、１９１，１９２，１９３…端子接続部、１９５，３０３…フリーホイールダイオード、１９６…フィン、２０１…リード端子接合部、２０３…リード端子接合部境界、２１０…アルミワイヤ、３０１…１相分パワー回路、３０４…Ｐ側配線、３０５…Ｎ側配線、３０６…負荷配線、８０２，８０５…接合材、８０３，８０６，８０７…金属板、８０４…はみ出部。

Claims (8)

  1. 金属ケースと、
    前記金属ケースの内部に配置された制御基板及び絶縁基板と、
    前記金属ケースの内部に設けられた冷却冷媒の流路と、
    前記絶縁基板の一方の主面上に形成された表面薄膜金属板と、
    前記絶縁基板の前記一方の主面とは反対側の他方の主面上に形成され、前記絶縁基板より大きい裏面薄膜金属板と、
    前記表面薄膜金属板の上に配置されたパワー半導体素子と、
    前記パワー半導体素子を覆う樹脂とを有するインバータ装置であって、
    前記裏面薄膜金属板は、前記絶縁基板が形成された第１領域と該絶縁基板が形成されていない第２領域とを有し、
    前記裏面薄膜金属板が該裏面薄膜金属板の周辺部において前記金属ケースに接合されることにより、前記冷却冷媒の流路は、該裏面薄膜金属板の前記絶縁基板側とは反対側の主面上に形成されており、
    前記裏面薄膜金属板の前記周辺部は、該裏面薄膜金属板の前記第２領域であることを特徴とするインバータ装置。
  2. 請求項１記載のインバータ装置において、
    前記表面薄膜金属板は、０.５mm以上の厚さであることを特徴とするインバータ装置。
  3. 請求項１記載のインバータ装置において、
    前記裏面薄膜金属板は、３mm以下のピッチの凹凸が設けられていることを特徴とするインバータ装置。
  4. 請求項１記載のインバータ装置において、
    前記表面薄膜金属板は、ヒートパイプで構成されていることを特徴とするインバータ装置。
  5. 請求項１記載のインバータ装置において、
    前記裏面薄膜金属板の前記周辺部と前記金属ケースとの接合は、半田，接着剤，機械的固定、または、これらを複合した接続構造のいずれかであることを特徴とするインバータ装置。
  6. 請求項１記載のインバータ装置において、
    前記インバータ装置は、前記裏面薄膜金属板の一方の主面上で前記金属ケースに接合されており、該裏面薄膜金属板の他方の主面上で前記冷却冷媒の流路が形成されていることを特徴とするインバータ装置。
  7. 請求項１記載のインバータ装置において、
    前記パワー半導体素子を覆う樹脂は、トランスファーモールドで形成されていることを特徴とするインバータ装置。
  8. 金属ケースと、
    前記金属ケースの内部に配置された制御基板及び絶縁基板と、
    前記金属ケースの内部に設けられた冷却冷媒の流路と、
    前記絶縁基板の一方の主面上に形成された表面薄膜金属板と、
    前記絶縁基板の前記一方の主面とは反対側の他方の主面上に形成された裏面薄膜金属板と、
    前記表面薄膜金属板の上に配置されたパワー半導体素子と、
    前記パワー半導体素子を覆う樹脂とを有するインバータ装置であって、
    前記裏面薄膜金属板は前記絶縁基板より大きく、
    前記裏面薄膜金属板は、該裏面薄膜金属板の一方の主面全体において前記金属ケースとの接合部分を有しており、
    前記金属ケースの前記接合部分は、ヒートパイプからなることを特徴とするインバータ装置。
JP2001117592A 2001-04-17 2001-04-17 インバータ装置 Expired - Fee Related JP3646665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001117592A JP3646665B2 (ja) 2001-04-17 2001-04-17 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001117592A JP3646665B2 (ja) 2001-04-17 2001-04-17 インバータ装置

Publications (2)

Publication Number Publication Date
JP2002315358A JP2002315358A (ja) 2002-10-25
JP3646665B2 true JP3646665B2 (ja) 2005-05-11

Family

ID=18968113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001117592A Expired - Fee Related JP3646665B2 (ja) 2001-04-17 2001-04-17 インバータ装置

Country Status (1)

Country Link
JP (1) JP3646665B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9832872B2 (en) 2014-09-22 2017-11-28 Denso Corporation Method for manufacturing electronic device, and electronic device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005110406A (ja) * 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd パワー変換モジュールデバイスおよびそれを用いた電源装置
US7482636B2 (en) 2003-10-15 2009-01-27 Nichia Corporation Light emitting device
JP4610209B2 (ja) * 2004-03-09 2011-01-12 東芝エレベータ株式会社 エレベータの電力変換装置
JP2005282715A (ja) * 2004-03-30 2005-10-13 Denso Corp 制御装置
JP2006004961A (ja) * 2004-06-15 2006-01-05 Hitachi Ltd 半導体モジュール
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
JP4857017B2 (ja) * 2006-04-27 2012-01-18 日立オートモティブシステムズ株式会社 電力変換装置
JP5218140B2 (ja) * 2009-02-19 2013-06-26 日本精工株式会社 電動パワーステアリング装置
JP5343775B2 (ja) * 2009-09-08 2013-11-13 三菱電機株式会社 電力用半導体装置
JP5493800B2 (ja) * 2009-12-14 2014-05-14 株式会社ジェイテクト 制御装置及び制御装置の製造方法
JP5702988B2 (ja) 2010-01-29 2015-04-15 株式会社 日立パワーデバイス 半導体パワーモジュール及びそれが搭載される電力変換装置並びに半導体パワーモジュール搭載用水路形成体の製造方法
FR2965447B1 (fr) * 2010-09-23 2012-08-31 Valeo Sys Controle Moteur Sas Boitier electronique pour vehicule
JP5975789B2 (ja) * 2012-08-20 2016-08-23 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP5861614B2 (ja) * 2012-11-12 2016-02-16 株式会社デンソー 高電圧電気装置及び電動圧縮機
CN105190874B (zh) 2013-05-09 2018-05-18 三菱电机株式会社 半导体模块及半导体装置
KR102063726B1 (ko) * 2013-05-24 2020-01-08 현대모비스 주식회사 모터 일체형 인버터 패키지 및 이에 적용되는 일체형 인버터
JP6156283B2 (ja) * 2014-08-07 2017-07-05 株式会社デンソー 電力変換装置
JP7151361B2 (ja) 2018-10-15 2022-10-12 富士電機株式会社 半導体装置
KR20230161745A (ko) * 2022-05-19 2023-11-28 뉴브이테크주식회사 Pcb 냉각장치 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169526A (ja) * 1991-12-25 1994-06-14 Fuji Electric Co Ltd 半導体装置の地絡保護装置
JPH09121557A (ja) * 1995-10-23 1997-05-06 Hitachi Ltd 回転機器の電子部品冷却構造及びその製作方法
JPH09307040A (ja) * 1996-05-15 1997-11-28 Hitachi Ltd 半導体装置、インバータ装置、および半導体装置の製造方法
JP2001045601A (ja) * 1999-07-27 2001-02-16 Hitachi Ltd 自動車駆動装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9832872B2 (en) 2014-09-22 2017-11-28 Denso Corporation Method for manufacturing electronic device, and electronic device

Also Published As

Publication number Publication date
JP2002315358A (ja) 2002-10-25

Similar Documents

Publication Publication Date Title
JP3646665B2 (ja) インバータ装置
US6621701B2 (en) Water cooled inverter
JP2002315357A (ja) インバータ装置
US9860987B2 (en) Electronic assembly with one or more heat sinks
US9693488B2 (en) Electronic assembly with one or more heat sinks
JP5206822B2 (ja) 半導体装置
US20070236883A1 (en) Electronics assembly having heat sink substrate disposed in cooling vessel
US8558375B2 (en) Semiconductor package cooled by grounded cooler
EP2372763A2 (en) Power semiconductor module
US10461012B2 (en) Semiconductor module with reinforcing board
JP2013232614A (ja) 半導体装置
JP5217884B2 (ja) 半導体装置
WO2007145303A1 (ja) 半導体モジュールおよびその製造方法
JP2020072106A (ja) 半導体装置
JP2013123014A (ja) 半導体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP2004128099A (ja) 水冷インバータ
JP4935783B2 (ja) 半導体装置および複合半導体装置
JP3726767B2 (ja) 半導体モジュール
JP2006004961A (ja) 半導体モジュール
JP7030535B2 (ja) パワー半導体装置
CN114730748A (zh) 用于消耗装置的可控电功率供应的具有被封装的功率半导体的功率模块及用于生产该功率模块的方法
JP4158648B2 (ja) 半導体冷却ユニット
WO2022209083A1 (ja) パワー半導体装置
JP2004273487A (ja) 半導体素子搭載モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees