JP2012028795A - ボンド・パッドを補強する方法およびシステム - Google Patents

ボンド・パッドを補強する方法およびシステム Download PDF

Info

Publication number
JP2012028795A
JP2012028795A JP2011197816A JP2011197816A JP2012028795A JP 2012028795 A JP2012028795 A JP 2012028795A JP 2011197816 A JP2011197816 A JP 2011197816A JP 2011197816 A JP2011197816 A JP 2011197816A JP 2012028795 A JP2012028795 A JP 2012028795A
Authority
JP
Japan
Prior art keywords
metal
layer
wire bonding
bonding pad
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011197816A
Other languages
English (en)
Other versions
JP2012028795A5 (ja
JP5562308B2 (ja
Inventor
Adam Bachman Mark
アダム バッチマン マーク
Patrick Chesire Daniel
パトリック チェサイアー ダニエル
Sailesh M Merchant
マンシン マーチャント サイレッシュ
William Osenbach John
ウィリアム オーゼンバッハ ジョン
George Stinney Kurt
ジョージ スティナー カート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=33311157&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2012028795(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2012028795A publication Critical patent/JP2012028795A/ja
Publication of JP2012028795A5 publication Critical patent/JP2012028795A5/ja
Application granted granted Critical
Publication of JP5562308B2 publication Critical patent/JP5562308B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】 プローブおよびボンディングの欠陥の発生を回避するか、あるいは低減する。
【解決手段】 集積回路の接触パッドを補強する補強システムおよび方法を本願明細書において開示する。特に、この上部接触パッド層と下部金属層との間に挿置された補強構造を含むシステムおよび方法を例示する。
【選択図】 図１

Description

本発明は、一般に、半導体デバイスおよびプロセスの分野に関連する。より詳細には、本発明は、ボンド・パッドを補強するためのシステムおよび方法に関連する。
半導体プロセスでよく知られている問題領域は、はんだ、ワイヤまたは他のボンディング要素を半導体集積回路上のボンド・パッドに取り付けるプロセスである。これらのボンド・パッドは、一般に、平坦化および絶縁の目的のため、１つまたは複数の脆いかつ／または軟らかい誘電体材料、典型的にはシリコン酸化物およびいくつかの有機材料の層または積層の上に配置される。水素化シルセスキオキサン（ＨＳＱ）、エーロゲル、有機ポリイミドおよびパリレンなどの幾つかの誘電体材料は、シリコン酸化物に比較して、その低誘電率のために有利であるが、構造的および機械的に弱い。
ボンディング・プロセス中、ボンディング・キャピラリ先端によってボンド・パッドに加わる機械的負荷および超音波応力は、しばしば、下にある誘電体の割れ、下にある金属構造体の変形、および金属構造体の層の剥離を引き起こす。これらのボンディング障害は、ボンディング・キャピラリの先端がボンディング・パッドから引き上げられるとき、ボンド・パッドおよび下にある層にクレーター状に現われ得る。しかし、これらの欠陥は、ボンディング中ははっきりとしないが、その後のボンド引張りおよび剪断テスト、熱サイクルまたは熱衝撃などの信頼性テストの間に、またはデプロセッシングおよび断面観察の際にはっきりと現われることがある。
さらには、ボンド・パッドの構造体の弱さは、ボンディング前のウェハ・プロービング中に現われることもある。また、タングステンなどの硬い金属で典型的に形成されるプローブ先端によって及ぼされる応力は、ボンド・パッド上の軟らかい金属であるアルミニウムとそれらが接触するという事実にもかかわらず、パッドに局所的な割れを起こすことがある。このような割れは、ボンディング中に起こるそれらと同じ位信頼性を危険にさらすものである。ワイヤ・ボンディングおよびパッケージング・アセンブリによって悪化するこの弱さは、さらなる信頼性の危険にもつながる恐れがある。
従来、ボンディングの欠陥は、超音波出力およびパルス波形、ボンディング温度、ボンディング時間、クランプ力、ボンディング・キャピラリの先端の形状などのボンディング・パラメータを変えることによって対処されている。パラメータの設定およびその組合せに関する実験に多くの時間が費やされている。パラメータ設定および構成の一般的なガイドラインが開発されているが、ボンディングの欠陥は、集積回路デバイスの信頼性を絶えず脅かす非常に重要なレベルにある。欠陥レベルは依然として、ボンディングの欠陥がボンディングされる数万個のデバイスに１つ現われるというような低いレベルである。
半導体プロセスにおける最近の技術的進歩はこの状況を緩和していない。回路速度を上げるために一層誘電率の低い新規の誘電体材料が用いられているが、これらは従来のプラズマ増強化学的気相成長（ＣＶＤ）誘電体に比して機械的に弱い。ボンド・パッドの寸法が小さくなると、垂直のボンディング力、または効果的なボンドを形成するために超音波エネルギを使うことに由来する力の増大が必要となる。さらに、ボンド・パッドを損傷させる恐れがあるために、ボンドパラメータ設定を一層高めることは困難であり、それにより、ボンド形成時間が一層長くなり、結果的にスループットが損なわれる。これらの著しい変化は全て、一層深刻な障害とその頻度の増加の傾向を示す。
米国特許第６，２３２，６６２号明細書
したがって、１つまたは複数の構造的かつ機械的に弱い誘電体層の上にボンド・パッドが置かれる場合に、プローブおよびボンディングの欠陥の発生を避けるための、またはできるだけ少なくするための信頼できる方法が必要とされている。
本発明によれば、以前の装置および方法に関連する欠点をなくすか、または実質的に減らすボンド・パッド補強システムおよび方法が提供される。
本発明の一態様において、本発明の教示によるボンド・パッドの補強システムは、上部接触パッド金属層と下にある金属層との間に配設されたパタン形成された補強構造体を含む。「ボンド・パッド」および「接触パッド」という用語は、本願明細書において同義的に用いられている。
本発明の別の態様において、本発明の教示によるボンド・パッドの補強システムは、上部金属接触パッド層、少なくとも１つの下部金属層、および接触パッドの下に設けられた少なくとも１つの誘電体層または複数の誘電体層の積層を含む。パタン形成された補強構造体は、少なくとも１つの誘電体の積層に配置される。
本発明のさらに別の態様において、半導体集積回路のボンド・パッドを補強するための方法は、金属層を形成し、所定の領域の金属層を複数の空き領域を有する所定のパタンにパタン形成し、パタン形成された金属層上に金属層を形成し、パタン形成された金属層の空き領域を充填する工程を含む。
本発明の一態様において、パタン形成された補強構造体は、結合されたまたは相互接続された構造体であり得る。本発明の別の態様において、補強パタン形成された構造体は、結合されないまたは相互接続されないおよび反復する要素を含み得る。本発明の技術的利点は、ボンディングに加わる力がボンド・パッドおよび下にある構造体を損傷させないように改良されたボンド・パッドの構造的完全性である。これらの技術的利点は、プロセスのスループットを減少させ得るボンディングのパラメータを変えることなく可能である。その結果、より信頼できる集積回路となり、ボンディングの欠陥は減少する。
上記説明はより関連のある本発明の目的のいくつかを概説したものである。これら目的は、本発明のより顕著な特徴および応用例の例示に過ぎないことを理解されたい。他の多くの有益な結果は、以下に記載されるような本発明を変更する異なる方法で開示された本発明を応用することによって達成され得る。
主張されるように、上記の一般的な説明および以下の詳細な説明は、例示的かつ説明目的のものであり、本発明を制限するものとして解釈されるべきではないことを理解されたい。本発明のこれらおよびその他の態様、特徴ならびに利点は、好適な実施形態および添付の特許請求の範囲の以下の説明を検証すれば、より明白となろう。
補強層を示す本発明の好適な実施形態を示す断面図である。 パタン構造の反復を含んだ補強層の好適な実施形態を示す平面図である。 相互接続された格子構造を含んだ補強層の好適な実施形態を示す平面図である。
図１〜２は本発明の好適な実施形態を示している。図１は、ワイヤ・ボンディング、フリップチップ・ボンディング、およびテープ自動ボンディング（ＴＡＢ）などであるがこれに限定されない従来のボンディング技術を用いてパッケージ基板（図示せず）に取り付けられる接触パッド層１０を示す好適な実施形態の断面図である。典型的にはアルミニウム、金、銅、はんだ等から作られるボール・ボンディング（図示せず）が接触パッド１０に結合されるのが好ましい。この接触パッドは保護酸化物層１２から露出され、剥がされる。この接触パッド層は、好適には金属、さらに好適にはアルミニウムおよび／または銅を含んだ導電性材料から作られる。この接触パッド層１０の直下には補強層１４が存在する。この補強層は強力なチタン、窒化チタン、タングステン、窒化タングステン、ニッケル、窒化ニッケル、タンタル、窒化タンタル、窒化タンタル・シリコン、およびそれらを組みあわせたもの／それらの合金などの「耐熱性（高融点）」金属から作られる。補強層１４の下にはアルミニウムまたは銅、あるいはそれらを組みあわせたもの／それらの合金から作られた第１の金属層１８が存在する。この第１の金属層１８の下には、第１の誘電体層３０および第１の金属層１８と第２の金属層２２とを導電接続する第１のバイア２０が存在する。第２の金属層２２の下には、第２の誘電体層３２および第３の金属層２６に第２の金属層２０を接続する第２のバイア２４が存在する。第３の金属層２６の下には第３の誘電体層および第３のバイア２８が存在する。
金属層１８、２２、および２６は当業者に知られている工程を用いて製造することができる。例えば、銅が導電性金属として用いられる場合、ダマシン・プロセスを用いて上記金属が製造され得る。別法として、アルミニウム金属層を製造するためにサブトラクティブ法が一般に用いられる。非導電性材料には、二酸化シリコン、窒化シリコン、および水素シルセスキオキサン（ＨＳＱ）、ポリアミド、ポリシリサイドまたはポリ塩化ビフェニル（ＰＣＢ）などの他の非導電性材料などの誘電体を含み得る。
蒸気誘電体層をデポジットするのによく用いられる技術には化学気相成長、スパッタリング、またはスピン・プロセスを含む。好適な材料には、酸化シリコン、窒化シリコン、酸窒化物、フッ化珪酸塩ガラス（ＦＳＧ）、珪酸塩ガラス（ＵＳＧ）、リン珪酸塩ガラス（ＰＳＧ）、プラズマで発生させた酸化珪酸エチル（ＴＥＯＳ）、および最近ではシリコン含有水素シルセスキオキサン（ＨＳＱ）、またはさらにはゲルあるいは泡状の物質、あるいはポリイミドおよびパリレンなどの有機ポリマーを含む。当該技術において知られているように、各材料には適用のための好適なレジメがある。例えば、米国特許第６，２３２，６６２号を参照されたい。
図２Ａには、補強層の一実施形態が平面図として示されている。補強層は一連の平行なストリップ２００として示されている。図２Ｂでは、補強層は相互接続金属ストリップ２００および２１０として示されている。ストリップ２００と２１０との間の空洞領域２１５は、下方の第１の金属層１８または上部の接触パッド金属層１０のいずれかから金属で充填されるべき領域を提供している。これによって、金属層の導電接続を損なうことがないと同時に、接触パッド１０を補強して下の誘電体層を保護することが可能となっている。
上記補強層の幅は１００〜５００ナノメートルである。当業者であれば、特定の金属が効果的な閾値の厚さを必要とするであろうことを理解するであろう。例えば、ニッケルを用いる場合、補強層の厚さを少なくとも約２００ナノメートルにすべきである。
補強構造体が多様なパタンを取り得ることは上記から分かるであろう。一般的に、格子、十字架、ハニカム、および入れ子状の形状などのパタンは、規則的で反復し得る。このパタンは、接続されたまたは接続されない補強要素を有していてもよい。反復しないパタンも用いられ得る。補強構造体のパタンは、ボンド・パッドの下の全体または実質的な領域を占め、補強構造体の補強ライン間の空き領域を弱い誘電体材料が充填するようにすることが好ましい。さらに、補強構造体の組成は、対応する金属層のメタライゼーションと同じであってもよい。例えば、補強構造体は、窒化チタン／窒化チタン／チタン底部層とアルミニウム中間層と窒化チタン上部層とを有し得る。補強構造体は、他の導電性または半導体材料から構成されてもよい。
本発明の補強構造体は、それが任意のワイヤ、はんだ、またはフリップチップ・ボンディング、超音波ボンディング、サーモソニック・ボンディング、熱圧着ボンディング、はんだバンプ若しくは前記バンプ・ボンディングなどの他のボンディング工程、およびボンディング前ウェハ・プローブ・オペレーションの間に加わる応力および力に耐えるように、下にある弱い誘電体層を有する任意のボンド・パッドを補強するために適用できることを理解されたい。
したがって、本発明の教示は、下にある脆いおよび／または軟らかい誘電体構造を機械的に補強する、ボンド・パッドの実質的に内部に構成される任意の構造を含む。これは、相互接続する金属ラインなどの既にパタン形成された現存する層から補強構造体が構成されるときに特に有利である。
本発明のいくつかの実施形態とその利点を詳細に説明したが、本発明の教示および添付の特許請求の範囲に記載された本発明の精神および範囲から逸脱することなく、変更、変化、置換、変形、修正、バリエーションおよび改変を加えることができることを理解されたい。

Claims (9)

  1. 半導体集積回路であって、
    金属で形成されたワイヤボンディングパッドと、
    前記ワイヤボンディングパッド下であってそれと接触して形成された金属補強層とを含み、前記金属補強層が、当該金属補強層の幅に渡って延伸する一連の平行ストリップを形成するようパターン形成され、そして、延伸領域に渡ってボンディング力を分散させて前記ワイヤボンディングパッドを強固させるように構成されており、前記金属補強層は金属ストリップを含み、前記金属ストリップは下方金属層上に位置し、前記金属ストリップはその間に空洞を有し、そして前記空洞は金属で充填されており、さらに、
    前記金属補強層の下であってそれと接触するように配置された少なくとも一つの金属層と、
    前記金属層の少なくとも二つの間に位置し、前記半導体集積回路内に延伸する少なくとも一つの脆弱インターレベル誘電体層とを備える、半導体集積回路。
  2. 前記金属補強層が、窒化チタン、窒化タングステン、窒化ニッケル、及びそれらの混合及び合金からなる群から選択された耐熱性金属窒化物である、請求項１に記載の半導体集積回路。
  3. 前記一連の平行ストリップは、相互接続する金属ストリップの格子である、請求項１に記載の半導体集積回路。
  4. 前記ワイヤボンディングパッドの前記金属が、アルミニウム、銅、ならびにアルミニウムおよび銅の合金からなる群から選択される、請求項１に記載の半導体集積回路。
  5. 前記補強層の厚さが１００〜６００ナノメートルである、請求項１に記載の半導体集積回路。
  6. 半導体集積回路内のワイヤボンディングパッドを補強する方法であって、
    前記ワイヤボンディングパッドの下に少なくとも１つの金属層を提供する工程と、
    前記ワイヤボンディングパッドと前記少なくとも１つの金属層との間に少なくとも１つの金属補強層を提供する工程とを含み、前記金属補強層が前記ワイヤボンディングパッド下であってそれと接触して形成され、前記金属補強層が、当該金属補強層の幅に渡って延伸する一連の平行ストリップを形成するようパターン形成され、そして、延伸領域に渡ってボンディング力を分散させて前記ワイヤボンディングパッドを強固させ、前記金属補強層は金属ストリップを含み、前記金属ストリップは下方金属層上に位置し、前記金属ストリップはその間に金属が充填した空洞を有し、前記ワイヤボンディングパッド、前記金属補強層、および前記少なくとも１つの金属層が導電接触し、さらに、前記少なくとも１つの金属層の各々の間には、前記半導体集積回路内に延伸する少なくとも一つの脆弱インターレベル誘電体層が位置する、方法。
  7. 前記ワイヤボンディングパッドが、アルミニウム、銅又はそれらの混合又は合金であり、前記少なくとも一つの金属層が、アルミニウム、銅又はそれらの混合又は合金であり、前記金属補強層はパターン形成された耐熱性金属の構造である、請求項６に記載の方法。
  8. 前記金属補強層の厚さが約１００〜６００ナノメートルである、請求項６に記載の方法。
  9. 前記一連の平行ストリップは、相互接続する金属ストリップの格子である、請求項６に記載の方法。
JP2011197816A 2003-09-30 2011-09-12 ボンド・パッドを補強する方法およびシステム Active JP5562308B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/675,260 US6960836B2 (en) 2003-09-30 2003-09-30 Reinforced bond pad
US10/675260 2003-09-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004281010A Division JP4959929B2 (ja) 2003-09-30 2004-09-28 ボンド・パッドを補強する方法およびシステム

Publications (3)

Publication Number Publication Date
JP2012028795A true JP2012028795A (ja) 2012-02-09
JP2012028795A5 JP2012028795A5 (ja) 2012-03-22
JP5562308B2 JP5562308B2 (ja) 2014-07-30

Family

ID=33311157

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004281010A Expired - Fee Related JP4959929B2 (ja) 2003-09-30 2004-09-28 ボンド・パッドを補強する方法およびシステム
JP2011197816A Active JP5562308B2 (ja) 2003-09-30 2011-09-12 ボンド・パッドを補強する方法およびシステム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004281010A Expired - Fee Related JP4959929B2 (ja) 2003-09-30 2004-09-28 ボンド・パッドを補強する方法およびシステム

Country Status (5)

Country Link
US (1) US6960836B2 (ja)
JP (2) JP4959929B2 (ja)
KR (1) KR101150312B1 (ja)
GB (1) GB2406707B (ja)
TW (1) TWI364833B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031142A (ja) * 2018-08-23 2020-02-27 三菱電機株式会社 電力用半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372153B2 (en) * 2003-10-07 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit package bond pad having plurality of conductive members
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
US7404513B2 (en) * 2004-12-30 2008-07-29 Texas Instruments Incorporated Wire bonds having pressure-absorbing balls
US20080014732A1 (en) * 2006-07-07 2008-01-17 Yanping Li Application of PVD W/WN bilayer barrier to aluminum bondpad in wire bonding
DE102006043133B4 (de) * 2006-09-14 2009-09-24 Infineon Technologies Ag Anschlusspad zu einem Kontaktieren eines Bauelements und Verfahren zu dessen Herstellung
US7652378B2 (en) * 2006-10-17 2010-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum-based interconnection in bond pad layer
DE102006052202B3 (de) * 2006-11-06 2008-02-21 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
JP4694519B2 (ja) * 2007-02-28 2011-06-08 富士通株式会社 マイクロ構造体およびマイクロ構造体製造方法
DE102007011126B4 (de) 2007-03-07 2009-08-27 Austriamicrosystems Ag Halbleiterbauelement mit Anschlusskontaktfläche
US7750852B2 (en) * 2007-04-13 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5034740B2 (ja) 2007-07-23 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7919839B2 (en) * 2007-07-24 2011-04-05 Northrop Grumman Systems Corporation Support structures for on-wafer testing of wafer-level packages and multiple wafer stacked structures
JP5205066B2 (ja) * 2008-01-18 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7727781B2 (en) * 2008-07-22 2010-06-01 Agere Systems Inc. Manufacture of devices including solder bumps
JP5677115B2 (ja) * 2011-02-07 2015-02-25 セイコーインスツル株式会社 半導体装置
JP5772926B2 (ja) 2013-01-07 2015-09-02 株式会社デンソー 半導体装置
IN2013CH05121A (ja) * 2013-11-12 2015-05-29 Sandisk Technologies Inc

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439035A (en) * 1987-08-04 1989-02-09 Nec Corp Semiconductor device
JP2000195866A (ja) * 1998-12-28 2000-07-14 Samsung Electronics Co Ltd 半導体素子のボンディングパッド構造及びその製造方法
JP2001210642A (ja) * 2000-01-24 2001-08-03 Yamaha Corp 半導体装置とその製法
JP2002324797A (ja) * 2001-04-24 2002-11-08 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6448650B1 (en) 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
US6187680B1 (en) * 1998-10-07 2001-02-13 International Business Machines Corporation Method/structure for creating aluminum wirebound pad on copper BEOL
JP2000183104A (ja) 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
KR100421043B1 (ko) * 2000-12-21 2004-03-04 삼성전자주식회사 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 갖는 도전막을 포함하는 집적 회로 본딩 패드
JP2003068740A (ja) 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100416614B1 (ko) 2002-03-20 2004-02-05 삼성전자주식회사 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439035A (en) * 1987-08-04 1989-02-09 Nec Corp Semiconductor device
JP2000195866A (ja) * 1998-12-28 2000-07-14 Samsung Electronics Co Ltd 半導体素子のボンディングパッド構造及びその製造方法
JP2001210642A (ja) * 2000-01-24 2001-08-03 Yamaha Corp 半導体装置とその製法
JP2002324797A (ja) * 2001-04-24 2002-11-08 Mitsubishi Electric Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031142A (ja) * 2018-08-23 2020-02-27 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
GB0420953D0 (en) 2004-10-20
KR101150312B1 (ko) 2012-06-08
US6960836B2 (en) 2005-11-01
JP2005109491A (ja) 2005-04-21
TWI364833B (en) 2012-05-21
TW200515577A (en) 2005-05-01
GB2406707A (en) 2005-04-06
GB2406707B (en) 2006-10-11
US20050067709A1 (en) 2005-03-31
JP5562308B2 (ja) 2014-07-30
KR20050032013A (ko) 2005-04-06
JP4959929B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
JP5562308B2 (ja) ボンド・パッドを補強する方法およびシステム
US6818540B2 (en) Fine pitch system and method for reinforcing bond pads in semiconductor devices
US6384486B2 (en) Bonding over integrated circuits
KR100329407B1 (ko) 반도체 소자의 전극 구조
US7045903B2 (en) Integrated power circuits with distributed bonding and current flow
JPH1154544A (ja) ボンド・パッドを増強するシステムおよび方法
US6835643B2 (en) Method of improving copper interconnects of semiconductor devices for bonding
US6560862B1 (en) Modified pad for copper/low-k
US6586839B2 (en) Approach to structurally reinforcing the mechanical performance of silicon level interconnect layers
KR100580970B1 (ko) 반도체장치
US20080251918A1 (en) Wire Bonds Having Pressure-Absorbing Balls
JP2002261111A (ja) 半導体装置及びバンプ形成方法
US6455943B1 (en) Bonding pad structure of semiconductor device having improved bondability
CN100447994C (zh) 封装的结构
US8344524B2 (en) Wire bonding method for preventing polymer cracking
US20020068385A1 (en) Method for forming anchored bond pads in semiconductor devices and devices formed
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
US6501186B1 (en) Bond pad having variable density via support and method for fabrication
CN1983573B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140610

R150 Certificate of patent or registration of utility model

Ref document number: 5562308

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250