JP5677115B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5677115B2
JP5677115B2 JP2011024241A JP2011024241A JP5677115B2 JP 5677115 B2 JP5677115 B2 JP 5677115B2 JP 2011024241 A JP2011024241 A JP 2011024241A JP 2011024241 A JP2011024241 A JP 2011024241A JP 5677115 B2 JP5677115 B2 JP 5677115B2
Authority
JP
Japan
Prior art keywords
metal film
film
semiconductor device
modulus
young
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011024241A
Other languages
English (en)
Other versions
JP2012164825A (ja
JP2012164825A5 (ja
Inventor
山本　祐広
祐広 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2011024241A priority Critical patent/JP5677115B2/ja
Priority to US13/362,678 priority patent/US20120199977A1/en
Priority to KR1020120011285A priority patent/KR101903188B1/ko
Priority to TW101103779A priority patent/TW201304011A/zh
Priority to CN201210026493.7A priority patent/CN102629568B/zh
Publication of JP2012164825A publication Critical patent/JP2012164825A/ja
Publication of JP2012164825A5 publication Critical patent/JP2012164825A5/ja
Application granted granted Critical
Publication of JP5677115B2 publication Critical patent/JP5677115B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ボンディングパッドを有する半導体装置に関する。
ボンディングパッドを有する従来の半導体装置について説明する。半導体装置には、半導体集積回路へ電源電圧あるいはグランド電位を供給したり、外部とデータのやり取りを行ったりするためにボンディングパッドが設けられる。図５は、従来のボンディングパッドを有する半導体装置のボンディングパッド付近を示す断面模式図である。
半導体基板５０の表面に設けられた絶縁膜５３の上に第一金属膜５１が設けられている。第一金属膜５１の上には第二金属膜５２が直接設けられている。保護膜５４は第二金属膜５２の上を覆っており、ボンディングパッドの上では開口部を有する。保護膜５４は、保護膜５４の開口部以外では第二金属膜５２を覆っている。したがって、保護膜５４の開口部が、ボンディングパッドとして使用される領域を定義している。
ここで、第一金属膜５１と第二金属膜の物理的特性であるヤング率に関して、第一金属膜５１のヤング率は、第二金属膜５２のヤング率よりも高くなっている。このような構造にすると、ヤング率の高い第一金属膜５１がボンディングパッドの下層として設けられるので、ワイヤーボンディングの衝撃によって発生した応力に対するボンディングパッド周辺の耐性が高くなる（例えば、特許文献１を参照のこと）。
特開２００９−０２７０９８号公報
しかし、従来の技術においては、ワイヤーボンディングの衝撃で発生した応力の大きさによっては、第二金属膜５２及び第一金属膜５１がともに歪んでしまい、絶縁膜５３にクラックが入ってしまうことがあり、課題となっていた。
本発明は、上記課題に鑑みてなされ、ボンディングパッドの下の絶縁膜にクラックが入ることをより防止できる半導体装置を提供することを目的としている。
本発明は、上記課題を解決するため、ボンディングパッドを有する半導体装置であって、半導体基板上に設けられた絶縁膜の上に設けられた第一金属膜と、前記第一金属膜の上に設けられる第二金属膜と、前記第二金属膜の上に設けられる第三金属膜と、前記第三金属膜の上に開口部を有し、前記開口部以外で前記第一金属膜と前記第二金属膜と前記第三金属膜とを覆う保護膜と、を備え、前記第二金属膜のヤング率は、前記第一金属膜及び前記第三金属膜のヤング率よりも高い、ことを特徴とする半導体装置を提供する。
本発明では、第一金属膜、第二金属膜および第三金属膜とからなる三層構造のボンディングパッドが使用され、第二金属膜は、第一金属膜及び第三金属膜のヤング率よりも高いヤング率を有している。これにより、ボンディングパッドの下の絶縁膜にクラックが入ることを防止することが可能となる。
本発明に係る半導体装置の実施例を示す断面模式図である。 ワイヤーボンディングによる膜の歪みを示す断面模式図である。 変形例１の実施例である半導体装置を示す断面模式図である。 変形例２の実施例である半導体装置を示す断面模式図である。 従来の半導体装置を示す断面模式図である。
以下、本発明の実施形態を、図面を参照して説明する。
まず、ボンディングパッドを有する半導体装置の構造について説明する。図１は、本発明に係る半導体装置の実施例を示す断面模式図である。
半導体基板１０の表面に設けられた絶縁膜１４の上に第一金属膜１１が設けられる。第二金属膜１２は、第一金属膜１１の上に設けられる。第三金属膜１３は、第二金属膜１２の上に設けられる。さらに第三金属膜１３および絶縁膜１４の上には開口部を有する保護膜１５が設けられる。保護膜１５の開口部は、ボンディングパッドの領域を定義する。保護膜１５の開口部以外で第一金属膜１１と第二金属膜１２と第三金属膜１３とを覆っている。開口部の大きさは、ボンディングパッドとして使用できる領域を決定し、第一金属膜１１、第二金属膜１２および第三金属膜１３よりも小さい。ここで、第一金属膜１１及び第三金属膜１３は、例えば、アルミによって形成し、第二金属膜１２は、銅またはタングステンによって形成することが可能である。アルミのヤング率は７０ＧＰａ程度であり、銅のヤング率は１２０ＧＰａ程度であり、タングステンのヤング率は４００ＧＰａ程度である。このような構成にした場合、第二金属膜１２のヤング率は、第一金属膜１１及び第三金属膜１３のヤング率よりも高くなっている。
次に、ボンディングパッドに対してワイヤーボンディングが実施される場合の、ボンディングパッドを形成している膜の歪みについて説明する。図２は、ワイヤーボンディングによる膜の歪みを示す断面模式図である。
ワイヤーボンディングがボンディングパッドに対して実施される前では、図２の（Ａ）に示すように、第一金属膜１１と第二金属膜１２と第三金属膜１３とは略並行であり、平らに重なり合っている。
ワイヤーボンディングがボンディングパッドに対して実施されると、図２の（Ｂ）に示すように、ワイヤーボンディングの衝撃点を中心に、この衝撃で発生した応力により、ヤング率の低い第三金属膜１３は大きく歪む。（ただし、図は誇張して描いてあり、イメージを表すものである。）この時、第二金属膜１２は、第三金属膜１３よりもヤング率が高くなっているので、第三金属膜１３の歪みによる応力は第二金属膜１２の垂直方向でなくて主に平面方向に分散される。よって、第二金属膜１２は、ワイヤーボンディングの衝撃点を中心にやや大きく歪むが、ほぼ均一に歪む。そして、この第二金属膜１２の歪みによる応力は、ヤング率の低い第一金属膜１１によって吸収される。よって、第一金属膜１１の底面つまり第一金属膜１１と絶縁膜１４との接合面はほとんど歪まないので、ワイヤーボンディングの衝撃は絶縁膜１４にほとんど影響しない。その結果、絶縁膜１４にクラックが入ることがより防止される。
このように、第一金属膜１１と、第一金属膜１１及び第三金属膜１３のヤング率よりも高いヤング率を有する第二金属膜１２と、第三金属膜１３とを備える三層構造のボンディングパッドとすると、ボンディングパッドの下の絶縁膜１４にクラックが入ることを防止することが可能となる。
なお、上記の説明ではボンディングパッドの一番下の層は第一金属膜としたが、金属でなくてもヤング率の小さな物質であれば使用することが可能であり、たとえばポリイミド樹脂の膜を用いることが可能である。ポリイミド樹脂のヤング率は３．５ＧＰａ程度あり、小さな値を有している。さらに、ポリイミド樹脂は一般に半導体装置との親和性がよく、広く使用されている。
［変形例１］
図３は変形例１の実施例を示す断面模式図である。図１に示した実施例においては、第一金属膜１１は絶縁膜１４の上に設けられたが、図３に示すように、第一金属膜１１を絶縁膜１４に埋め込んでもよい。そして、第二金属膜１２がその上に設けられる。この時、絶縁膜１４は溝を有し、その溝に第一金属膜１１が埋め込まれる。この溝の底面は、略平面状に形成される。この構造においては、第一金属膜は段差を形成しないので厚く形成することが可能となる。これにより第二金属膜１２の応力による歪みは第一金属膜１１によって一層吸収されやすくなる。
［変形例２］
図４は変形例２の実施例を示す断面模式図である。ほぼ図３の構成と同じであるが、異なっているのは、絶縁膜１４の溝の底面は、図３では、略平面状に形成するが、図４に示すように、下に凸の曲面あるいは略球面の一部となるように形成している点である。つまり、第一金属膜１１の底面を、下に凸の曲面あるいは略球面の一部となるように形成して良い。このようにすると、第一金属膜１１の底面における角部への応力集中が防止されるので、第二金属膜１２の応力による歪みは第一金属膜１１によってさらに吸収されやすくなる。
１０ 半導体基板
１１ 第一金属膜
１２ 第二金属膜
１３ 第三金属膜
１４ 絶縁膜
１５ 保護膜

Claims (4)

  1. ボンディングパッドを有する半導体装置であって、
    半導体基板と、
    前記半導体基板の表面に設けられた絶縁膜と、
    前記絶縁膜の表面に設けられた溝に埋め込まれ、前記絶縁膜と側面および底部が接して配置された第一金属膜と、
    前記第一金属膜の上に設けられた第二金属膜と、
    前記第二金属膜の上に設けられた第三金属膜と、
    前記第三金属膜の上に開口部を有し、前記開口部以外で前記第一金属膜と前記第二金属膜と前記第三金属膜とを覆う保護膜と、を有し、
    前記第二金属膜および前記第三金属膜とは同じ大きさを有し、前記第一金属膜よりも小さく設けられており、
    前記第三金属膜は、前記第二金属膜および前記第三金属膜よりも厚さが厚く、
    前記第二金属膜のヤング率は、前記第一金属膜のヤング率及び前記第三金属膜のヤング率よりも大きい半導体装置。
  2. 前記溝の底面は、平面状に形成されている請求項１記載の半導体装置。
  3. 前記溝の底面は、下に凸の曲面あるいは球面の一部となるように形成されている請求項１記載の半導体装置。
  4. 前記第一金属膜及び前記第三金属膜は、アルミニウムにより形成されており、前記第二金属膜は、銅あるいはタングステンのいずれかにより形成されている請求項１乃至３のいずれか1項に記載の半導体装置。
JP2011024241A 2011-02-07 2011-02-07 半導体装置 Expired - Fee Related JP5677115B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011024241A JP5677115B2 (ja) 2011-02-07 2011-02-07 半導体装置
US13/362,678 US20120199977A1 (en) 2011-02-07 2012-01-31 Semiconductor device
KR1020120011285A KR101903188B1 (ko) 2011-02-07 2012-02-03 반도체 장치
TW101103779A TW201304011A (zh) 2011-02-07 2012-02-06 半導體裝置
CN201210026493.7A CN102629568B (zh) 2011-02-07 2012-02-07 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011024241A JP5677115B2 (ja) 2011-02-07 2011-02-07 半導体装置

Publications (3)

Publication Number Publication Date
JP2012164825A JP2012164825A (ja) 2012-08-30
JP2012164825A5 JP2012164825A5 (ja) 2014-01-30
JP5677115B2 true JP5677115B2 (ja) 2015-02-25

Family

ID=46587796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011024241A Expired - Fee Related JP5677115B2 (ja) 2011-02-07 2011-02-07 半導体装置

Country Status (5)

Country Link
US (1) US20120199977A1 (ja)
JP (1) JP5677115B2 (ja)
KR (1) KR101903188B1 (ja)
CN (1) CN102629568B (ja)
TW (1) TW201304011A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772926B2 (ja) 2013-01-07 2015-09-02 株式会社デンソー 半導体装置
JP2016143804A (ja) * 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法
JP6897141B2 (ja) 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
JP2018186144A (ja) 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置及びパワーアンプモジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330928A (ja) * 1996-06-13 1997-12-22 Toshiba Corp 配線層の形成方法
JP2005019493A (ja) * 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置
US6960836B2 (en) * 2003-09-30 2005-11-01 Agere Systems, Inc. Reinforced bond pad
US20050215048A1 (en) * 2004-03-23 2005-09-29 Lei Li Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
US7656045B2 (en) * 2006-02-23 2010-02-02 Freescale Semiconductor, Inc. Cap layer for an aluminum copper bond pad
TWI316295B (en) * 2006-05-17 2009-10-21 Au Optronics Corp Thin film transistor
JP2009016619A (ja) * 2007-07-05 2009-01-22 Denso Corp 半導体装置及びその製造方法
US8178980B2 (en) * 2008-02-05 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure
US8030780B2 (en) * 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US8202741B2 (en) * 2009-03-04 2012-06-19 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device using a compliant bonding structure

Also Published As

Publication number Publication date
CN102629568B (zh) 2016-05-04
JP2012164825A (ja) 2012-08-30
TW201304011A (zh) 2013-01-16
CN102629568A (zh) 2012-08-08
KR101903188B1 (ko) 2018-10-01
US20120199977A1 (en) 2012-08-09
KR20120090827A (ko) 2012-08-17

Similar Documents

Publication Publication Date Title
JP5819475B2 (ja) 指紋認証チップ実装モジュール及びその製造方法
JP5677115B2 (ja) 半導体装置
US20090134498A1 (en) Semiconductor apparatus
JP6008603B2 (ja) 半導体装置
US8089156B2 (en) Electrode structure for semiconductor chip with crack suppressing dummy metal patterns
JP2010140981A (ja) チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
JP2009152423A (ja) 半導体装置
JP6537815B2 (ja) 半導体パッケージ及びその製造方法
US20170358546A1 (en) Flip chip
JP2007103656A (ja) 半導体装置およびその製造方法
JP2006245076A (ja) 半導体装置
JP2009124099A (ja) 半導体チップの電極構造
JP4165460B2 (ja) 半導体装置
JP2008205078A (ja) 半導体装置及びその製造方法
JP2007059867A (ja) 半導体装置
US8836150B2 (en) Semiconductor device
JP2008010778A (ja) 半導体装置
US8766438B2 (en) Package structure
US20170309599A1 (en) Semiconductor device
US20080067334A1 (en) Image sensor package structure and method for manufacturing the same
JP2010067711A (ja) 半導体装置及びその製造方法
JP2009266998A (ja) 半導体装置及びその製造方法
JP2007281167A (ja) 半導体装置
US10910330B2 (en) Pad structure and integrated circuit die using the same
JP2006179916A (ja) パッシベーション層を有する半導体素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R150 Certificate of patent or registration of utility model

Ref document number: 5677115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees