JP2015039027A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015039027A
JP2015039027A JP2014213948A JP2014213948A JP2015039027A JP 2015039027 A JP2015039027 A JP 2015039027A JP 2014213948 A JP2014213948 A JP 2014213948A JP 2014213948 A JP2014213948 A JP 2014213948A JP 2015039027 A JP2015039027 A JP 2015039027A
Authority
JP
Japan
Prior art keywords
semiconductor device
epoxy resin
mass
copper wire
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014213948A
Other languages
English (en)
Inventor
伸一 前佛
Shinichi Maebotoke
伸一 前佛
慎吾 伊藤
Shingo Ito
慎吾 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2014213948A priority Critical patent/JP2015039027A/ja
Publication of JP2015039027A publication Critical patent/JP2015039027A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/431—Pre-treatment of the preform connector
    • H01L2224/4312—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/432—Mechanical processes
    • H01L2224/4321—Pulling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48764—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/012—Semiconductor purity grades
    • H01L2924/01202—2N purity grades, i.e. 99%
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/012—Semiconductor purity grades
    • H01L2924/01204—4N purity grades, i.e. 99.99%
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/012—Semiconductor purity grades
    • H01L2924/01205—5N purity grades, i.e. 99.999%
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

【課題】リードフレーム又は回路基板の電気的接合部と半導体素子の電極パッドが銅ワイヤにより接続された、高温保管性、高温動作特性及び耐湿信頼性などに優れた半導体装置を提供する。
【解決手段】ダイパッド部３ａを有するリードフレーム３と、ダイパッド部上に搭載された１個以上の半導体素子１と、リードフレームに設けられたワイヤボンド部３ｂと半導体素子に設けられた電極パッド６とを電気的に接続する銅ワイヤ４と、半導体素子と銅ワイヤとを封止する封止材５とを備える。電極パッドの厚さが１．２μｍ以上であり、銅ワイヤは、銅純度が９９．９９９質量％以上、硫黄元素含有量が５質量ｐｐｍ以下且つ塩素元素含有量が０．１質量ｐｐｍ以下であり、封止材は、ガラス転移温度が１３５℃以上１９０℃以下且つガラス転移温度以下の温度領域における線膨張係数が５ｐｐｍ／℃以上９ｐｐｍ／℃以下である。
【選択図】図１

Description

本発明は、半導体装置に関し、より詳しくは、リードフレーム又は回路基板と、前記リードフレーム又は前記回路基板に搭載された半導体素子と、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドとを電気的に接続する銅ワイヤと、前記半導体素子と前記銅ワイヤとを封止する封止材とを備える半導体装置に関する。
従来からダイオード、トランジスタ、集積回路などの電子部品は、主にエポキシ樹脂組成物の硬化物により封止されている。特に集積回路では、エポキシ樹脂、フェノール樹脂系硬化剤、及び溶融シリカ、結晶シリカなどの無機充填材を配合した、耐熱性、耐湿性に優れたエポキシ樹脂組成物が用いられている。ところが近年、電子機器の小型化、軽量化、高性能化の市場動向において、半導体素子の高集積化が年々進み、また半導体装置の表面実装化が促進されるなかで、半導体素子の封止で用いられているエポキシ樹脂組成物への要求は益々厳しいものとなってきている。さらに、半導体装置に対するコストダウンの要求も厳しく従来の金線接続ではコストが高いため、アルミ、銅合金、銅などの金属による接合も一部採用されている。
例えば、ダイパッド部を有するリードフレーム又は回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された１個以上の半導体素子とを備える半導体装置において、前記リードフレームのワイヤボンド部又は前記回路基板の電極パッドなどの電気的接合部と前記半導体素子の電極パッドは、ボンディングワイヤにより電気的に接合されている。従来は、このボンディングワイヤとしては高価な金線が多く用いられていたが、近年、半導体装置に対するコストダウンが強く要求され、金線に代わる安価なボンディングワイヤとして、アルミニウムワイヤ、銅ワイヤ、銅合金ワイヤなどが提案されている（例えば、特開２００７−１２７７６号公報（特許文献１）、特開２００８−８５３１９号公報（特許文献２））。
しかしながら、このような非金のボンディングワイヤを用いた半導体装置においては、特に自動車用途において要求される１５０℃を超える高温環境下での高温保管性や高温動作特性、ならびに６０℃、６０％ＲＨを超える高温高湿環境下での耐湿信頼性といった電気的信頼性が未だ十分なものではなく、マイグレーション、腐食、電気抵抗値の増大といった問題があり、必ずしも満足できるものは得られていなかった。
特に、銅ワイヤを用いた半導体装置においては、耐湿信頼性試験において銅が腐食し易く、信頼性に欠けるといった問題から、ディスクリート用パワーデバイスといった線径の太い銅ワイヤでは使用実績があるものの、ワイヤ線径２５μｍ以下のＩＣ用途、特に回路基板起因の不純物の影響をも受ける片面封止パッケージへの適用は難しいのが現状である。
そこで、特公平０６−０１７５５４号公報（特許文献３）には、銅ワイヤ自身の加工性を改善して接合部の信頼性を向上させることが提案されており、また、上記特許文献１には、銅線に導電性金属を被覆して酸化を防止することにより接合信頼性を向上させることが提案されている。このように、銅ワイヤ単体での取り組みはあるものの、樹脂で封止されたパッケージすなわち半導体装置としての腐食、耐湿信頼性といった電気的信頼性については考慮されておらず、必ずしも満足できるものではなかった。
一方、電子機器の小型化、軽量化、高性能化に伴い、半導体素子の微細化や配線の狭ピッチ化が進んでいる。このような配線の狭ピッチ化は、配線間に大きな電気容量を形成させ、信号の伝播遅延を引き起こすという問題があった。そこで、配線間の電気容量を低減させるために層間絶縁膜として低誘電率絶縁膜を用いた半導体素子が提案されている。
ところが、この低誘電率絶縁膜は一般に機械的強度が低く、従来の半導体装置においては、ワイヤボンディングの際の衝撃により半導体素子に設けられた電極パッドの下層の低誘電率絶縁膜にクラックが発生し、耐久性、特に高温高湿下での耐久性が劣るという問題があった。そこで、このような問題を解決するために、様々な方法が検討されている。
例えば、特開２００５−７９４３２号公報（特許文献４）には、層間絶縁膜上に配置された電極と、この電極上に配置された外部端子とを備える電極パッドにおいて、前記電極に低誘電率膜層を埋設させることによって、前記電極パッドにワイヤボンディングを施してもこのときの衝撃が前記低誘電率膜層によって分散され、前記電極パッドの下層の層間絶縁膜中におけるクラックの発生が抑制されることが開示されている。また、特開２００５−１４２５５３号公報（特許文献５）には、電極パッドと、半導体基板と、これらの間に配置された、各配線層が低誘電率絶縁膜により絶縁された多層配線とを備える半導体装置において、前記電極パッドの周辺にダミー配線を形成することによって、ワイヤボンディング時における前記低誘電率絶縁膜中のクラックの発生を抑制することが可能となることが開示されている。
また、半導体素子に肉厚の電極パッドを設けることによってワイヤボンディング時の衝撃が低誘電率絶縁膜に伝搬することを抑制できることが知られている。しかしながら、銅ワイヤを用いた従来の半導体装置においては、半導体素子の電極パッドの厚さが厚くなると高温保管性や高温動作特性、耐湿信頼性が低下する傾向にあるため、通常、半導体素子には厚さが１．２μｍ未満の電極パッドが設けられていた。
特開２００７−１２７７６号公報 特開２００８−８５３１９号公報 特公平０６−０１７５５４号公報 特開２００５−７９４３２号公報 特開２００５−１４２５５３号公報
本発明は、上記従来技術の有する課題に鑑みてなされたものであり、リードフレーム又は回路基板、半導体素子及び封止材を備え、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドが銅ワイヤにより接続された、高温保管性、高温動作特性及び耐湿信頼性などに優れた半導体装置を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、ダイパッド部を有するリードフレーム又は回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された１個以上の半導体素子と、封止材とを備える半導体装置において、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドとを、線径が２５μｍ以下の銅ワイヤにより電気的に接続する場合に、前記銅ワイヤとして、その表面にパラジウムを含む金属材料で構成された被覆層を有するものを使用し、前記封止材として特定のエポキシ樹脂組成物の硬化物を使用することによって、銅ワイヤが腐食し難く、耐半田性、高温保管特性、高温動作特性、耐マイグレーション性、耐湿信頼性のバランスに優れた半導体装置が得られることを見出し、本発明を完成するに至った。
すなわち、本発明の第一の半導体装置は、ダイパッド部を有するリードフレーム又は回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された１個以上の半導体素子と、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドとを電気的に接続する銅ワイヤと、前記半導体素子と前記銅ワイヤとを封止する封止材とを備え、前記銅ワイヤの線径が２５μｍ以下であり、前記銅ワイヤがその表面にパラジウムを含む金属材料で構成された被覆層を有しており、前記封止材が（Ａ）エポキシ樹脂、（Ｂ）硬化剤、（Ｃ）充填材、（Ｄ）硫黄原子含有化合物を含むエポキシ樹脂組成物の硬化物で構成されている半導体装置である。
このような第一の半導体装置においては、前記エポキシ樹脂組成物の硬化物を１２５℃、相対湿度１００％ＲＨ、２０時間の条件で抽出した抽出水中の塩素イオン濃度が、１０ｐｐｍ以下であることが好ましい。また、前記銅ワイヤの芯線における銅純度としては９９．９９質量％以上が好ましい。さらに、前記被覆層の厚みとしては０．００１〜０．０２μｍが好ましい。
本発明の第一の半導体装置において、前記（Ｄ）硫黄原子含有化合物としては、メルカプト基及びスルフィド結合からなる群から選択される少なくとも１つの原子団を有する化合物が好ましく、また、アミノ基、水酸基、カルボキシル基、メルカプト基及び含窒素複素環からなる群から選択される、エポキシ樹脂マトリックスとの親和性に優れた少なくとも１つの原子団と、メルカプト基及びスルフィド結合からなる群から選択される、パラジウムを含む金属材料との親和性に優れた少なくとも１つの原子団とを有する化合物がより好ましく、トリアゾール系化合物、チアゾリン系化合物及びジチアン系化合物からなる群から選択される少なくとも１つの化合物がさらに好ましく、１，２，４−トリアゾール環を有する化合物が特に好ましい。
また、前記１，２，４−トリアゾール環を有する化合物としては、下記式（１）：
［式（１）中、Ｒ１は水素原子、又はメルカプト基、アミノ基、水酸基、もしくはそれらの官能基を有する炭化水素基を表す。］
で表される化合物が好ましく、前記ジチアン系化合物としては、下記式（２）：
［式（２）中、Ｒ２及びＲ３はそれぞれ独立に水素原子、又はメルカプト基、アミノ基、水酸基、もしくはそれらの官能基を有する炭化水素基を表す。］
で表される化合物が好ましい。
本発明の第一の半導体装置において、前記（Ａ）エポキシ樹脂としては、下記式（３）：
［式（３）中、複数存在するＲ１１はそれぞれ独立に水素原子又は炭素数１〜４の炭化水素基を表し、ｎ１の平均値は０又は５以下の正数である。］
で表されるエポキシ樹脂、
下記式（４）：
［式（４）中、複数存在するＲ１２及びＲ１３はそれぞれ独立に水素原子又は炭素数１〜４の炭化水素基を表し、ｎ２の平均値は０又は５以下の正数である。］
で表されるエポキシ樹脂、
下記式（５）：
［式（５）中、Ａｒ１はフェニレン基又はナフチレン基を表し、Ａｒ１がナフチレン基である場合、グリシジルエーテル基の結合位置はα位であってもβ位であってもよく、Ａｒ２はフェニレン基、ビフェニレン基又はナフチレン基を表し、Ｒ１４及びＲ１５はそれぞれ独立に炭素数１〜１０の炭化水素基を表し、ａは０〜５の整数であり、ｂは０〜８の整数であり、ｎ３の平均値は１以上３以下の正数である。）
で表されるエポキシ樹脂、及び
下記式（６）：
［式（６）中、Ｒ１６は水素原子又は炭素数１〜４の炭化水素基を表し、複数存在する場合には同じであっても異なっていてもよく、Ｒ１７はそれぞれ独立に水素原子又は炭素数１〜４の炭化水素基を表し、ｃ及びｄはそれぞれ独立に０又は１であり、ｅは０〜６の整数である。］
で表されるエポキシ樹脂
からなる群から選択される少なくとも１つのエポキシ樹脂を含有するものが好ましい。
また、本発明の第一の半導体装置において、前記（Ｂ）硬化剤としては、ノボラック型フェノール樹脂及び下記式（７）：
［式（７）中、Ａｒ３はフェニレン基又はナフチレン基を表し、Ａｒ３がナフチレン基である場合、水酸基の結合位置はα位であってもβ位であってもよく、Ａｒ４はフェニレン基、ビフェニレン基又はナフチレン基を表し、Ｒ１８及びＲ１９はそれぞれ独立に炭素数１〜１０の炭化水素基を表し、ｆは０〜５の整数であり、ｇは０〜８の整数であり、ｎ４の平均値は１以上３以下の正数である。）
で表されるフェノール樹脂
からなる群から選択される少なくとも１つの硬化剤を含有するものが好ましい。
本発明の第一の半導体装置において、前記（Ｃ）充填材としては、モード径が３０μｍ以上５０μｍ以下であり、且つ５５μｍ以上の粗大粒子の含有割合が０．２質量％以下である溶融球状シリカを含有するものが好ましい。
このような本発明の第一の半導体装置は、自動車のエンジンルーム内で用いられる電子部品、パソコン用電源ユニット周辺の電子部品、家電用電源ユニット周辺の電子部品、及びＬＡＮ装置内の電子部品など、温度６０℃以上、相対湿度６０％以上の高温高湿環境下での動作保証が要求される電子部品に使用することが可能である。
また、本発明者らは、ダイパッド部を有するリードフレーム又は回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された１個以上の半導体素子と、封止材とを備える半導体装置において、前記半導体素子の電極パッドとしてパラジウムからなるものを用い、この電極パッドと前記リードフレーム又は前記回路基板に設けられた電気的接合部とを高純度且つ低硫黄元素含有量の銅ワイヤにより接続することによって、前記半導体素子の電極パッドと前記銅ワイヤとの接合部における腐食の抑制が可能となり、高温保管性、高温動作特性及び耐湿信頼性に優れた半導体装置が得られることを見出し、本発明を完成するに至った。
すなわち、本発明の第二の半導体装置は、ダイパッド部を有するリードフレーム又は回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された１個以上の半導体素子と、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドとを電気的に接続する銅ワイヤと、前記半導体素子と前記銅ワイヤとを封止する封止材とを備え、前記半導体素子に設けられた電極パッドがパラジウムからなるものであり、前記銅ワイヤの銅純度が９９．９９質量％以上であり且つ前記銅ワイヤの硫黄元素含有量が５質量ｐｐｍ以下の半導体装置である。
このような第二の半導体装置において、前記封止材としてはエポキシ樹脂組成物の硬化物が好ましい。また、このようなエポキシ樹脂組成物としては、カルシウム元素を含む化合物及びマグネシウム元素を含む化合物からなる群から選択される少なくとも１種の腐食防止剤を０．０１質量％以上２質量％以下の割合で含有するものが好ましく、炭酸カルシウムを０．０５質量％以上２質量％以下の割合で含有するもの、あるいはハイドロタルサイトを０．０５質量％以上２質量％以下の割合で含有するものがより好ましい。
本発明の第二の半導体装置において、前記炭酸カルシウムとしては炭酸ガス反応法により合成された沈降性炭酸カルシウムが好ましく、また、前記ハイドロタルサイトとしては、下記式（８）：
ＭαＡｌβ（ＯＨ）２α＋３β−２γ（ＣＯ３）γ・δＨ２Ｏ （８）
［式（８）中、Ｍは少なくともＭｇを含む金属元素を表し、α、β、γは、それぞれ２≦α≦８、１≦β≦３、０．５≦γ≦２を満たす数であり、δは０以上の整数である。］
で表される化合物が好ましい。また、本発明の第二の半導体装置においては、前記ハイドロタルサイトの熱重量分析による２５０℃での質量減少率Ａ（質量％）と２００℃での質量減少率Ｂ（質量％）が、下記式（Ｉ）：
Ａ−Ｂ≦５質量％ （Ｉ）
で表される条件を満たすことが好ましい。
本発明の第二の半導体装置において、前記エポキシ樹脂組成物としては、下記式（６）：
［式（６）中、Ｒ１６は水素原子又は炭素数１〜４の炭化水素基を表し、複数存在する場合には同じであっても異なっていてもよく、Ｒ１７はそれぞれ独立に水素原子又は炭素数１〜４の炭化水素基を表し、ｃ及びｄはそれぞれ独立に０又は１であり、ｅは０〜６の整数である。］
で表されるエポキシ樹脂、
下記式（９）：
［式（９）中、Ｒ２１〜Ｒ３０はそれぞれ独立に水素原子又は炭素数１〜６のアルキル基を表し、ｎ５は０〜５の整数である。］
で表されるエポキシ樹脂、
下記式（１０）：
［式（１０）中、ｎ６の平均値は０〜４の正数である。］
で表されるエポキシ樹脂、及び
下記式（５）：
［式（５）中、Ａｒ１はフェニレン基又はナフチレン基を表し、Ａｒ１がナフチレン基である場合、グリシジルエーテル基の結合位置はα位であってもβ位であってもよく、Ａｒ２はフェニレン基、ビフェニレン基又はナフチレン基を表し、Ｒ１４及びＲ１５はそれぞれ独立に炭素数１〜１０の炭化水素基を表し、ａは０〜５の整数であり、ｂは０〜８の整数であり、ｎ３の平均値は１以上３以下の正数である。］
で表されるエポキシ樹脂
からなる群から選択される少なくとも１種のエポキシ樹脂を含有するものが好ましい。
また、本発明の第二の半導体装置において、前記エポキシ樹脂組成物としては、下記式（７）：
［式（７）中、Ａｒ３はフェニレン基又はナフチレン基を表し、Ａｒ３がナフチレン基である場合、水酸基の結合位置はα位であってもβ位であってもよく、Ａｒ４はフェニレン基、ビフェニレン基又はナフチレン基を表し、Ｒ１８及びＲ１９はそれぞれ独立に炭素数１〜１０の炭化水素基を表し、ｆは０〜５の整数であり、ｇは０〜８の整数であり、ｎ４の平均値は１以上３以下の正数である。］
で表されるフェノール樹脂からなる群から選択される少なくとも１種の硬化剤を含有するものが好ましい。
本発明の第二の半導体装置において、前記エポキシ樹脂組成物の硬化物のガラス転移温度としては１３５℃以上１７５℃以下が好ましく、また、前記エポキシ樹脂組成物の硬化物のガラス転移温度以下の温度領域における線膨張係数が７ｐｐｍ／℃以上１１ｐｐｍ／℃以下が好ましい。
さらに、本発明者らは、ダイパッド部を有するリードフレーム又は回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された１個以上の半導体素子と、封止材とを備える半導体装置において、半導体素子上に設けられた電極パッドを肉厚にした場合に耐湿信頼性などが低下する原因が、銅ワイヤの銅純度と銅ワイヤに含まれる硫黄元素及び塩素元素とにあることを見出し、さらに、前記リードフレームのダイパッド部又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドとを高純度及び低硫黄元素含有量且つ低塩素元素含有量の銅ワイヤで接続した場合に、所定のガラス転移温度及び線膨張係数α１を有する封止材で半導体素子などを封止することによって、前記半導体素子に設けられた電極パッドの厚さが１．２μｍ以上であっても温度サイクル性や高温保管性、高温動作特性、耐湿信頼性に優れた半導体装置が得られることを見出し、本発明を完成するに至った。
すなわち、本発明の第三の半導体装置は、ダイパッド部を有するリードフレーム又は回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された１個以上の半導体素子と、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドとを電気的に接続する銅ワイヤと、前記半導体素子と前記銅ワイヤとを封止する封止材とを備え、前記半導体素子に設けられた電極パッドの厚さが１．２μｍ以上であり、前記銅ワイヤの銅純度が９９．９９９質量％以上であり、前記銅ワイヤの硫黄元素含有量が５質量ｐｐｍ以下且つ前記銅ワイヤの塩素元素含有量が０．１質量ｐｐｍ以下であり、前記封止材のガラス転移温度が１３５℃以上１９０℃以下であり、前記封止材のガラス転移温度以下の温度領域における線膨張係数が５ｐｐｍ／℃以上９ｐｐｍ／℃以下の半導体装置である。
本発明の第三の半導体装置において、前記封止材としてはエポキシ樹脂組成物の硬化物が好ましく、また、前記エポキシ樹脂組成物としては球状シリカを８８．５質量％以上含有するものが好ましい。
このような本発明の第三の半導体装置は、半導体素子に低誘電率絶縁膜を備える半導体装置に対して有用である。
本発明によれば、リードフレーム又は回路基板に設けられた電気的接合部と半導体素子に設けられた電極パッドとを電気的に接続する銅ワイヤが腐食を起こし難く、耐半田性、高温保管特性、高温動作特性、耐マイグレーション性、耐湿信頼性のバランスに優れた第一の半導体装置を得ることが可能となる。
また、リードフレーム又は回路基板、半導体素子及び封止材を備え、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドが銅ワイヤにより接続された、高温保管性、高温動作特性及び耐湿信頼性に優れた第二の半導体装置を得ることが可能となる。
さらに、半導体素子に厚さ１．２μｍ以上の電極パッドを設けた場合であっても優れた温度サイクル性や高温保管性、高温動作特性、耐湿信頼性を得ることができる第三の半導体装置を得ることが可能となる。
本発明の半導体装置の一例を示す断面図である。 本発明の半導体装置の他の一例を示す断面図である。 本発明の半導体装置の他の一例を示す断面図である。
以下、本発明をその好適な実施形態に即して詳細に説明する。
＜第一の半導体装置＞
先ず、本発明の第一の半導体装置について説明する。本発明の第一の半導体装置は、ダイパッド部を有するリードフレーム又は回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された１個以上の半導体素子と、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドとを電気的に接続する銅ワイヤと、前記半導体素子と前記銅ワイヤとを封止する封止材とを備え、前記銅ワイヤの線径が２５μｍ以下であり、前記銅ワイヤがその表面にパラジウムを含む金属材料で構成された被覆層を有しており、前記封止材が（Ａ）エポキシ樹脂、（Ｂ）硬化剤、（Ｃ）充填材、（Ｄ）硫黄原子含有化合物を含むエポキシ樹脂組成物の硬化物で構成されている半導体装置である。
これらにより、リードフレーム又は回路基板に設けられた電気的接合部と半導体素子の各電極パッドとを電気的に接続する銅ワイヤが腐食を起こし難く、高温保管特性、高温動作特性、耐湿信頼性のバランスに優れた半導体装置を得ることができる。以下、各構成について詳細に説明する。
本発明の第一の半導体装置に用いられるリードフレーム又は回路基板としては特に制限はなく、デュアル・インライン・パッケージ（ＤＩＰ）、プラスチック・リード付きチップ・キャリア（ＰＬＣＣ）、クワッド・フラット・パッケージ（ＱＦＰ）、ロー・プロファイル・クワッド・フラット・パッケージ（ＬＱＦＰ）、スモール・アウトライン・Ｊリード・パッケージ（ＳＯＪ）、薄型スモール・アウトライン・パッケージ（ＴＳＯＰ）、薄型クワッド・フラット・パッケージ（ＴＱＦＰ）、テープ・キャリア・パッケージ（ＴＣＰ）、ボール・グリッド・アレイ（ＢＧＡ）、チップ・サイズ・パッケージ（ＣＳＰ）、クワッド・フラット・ノンリーデッド・パッケージ（ＱＦＮ）、スモールアウトライン・ノンリーデッド・パッケージ（ＳＯＮ）、リードフレーム・ＢＧＡ（ＬＦ−ＢＧＡ）、モールド・アレイ・パッケージタイプのＢＧＡ（ＭＡＰ−ＢＧＡ）などの従来公知の半導体装置に用いられるリードフレーム又は回路基板が挙げられる。前記電気的接合部とは、リードフレームにおけるワイヤボンド部、及び回路基板における電極パッドなど、前記リードフレーム又は前記回路基板においてワイヤを接合する端子を意味する。
本発明の第一の半導体装置に用いられる半導体素子としては特に制限はなく、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード、固体撮像素子などが挙げられる。前記半導体素子の電極パッドの材質としては、アルミニウム、パラジウム、銅、金などが挙げられる。
次に、本発明の第一の半導体装置に用いられる銅ワイヤについて説明する。リードフレーム又は回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された１個以上の半導体素子と、前記リードフレーム又は前記回路基板に設けられた電気的接合部と半導体素子に設けられた電極パッドとを電気的に接続するワイヤと、前記半導体素子とワイヤを封止する封止材とを備え、半導体素子が搭載された片面側のみが封止材により封止された半導体装置（以下、「片面封止型半導体装置」ともいう。）においては、集積度の向上のために狭パッドピッチ、小ワイヤ径が要求されている。本発明の第一の半導体装置においては、ワイヤ径が２５μｍ以下の銅ワイヤを使用し、２３μｍ以下の銅ワイヤを使用することが好ましい。なお、ワイヤとして銅ワイヤを用いる場合に、銅ワイヤ自身の加工性に起因する接続信頼性を向上させるため、ワイヤ径を太くすることによって接合面積を増大させ、接合不足に起因する耐湿信頼性の低下を改善するという方法も考えられるが、このようにワイヤ径を太くすることによる改善手法では集積度の向上を図ることはできず、満足な片面封止型半導体装置を得ることができない。
また、本発明の第一の半導体装置に用いられる銅ワイヤは、その表面にパラジウムを含む金属材料で構成された被覆層を有している。これにより、銅ワイヤ先端のボール形状が安定し、接合部分の接続信頼性を向上させることができる。また、芯線である銅の酸化劣化を防止する効果も得られ、接合部分の高温保管特性を向上させることができる。このような被覆層の厚みとしては０．００１〜０．０２μｍが好ましく、０．００５〜０．０１５μｍであることがより好ましい。被覆層の厚みが前記下限未満になると芯線の銅の酸化劣化を十分に防止できず、同様に接合部分の耐湿性、高温保管特性が低下する恐れがある。他方、前記上限を超えるとワイヤーボンド時に芯線である銅と被覆材のパラジウムを含む金属材料とが十分に溶けず、ボール形状が不安定になり、接合部分の耐湿性、高温保管特性が低下する恐れがある。
本発明の第一の半導体装置に用いられる銅ワイヤの芯線における銅純度としては９９．９９質量％以上が好ましく、９９．９９９質量％以上がより好ましい。一般に、銅に対して各種元素（ドーパント）を添加することにより接合時における銅ワイヤ先端のボール側形状の安定化を図ることができるが、０．０１質量％より多い大量のドーパントを添加すると、銅ワイヤが硬くなることにより接合時に半導体素子の電極パッド側にダメージを与え、接合不足に起因する耐湿信頼性の低下、高温保管特性の低下、電気抵抗値の増大といった不具合を生じる傾向にある。これに対し、銅純度９９．９９質量％以上の銅ワイヤであれば、銅ワイヤは充分な柔軟性を有しているため、接合時にパッド側にダメージを与える恐れがない。なお、本発明の第一の半導体装置に用いられる銅ワイヤにおいては、芯線である銅にＢａ、Ｃａ、Ｓｒ、Ｂｅ、Ａｌまたは希土類金属を０．００１〜０．００３質量％ドープすることにより、さらにボール形状と接合強度が改善される。
本発明の第一の半導体装置に用いられる銅ワイヤの芯線は、銅合金を溶解炉で鋳造し、その鋳塊をロール圧延し、さらに、所定のワイヤ径となるように、ダイスを用いて伸線加工を行い、連続的にワイヤを掃引しながら加熱する後熱処理を施すことにより得ることができる。このようにして得られた所定のワイヤ径の銅ワイヤの芯線を、パラジウムを含む電解溶液又は無電解溶液に浸漬し、連続的に掃引してメッキすることにより、表面にパラジウムを含む金属材料で構成された被覆層を有する銅ワイヤを得ることができる。この場合、被覆の厚さは掃引速度で調整することができる。また、所定のワイヤ径よりも太い銅ワイヤの芯線を、パラジウムを含む電解溶液又は無電解溶液に浸漬し、連続的に掃引してパラジウムを含む金属材料で構成された被覆層を形成した後、所定のワイヤ径となるように伸線して目的とする銅ワイヤを得ることもできる。
本発明の第一の半導体装置においては、前記半導体素子と前記銅ワイヤとを封止材によって封止する。このとき用いられる封止材は、（Ａ）エポキシ樹脂、（Ｂ）硬化剤、（Ｃ）充填材、（Ｄ）硫黄原子含有化合物を含むエポキシ樹脂組成物の硬化物で構成されている。
本発明の第一の半導体装置に用いられる（Ａ）エポキシ樹脂としては、１分子内にエポキシ基を２個以上有するモノマー、オリゴマー、ポリマーが挙げられ、その分子量、分子構造は特に限定されないが、例えば、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂；ビフェニル型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、ジヒドロアントラセンジオール型エポキシ樹脂などの結晶性エポキシ樹脂；トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂などの多官能エポキシ樹脂；フェニレン骨格を有するフェノールアラルキル型エポキシ樹脂、ビフェニレン骨格を有するフェノールアラルキル型エポキシ樹脂、フェニレン骨格を有するナフトールアラルキル型エポキシ樹脂、ビフェニレン骨格を有するナフトールアラルキル型エポキシ樹脂などのアラルキル型エポキシ樹脂；ジヒドロキシナフタレン型エポキシ樹脂、ジヒドロキシナフタレンの２量体をグリシジルエーテル化して得られるエポキシ樹脂などのナフトール型エポキシ樹脂；トリグリシジルイソシアヌレート、モノアリルジグリシジルイソシアヌレートなどのトリアジン核含有エポキシ樹脂；ジシクロペンタジエン変性フェノール型エポキシ樹脂などの有橋環状炭化水素化合物変性フェノール型エポキシ樹脂が挙げられる。これらは１種を単独で用いても２種以上を併用してもよい。
このような（Ａ）エポキシ樹脂のうち、封止材の耐湿信頼性を考慮すると、イオン性不純物であるＣｌ−（塩素イオン）が極力少ないものが好ましく、より具体的には、（Ａ）エポキシ樹脂全体に対するＣｌ−（塩素イオン）などのイオン性不純物の含有割合が１０ｐｐｍ以下であるものが好ましく、５ｐｐｍ以下であるものがより好ましい。なお、エポキシ樹脂全体に対するＣｌ−（塩素イオン）の含有割合は、以下のようにして測定することができる。すなわち、先ず、エポキシ樹脂などの試料５ｇと蒸留水５０ｇとをテフロン（登録商標）製耐圧容器に入れて密閉し、温度１２５℃、相対湿度１００％ＲＨ、２０時間の処理（プレッシャークッカー処理）を行う。次に、室温まで冷却した後、抽出水を遠心分離し、２０μｍフィルターにてろ過し、キャピラリー電気泳動装置（例えば、大塚電子（株）製「ＣＡＰＩ―３３００」）を用いて塩素イオン濃度を測定する。ここで得られる塩素イオン濃度（単位：ｐｐｍ）は試料５ｇ中から抽出された塩素イオンを１０倍に希釈した数値であるため、下記式：
試料単位質量あたりの塩素イオン濃度（単位：ｐｐｍ）
＝（キャピラリー電気泳動装置で求めた塩素イオン濃度）×５０÷５
により樹脂単位質量あたりの塩素イオン量に換算する。
また、この測定方法は、硬化剤中に含有される塩素イオン濃度の測定にも適用することができる。
本発明の第一の半導体装置において、エポキシ樹脂組成物の硬化性を考慮すると、（Ａ）エポキシ樹脂のエポキシ当量としては１００ｇ／ｅｑ以上５００ｇ／ｅｑ以下が好ましい。
これらのエポキシ樹脂の中でも、（Ａ）エポキシ樹脂としては、後述する式（３）で表されるエポキシ樹脂、式（４）で表されるエポキシ樹脂、式（５）で表されるエポキシ樹脂及び式（６）で表されるエポキシ樹脂から選ばれた少なくとも１つのエポキシ樹脂を含むものが特に好ましい。
以下、式（３）〜（６）で表されるエポキシ樹脂について説明する。下記式（３）：
［式（３）中、複数存在するＲ１１はそれぞれ独立に水素原子又は炭素数１〜４の炭化水素基を表し、ｎ１は重合度を表し、その平均値は０又は５以下の正数である。］
で表されるエポキシ樹脂、及び下記式（４）：
［式（４）中、複数存在するＲ１２及びＲ１３はそれぞれ独立に水素原子又は炭素数１〜４の炭化水素基を表し、ｎ２は重合度を表し、その平均値は０又は５以下の正数である。］
で表されるエポキシ樹脂は、いずれも結晶性エポキシ樹脂であり、常温時には固体で取り扱い性に優れ、且つ成形時の溶融粘度が非常に低いという特長を有するものである。これらのエポキシ樹脂の溶融粘度が低いことにより、エポキシ樹脂組成物の高流動化を得ることができ、無機質充填材を高充填化することができる。これにより、半導体装置の耐半田性、耐湿信頼性を向上させることができる。
前記式（３）で表されるエポキシ樹脂及び前記式（４）で表されるエポキシ樹脂の含有率としては、（Ａ）エポキシ樹脂全体に対して、１５質量％以上が好ましく、３０質量％以上がより好ましく、５０質量％以上が特に好ましい。前記含有率が前記範囲内であるとエポキシ樹脂組成物の流動性を向上させることができる。
また、下記式（５）：
［式（５）中、Ａｒ１はフェニレン基又はナフチレン基を表し、Ａｒ１がナフチレン基である場合、グリシジルエーテル基の結合位置はα位であってもβ位であってもよく、Ａｒ２はフェニレン基、ビフェニレン基又はナフチレン基を表し、Ｒ１４及びＲ１５はそれぞれＡｒ１及びＡｒ２に導入される基であり、それぞれ独立に炭素数１〜１０の炭化水素基を表し、ａは０〜５の整数であり、ｂは０〜８の整数であり、ｎ３は重合度を表し、その平均値は１以上３以下の正数である。］
で表されるエポキシ樹脂は、グリシジルエーテル基が結合したフェニレン基又はナフチレン基（−Ａｒ１−）の間に疎水性のフェニレン骨格、ビフェニレン骨格又はナフチレン骨格を含むアラルキル基（−ＣＨ２−Ａｒ２−ＣＨ２−）を有することから、フェノールノボラック型エポキシ樹脂やクレゾールノボラック型エポキシ樹脂などと比べて、架橋点間距離が長くなる。そのため、これらを用いたエポキシ樹脂組成物の硬化物は吸湿率が低く、且つ高温下において低弾性率化し、半導体装置の耐半田性向上に寄与することができる。また、これらを用いたエポキシ樹脂組成物の硬化物は、耐燃性に優れ、架橋密度が低い割には耐熱性が高いという特長も有する。さらに、ナフチレン骨格を含むアラルキル基を含有するエポキシ樹脂においては、ナフタレン環に起因する剛直性によるＴｇの上昇やその平面構造に起因する分子間相互作用による線膨張係数の低下により、エリア表面実装型といった片面封止型半導体装置における低反り性を向上させることができる。
また、前記式（５）中のＡｒ１がナフチレン基である場合、グリシジルエーテル基の結合位置はα位であってもβ位であってもよい。さらに、Ａｒ１がナフチレン基である場合、前述のナフチレン骨格を含むアラルキル基を含有するエポキシ樹脂と同様に、Ｔｇの上昇や線膨張係数の低下により、エリア表面実装型の半導体装置における低反り性を向上させることができ、さらに芳香族を構成する炭素を多く含有することから耐熱性の向上も実現することができる。
前記式（５）で表されるエポキシ樹脂としては、例えば、フェニレン骨格を含有するフェノールアラルキル型エポキシ樹脂、ビフェニレン骨格を含有するフェノールアラルキル型エポキシ樹脂、フェニレン骨格を含有するナフトールアラルキル型エポキシ樹脂が挙げられるが、これらに限定されるものではない。
このような前記式（５）で表されるエポキシ樹脂の軟化点としては、４０℃以上１１０℃以下が好ましく、５０℃以上９０℃以下がより好ましい。また、エポキシ当量としては２００以上３００以下が好ましい。
前記式（５）で表されるエポキシ樹脂の含有率としては、（Ａ）エポキシ樹脂全体に対して、３０質量％以上が好ましく、５０質量％以上がより好ましく、７０質量％以上が特に好ましい。前記含有率が前記範囲内であると半導体装置の耐半田性、耐燃性などを向上させることができる。
また、下記式（６）：
［式（６）中、Ｒ１６は水素原子又は炭素数１〜４の炭化水素基を表し、複数存在する場合には同じであっても異なっていてもよく、Ｒ１７はそれぞれ独立に水素原子又は炭素数１〜４の炭化水素基を表し、ｃ及びｄはそれぞれ独立に０又は１であり、ｅは０〜６の整数である。］
で表されるエポキシ樹脂は、分子内にナフタレン骨格を有するため、嵩高く、剛直性が高いことから、これを用いたエポキシ樹脂組成物の硬化物の硬化収縮率が小さくなり、低反り性に優れたエリア表面実装型の半導体装置を得ることが可能となる。
前記式（６）で表されるエポキシ樹脂の含有率としては、（Ａ）エポキシ樹脂全体に対して、２０質量％以上が好ましく、３０質量％以上がより好ましく、５０質量％以上が特に好ましい。前記含有率が前記範囲内であると半導体装置の低反り性を向上させることができる。
本発明の第一の半導体装置に用いられるエポキシ樹脂組成物において、（Ａ）エポキシ樹脂全体の含有率の下限値としては特に制限はないが、エポキシ樹脂組成物全体に対して、３質量％以上が好ましく、５質量％以上がより好ましい。（Ａ）エポキシ樹脂全体の含有率が前記下限以上であると耐半田性の低下などを引き起こす恐れが少なくなる。また、エポキシ樹脂全体の含有率の上限値としては特に制限はないが、エポキシ樹脂組成物全体に対して、１５質量％以下が好ましく、１３質量％以下がより好ましい。（Ａ）エポキシ樹脂全体の含有率が前記上限以下であると、耐半田性の低下、流動性の低下などを引き起こす恐れが少なくなる。
本発明の第一の半導体装置に用いられるエポキシ樹脂組成物は、（Ｂ）硬化剤を含有するものである。このような（Ｂ）硬化剤としては、エポキシ樹脂と反応して硬化物を形成するものであれば特に制限はなく、例えば、重付加型、触媒型、縮合型のいずれのタイプの硬化剤も使用することができる。
重付加型の硬化剤としては、例えば、ジエチレントリアミン（ＤＥＴＡ）、トリエチレンテトラミン（ＴＥＴＡ）、メタキシレリレンジアミン（ＭＸＤＡ）などの脂肪族ポリアミン、ジアミノジフェニルメタン（ＤＤＭ）、ｍ−フェニレンジアミン（ＭＰＤＡ）、ジアミノジフェニルスルホン（ＤＤＳ）などの芳香族ポリアミンのほか、ジシアンジアミド（ＤＩＣＹ）、有機酸ジヒドララジドなどのポリアミン化合物；ヘキサヒドロ無水フタル酸（ＨＨＰＡ）、メチルテトラヒドロ無水フタル酸（ＭＴＨＰＡ）などの脂環族酸無水物、無水トリメリット酸（ＴＭＡ）、無水ピロメリット酸（ＰＭＤＡ）、ベンゾフェノンテトラカルボン酸（ＢＴＤＡ）といった芳香族酸無水物などの酸無水物；ノボラック型フェノール樹脂、フェノールポリマーなどのポリフェノール化合物；ポリサルファイド、チオエステル、チオエーテルなどのポリメルカプタン化合物；イソシアネートプレポリマー、ブロック化イソシアネートなどのイソシアネート化合物；カルボン酸含有ポリエステル樹脂などの有機酸類が挙げられる。
触媒型の硬化剤としては、例えば、ベンジルジメチルアミン（ＢＤＭＡ）、２，４，６−トリスジメチルアミノメチルフェノール（ＤＭＰ−３０）などの３級アミン化合物；２−メチルイミダゾール、２−エチル−４−メチルイミダゾール（ＥＭＩ２４）などのイミダゾール化合物；ＢＦ３錯体などのルイス酸が挙げられる。
縮合型の硬化剤としては、例えば、ノボラック型フェノール樹脂、レゾール型フェノール樹脂などのフェノール樹脂系硬化剤；メチロール基含有尿素樹脂などの尿素樹脂；メチロール基含有メラミン樹脂などのメラミン樹脂が挙げられる。
これらの中でも、耐燃性、耐湿性、電気特性、硬化性、保存安定性などのバランスの観点からフェノール樹脂系硬化剤が好ましい。フェノール樹脂系硬化剤としては、１分子内にフェノール性水酸基を２個以上有するモノマー、オリゴマー、ポリマーが挙げられ、その分子量、分子構造は特に限定されないが、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂などのノボラック型樹脂；トリフェノールメタン型フェノール樹脂などの多官能型フェノール樹脂；テルペン変性フェノール樹脂、ジシクロペンタジエン変性フェノール樹脂などの変性フェノール樹脂；フェニレン骨格及びビフェニレン骨格のうちの少なくとも１種の骨格を有するフェノールアラルキル樹脂、フェニレン骨格及びビフェニレン骨格のうちの少なくとも１種の骨格を有するナフトールアラルキル樹脂などのアラルキル型樹脂；ビスフェノールＡ、ビスフェノールＦなどのビスフェノール化合物が挙げられる。これらは１種を単独で用いても２種以上を併用してもよい。
このような（Ｂ）硬化剤のうち、封止材の耐湿信頼性を考慮すると、イオン性不純物であるＣｌ−イオンが極力少ないものが好ましく、より具体的には、（Ｂ）硬化剤全体に対するＣｌ−（塩素イオン）などのイオン性不純物の含有割合が１０ｐｐｍ以下であるものが好ましく、５ｐｐｍ以下であるものがより好ましい。なお、硬化剤全体に対するＣｌ−（塩素イオン）の含有割合の測定は、前述のエポキシ樹脂の場合と同様にして測定することができる。
本発明の第一の半導体装置において、エポキシ樹脂組成物の硬化性を考慮すると、（Ｂ）硬化剤の水酸基当量としては９０ｇ／ｅｑ以上２５０ｇ／ｅｑ以下が好ましい。
これらの硬化剤の中でも、後述するノボラック型フェノール樹脂及び式（７）で表されるフェノール樹脂から選ばれた少なくとも１つの硬化剤を含むものが特に好ましい。
以下、ノボラック型フェノール樹脂及び式（７）で表されるフェノール樹脂について説明する。本発明の第一の半導体装置に用いられるノボラック型フェノール樹脂としては、フェノール類とホルマリンを酸性触媒下で重合させたものであれば特に制限はないが、より低粘度のものが好ましく、具体的には、軟化点が９０℃以下のものが好ましく、５５℃以下のものがより好ましい。このようなノボラック型フェノール樹脂は、低粘度であることによってエポキシ樹脂組成物の流動性を損なうことがなく、且つ硬化性にも優れるという特長があり、得られる半導体装置の高温保管特性を向上させることができるという利点がある。これらは１種を単独で用いても２種以上を併用してもよい。
ノボラック型フェノール樹脂の含有率としては、（Ｂ）硬化剤全体に対して、２０質量％以上が好ましく、３０質量％以上がより好ましく、５０質量％以上が特に好ましい。前記含有率が前記範囲内であると高温保管特性を向上させることができる。
また、下記式（７）：
［式（７）中、Ａｒ３はフェニレン基又はナフチレン基を表し、Ａｒ３がナフチレン基である場合、水酸基の結合位置はα位であってもβ位であってもよく、Ａｒ４はフェニレン基、ビフェニレン基又はナフチレン基を表し、Ｒ１８及びＲ１９はそれぞれ独立に炭素数１〜１０の炭化水素基を表し、ｆは０〜５の整数であり、ｇは０〜８の整数であり、ｎ４は重合度を表し、その平均値は１以上３以下の正数である。）
で表されるフェノール樹脂は、フェノール性水酸基間に疎水性のフェニレン骨格、ビフェニレン骨格又はナフチレン骨格を含むアラルキル基（−ＣＨ２−Ａｒ４−ＣＨ２−）を有することから、フェノールノボラック樹脂、クレゾールノボラック樹脂などと比べて、架橋点間距離が長くなる。そのため、これらを用いたエポキシ樹脂組成物の硬化物は吸湿率が低く、且つ高温下において低弾性率化し、半導体装置の耐半田性向上に寄与することができる。また、これらを用いたエポキシ樹脂組成物の硬化物は、耐燃性に優れ、架橋密度が低い割には耐熱性が高いという特長も有する。さらに、ナフチレン骨格を含むアラルキル基を含有するフェノール樹脂においては、ナフタレン環に起因する剛直性によるＴｇの上昇やその平面構造に起因する分子間相互作用による線膨張係数の低下により、エリア表面実装型といった片面封止の半導体装置における低反り性を向上させることができる。
また、前記式（７）中のＡｒ３がナフチレン基である場合、フェノール性水酸基の結合位置はα位であってもβ位であってもよい。さらに、Ａｒ３がナフチレン基である場合、前述のナフチレン骨格を含むアラルキル基を含有するフェノール樹脂と同様に、Ｔｇの上昇や線膨張係数の低下により、成形収縮率を小さくすることができ、エリア表面実装型の半導体装置における低反り性を向上させることができ、さらに芳香族を構成する炭素を多く有することから耐熱性の向上も実現することができる。
前記式（７）で表わされるフェノール樹脂としては、例えば、フェニレン骨格を含有するフェノールアラルキル樹脂、ビフェニレン骨格を含有するフェノールアラルキル樹脂、フェニレン骨格を含有するナフトールアラルキル樹脂が挙げられるが、これらに限定されるものではない。
このような前記式（７）で表されるフェノール樹脂の含有率としては、（Ｂ）硬化剤全体に対して、２０質量％以上が好ましく、３０質量％以上がより好ましく、５０質量％以上が特に好ましい。前記含有率が前記範囲内であると半導体装置の耐半田性、耐燃性などを向上させることができる。
本発明の第一の半導体装置に用いられるエポキシ樹脂組成物において、（Ｂ）硬化剤全体の含有率の下限値としては特に制限はないが、エポキシ樹脂組成物全体に対して、０．８質量％以上が好ましく、１．５質量％以上がより好ましい。（Ｂ）硬化剤全体の含有率が前記下限以上であると充分な流動性を得ることができる。また、（Ｂ）硬化剤全体の含有率の上限値としては特に制限はないが、エポキシ樹脂組成物全体に対して、１０質量％以下が好ましく、８質量％以下がより好ましい。（Ｂ）硬化剤全体の含有率が前記上限以下であると良好な耐半田性を得ることができる。
また、本発明の第一の半導体装置において、硬化剤（Ｂ）としてフェノール樹脂系硬化剤を用いる場合、エポキシ樹脂とフェノール樹脂系硬化剤との配合比率としては、全エポキシ樹脂のエポキシ基数（ＥＰ）と全フェノール樹脂系硬化剤のフェノール性水酸基数（ＯＨ）との当量比（ＥＰ）／（ＯＨ）が０．８以上１．３以下であることがより好ましい。前記当量比が前記範囲内であると、エポキシ樹脂組成物の硬化性の低下、又はエポキシ樹脂組成物の硬化物の物性の低下などを引き起こす恐れが少なくなる。
本発明の第一の半導体装置に用いられるエポキシ樹脂組成物は、（Ｃ）充填材を含有するものである。このような（Ｃ）充填材としては、一般に封止材用のエポキシ樹脂組成物に使用されているものを用いることができ、例えば、溶融シリカ、結晶シリカ、２次凝集シリカ、タルク、アルミナ、チタンホワイト、窒化珪素、水酸化アルミニウム、ガラス繊維などが挙げられる。これらの充填材は１種を単独で用いても２種以上を併用してもよい。これらのうち、耐湿性に優れ、更に線膨張係数を抑えられる観点から溶融シリカが特に好ましい。また、（Ｃ）充填材の形状としては特に制限はなく、例えば、破砕状、球状のいずれのものも使用できるが、流動性改善の観点から、できるだけ真球状であり且つ粒度分布がブロードであることが好ましく、溶融球状シリカが特に好ましい。さらに、（Ｃ）充填材はカップリング剤により表面処理されていてもよいし、エポキシ樹脂又はフェノール樹脂で予め処理されていてもよい。このような処理の方法としては、溶媒を用いて混合した後に溶媒を除去する方法や、直接、（Ｃ）充填材に添加し、混合機を用いて混合処理する方法などが挙げられる。
本発明の第一の半導体装置に用いられる（Ｃ）充填材の粒子径としては、モード径が３０μｍ以上５０μｍ以下であることが好ましく、３５μｍ以上４５μｍ以下であることがより好ましい。モード径が前記範囲の充填材を用いるとワイヤ−ピッチの狭い片面封止型の半導体装置にも適用することが可能となる。また、５５μｍ以上の粗大粒子の含有量が０．２質量％以下であることが好ましく、０．１質量％以下であることがより好ましい。粗大粒子の含有量が前記範囲にあると粗大粒子がワイヤ間に挟まり押し倒す不具合、すなわちワイヤ流れを抑制することができる。このような特定の粒度分布を有する充填材は、市販されている充填材をそのまま、或いは、それらの複数を混合したり、篩分したりすることにより得ることができる。なお、本発明で用いる充填材のモード径は、市販のレーザー式粒度分布計（例えば、（株）島津製作所製、ＳＡＬＤ−７０００等）など用いて測定することができる。
本発明の第一の半導体装置に用いられるエポキシ樹脂組成物において、（Ｃ）充填材の含有率の下限値としては、信頼性の観点から、エポキシ樹脂組成物全体に対して、８４質量％以上が好ましく、８７質量％以上がよりに好ましい。（Ｃ）充填材の含有率が前記下限以上であると低吸湿性、低熱膨張性が得られるため、耐半田性が不十分となる恐れが少なくなる。また、（Ｃ）充填材の含有率の上限値としては、成形性の観点から、エポキシ樹脂組成物全体に対して、９２質量％以下が好ましく、８９質量％以下がより好ましい。（Ｃ）充填材の含有率が前記上限以下であると、流動性が低下して成形時に充填不良などが発生したり、高粘度化による半導体装置内のワイヤ流れなどの不都合が生じたりする恐れが少なくなる。
本発明の第一の半導体装置に用いられるエポキシ樹脂組成物は、（Ｄ）硫黄原子含有化合物を含有するものである。これにより、金属との親和性が向上するこのような（Ｄ）硫黄原子含有化合物としては特に制限はないが、メルカプト基及びスルフィド結合からなる群から選択される、パラジウムを含む金属材料との親和性に優れた少なくとも１つの原子団を有する化合物が好ましい。このような（Ｄ）硫黄原子含有化合物の中でも、アミノ基、水酸基、カルボキシル基、メルカプト基及び含窒素複素環からなる群から選択される、エポキシ樹脂マトリックスとの親和性に優れた少なくとも１つの原子団と、メルカプト基及びスルフィド結合からなる群から選択される、パラジウムを含む金属材料との親和性に優れた少なくとも１つの原子団とを有する化合物がより好ましい。これにより、エポキシ樹脂組成物の硬化物で構成されている封止材の表面と銅ワイヤの表面に被覆されているパラジウムを含む金属材料との親和性を向上させ、界面での剥離を抑えることができ、半導体装置の耐半田性、耐湿信頼性を向上させることが可能となる。このような（Ｄ）硫黄原子含有化合物としては特に制限はないが、含窒素複素環式芳香族化合物又は含硫黄複素環式化合物が好ましい。
このような含窒素複素環式芳香族化合物としては、トリアゾール系化合物、チアゾリン系化合物、チアゾール系化合物、チアジアゾール系化合物、トリアジン系化合物、ピリミジン系化合物などが好ましく、トリアゾール系化合物がより好ましく、１，２，４−トリアゾール環を有する化合物が特に好ましく、下記式（１）：
［式（１）中、Ｒ１は水素原子、又はメルカプト基、アミノ基、水酸基、もしくはそれらの官能基を有する炭化水素基を表す。］
で表される化合物が最も好ましい。本発明の第一の半導体装置において、（Ｄ）硫黄原子含有化合物として前記式（１）で表される化合物を用いると、銅ワイヤの表面に被覆されているパラジウムを含む金属材料との親和性がより高くなるため、半導体装置の信頼性をより向上させることができる。
また、含硫黄複素環式化合物としては、ジチアン系化合物が好ましく、下記式（２）：
［式（２）中、Ｒ２及びＲ３はそれぞれ独立に水素原子、又はメルカプト基、アミノ基、水酸基、もしくはそれらの官能基を有する炭化水素基を表す。］
で表される化合物がより好ましく、前記式（２）中のＲ２及びＲ３の少なくとも一方が水酸基又は水酸基を有する炭化水素基である化合物が特に好ましい。本発明の第一の半導体装置において、（Ｄ）硫黄原子含有化合物として前記式（２）で表される化合物を用いると、銅ワイヤの表面に被覆されているパラジウムを含む金属材料との親和性がより高くなるため、半導体装置の信頼性をより向上させることができる。
本発明の第一の半導体装置に用いられるエポキシ樹脂組成物において、（Ｄ）硫黄原子含有化合物の含有率の下限値としては、エポキシ樹脂組成物全体に対して、０．０１質量％以上が好ましく、０．０２質量％以上がより好ましく、０．０３質量％以上が特に好ましい。（Ｄ）硫黄原子含有化合物の含有率が前記下限以上であるとパラジウムを含む金属材料との親和性を向上させることができる。また、（Ｄ）硫黄原子含有化合物の含有率の上限値としては、エポキシ樹脂組成物全体に対して、０．５質量％以下が好ましく、０．３質量％以下がより好ましく、０．２質量％以下が特に好ましい。（Ｄ）硫黄原子含有化合物の含有率が前記上限以下であるとエポキシ樹脂組成物の流動性が低下する恐れが少なくなる。
本発明の第一の半導体装置に用いられるエポキシ樹脂組成物には硬化促進剤を添加することが好ましい。このような硬化促進剤としては、エポキシ樹脂のエポキシ基と硬化剤の官能基（例えば、フェノール樹脂系硬化剤のフェノール性水酸基）との架橋反応を促進させるものであればよく、エポキシ樹脂封止材に一般的に用いられているものを使用することができる。例えば、１，８−ジアザビシクロ（５，４，０）ウンデセン−７などのジアザビシクロアルケン及びその誘導体；トリフェニルホスフィン、メチルジフェニルホスフィンなどの有機ホスフィン類；２−メチルイミダゾールなどのイミダゾール化合物；テトラフェニルホスホニウム・テトラフェニルボレートなどのテトラ置換ホスホニウム・テトラ置換ボレート；ホスフィン化合物とキノン化合物との付加物などが挙げられ、これらは１種を単独で用いても２種以上を併用してもよい。
このような硬化促進剤のうち、流動性の観点から、ホスフィン化合物とキノン化合物との付加物がより好ましい。前記ホスフィン化合物としては、例えば、トリフェニルホスフィン、トリ−ｐ−トリルホスフィン、ジフェニルシクロヘキシルホスフィン、トリシクロヘキシルホスフィン、トリブチルホスフィンなどが挙げられる。また、前記キノン化合物としては、例えば、１，４−ベンゾキノン、メチル−１，４−ベンゾキノン、メトキシ−１，４−ベンゾキノン、フェニル−１，４−ベンゾキノン、１，４−ナフトキノンなどが挙げられる。このようなホスフィン化合物とキノン化合物との付加物のうち、トリフェニルホスフィンと１，４−ベンゾキノンとの付加物がより好ましい。ホスフィン化合物とキノン化合物との付加物の製造方法としては特に制限はないが、例えば、原料として用いられるホスフィン化合物とキノン化合物とを両者が溶解する有機溶媒中で付加反応させて単離することにより製造することができる。
本発明の第一の半導体装置に用いられるエポキシ樹脂組成物において、硬化促進剤の含有率の下限値としては特に制限はないが、エポキシ樹脂組成物全体に対して、０．０５質量％以上が好ましく、０．１質量％以上がより好ましい。硬化促進剤の含有率が前記下限以上であると硬化性の低下を引き起こす恐れが少なくなる。また、硬化促進剤の含有率の上限値としては特に制限はないが、エポキシ樹脂組成物全体に対して、１質量％以下が好ましく、０．５質量％以下がより好ましい。硬化促進剤の含有率が前記上限以下であると流動性の低下を引き起こす恐れが少なくなる。
本発明の第一の半導体装置に用いられるエポキシ樹脂組成物においては、さらに必要に応じて、水酸化ジルコニウムなどのアルミニウム腐食防止剤；酸化ビスマス水和物などの無機イオン交換体；γ−グリシドキシプロピルトリメトキシシラン、３−メルカプトプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシランなどのカップリング剤；カーボンブラック、ベンガラなどの着色剤；シリコーンゴムなどの低応力成分；カルナバワックスなどの天然ワックス、合成ワックス、ステアリン酸亜鉛などの高級脂肪酸及びその金属塩類、パラフィンなどの離型剤；酸化防止剤などの各種添加剤を適宜配合してもよい。
本発明の第一の半導体装置に用いられるエポキシ樹脂組成物は、前述の各成分を、例えば、ミキサーなどを用いて常温混合したり、さらにその後、ロール、ニーダー、押出機などの混練機で溶融混練し、冷却後粉砕したり、さらに必要に応じて適宜分散度や流動性などを調整することによって製造することができる。
本発明の第一の半導体装置に用いられるエポキシ樹脂組成物においては、エポキシ樹脂組成物の硬化物全体に対するＣｌ−（塩素イオン）の含有割合は１０ｐｐｍ以下であることが好ましく、５ｐｐｍ以下であることがより好ましく、３ｐｐｍ以下であることがさらに好ましい。これにより、より優れた耐湿信頼性と、高温動作特性を得ることができる。なお、エポキシ樹脂組成物の硬化物全体に対するＣｌ−（塩素イオン）の含有割合は、以下のようにして測定することができる。すなわち、先ず、半導体装置の封止材を構成するエポキシ樹脂組成物の硬化物を粉砕ミルを用いて３分間粉砕し、２００メッシュの篩で篩分して通過した粉を試料として調製する。得られた試料５ｇと蒸留水５０ｇとをテフロン（登録商標）製耐圧容器に入れて密閉し、温度１２５℃、相対湿度１００％ＲＨ、２０時間の処理（プレッシャークッカー処理）を行う。次に、室温まで冷却した後、抽出水を遠心分離し、２０μｍフィルターにてろ過し、キャピラリー電気泳動装置（例えば、大塚電子（株）製「ＣＡＰＩ―３３００」）を用いて塩素イオン濃度を測定する。ここで得られる塩素イオン濃度（単位：ｐｐｍ）は試料５ｇ中から抽出された塩素イオンを１０倍に希釈した数値であるため、下記式：
試料単位質量あたりの塩素イオン濃度（単位：ｐｐｍ）
＝（キャピラリー電気泳動装置で求めた塩素イオン濃度）×５０÷５
により樹脂組成物単位質量あたりの塩素イオン量に換算する。
＜第二の半導体装置＞
次に、本発明の第二の半導体装置について説明する。本発明の第二の半導体装置は、ダイパッド部を有するリードフレーム又は回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された１個以上の半導体素子と、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドとを電気的に接続する銅ワイヤと、前記半導体素子と前記銅ワイヤとを封止する封止材とを備え、前記半導体素子に設けられた電極パッドがパラジウムからなるものであり、前記銅ワイヤの銅純度が９９．９９質量％以上であり且つ前記銅ワイヤの硫黄元素含有量が５質量ｐｐｍ以下の半導体装置である。
このように、半導体素子の電極パッドとしてパラジウムからなるものを使用し、高銅純度且つ低硫黄元素含有量の前記銅ワイヤによりワイヤボンディングすることによって、前記半導体素子の電極パッドと前記銅ワイヤとの接合部における腐食の防止が可能となり、高温保管性、高温動作特性及び耐湿信頼性に優れた半導体装置を得ることが可能となる。
本発明の第二の半導体装置に用いられるリードフレーム又は回路基板としては特に制限はなく、前記第一の半導体装置に用いられるものと同様のものが挙げられる。
本発明の第二の半導体装置に用いられる半導体素子としては、パラジウムからなる電極パッドを備えるものであれば特に制限はなく、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード、固体撮像素子などが挙げられる。
従来のアルミニウム製電極パッドを備える半導体素子では、アルミニウムの耐食性が劣り、特に、回路基板及び／又は封止材などに由来する塩素イオンにより孔食（金属材料の表面に生じる孔状の数１０μｍ〜数１０ｍｍ程度の大きさの局部腐食）を起こす恐れがあったが、半導体素子の電極パッドとしてイオン化エネルギーの大きな金属であるパラジウムからなる電極パッドを用いることにより、半導体素子の電極パッドの腐食による問題を回避できる。
また、パラジウムはアルミニウムに比べて硬いため、従来の金線に比べて硬い銅ワイヤによるボンディング時には半導体素子の電極パッドの下の回路の損傷を防止することができ、また、十分に接合できる接合圧力を加えることによって接合強度が向上し、高温保管性、高温動作特性及び耐湿信頼性に優れた半導体装置を得ることが可能となる。半導体素子の電極パッドに用いるパラジウムの純度としては特に制限はないが、９９．５質量％以上が好ましい。
このような半導体素子のパラジウムからなる電極パッドは、下層の銅回路端子の表面に一般的なチタン製バリア層を形成し、さらにパラジウムを蒸着、スパッタリング、無電解メッキなど、一般的な半導体素子の電極パッドの形成方法を適用することにより作製することができる。
本発明の第二の半導体装置に用いられる銅ワイヤの銅純度は９９．９９質量％以上である。銅以外の元素（ドーパント）を含有する銅ワイヤは接続時において銅線先端のボール側形状が安定化するが、銅純度が前記下限未満になるとドーパントが多くなりすぎて銅ワイヤが硬くなり過ぎるため、接続時に半導体素子の電極パッドにダメージを与え、接続不足による耐湿信頼性の低下、高温保存性の低下、高温動作特性の低下といった不具合が生じる。このような観点から、前記銅純度としては９９．９９９質量％以上が好ましい。
また、前記銅ワイヤの硫黄元素含有量は５質量ｐｐｍ以下である。前記硫黄元素含有量が前記上限を超えると耐湿信頼性の低下、高温保存性の低下、高温動作特性の低下といった不具合が生じる。このような観点から、前記硫黄元素含有量としては１質量ｐｐｍ以下が好ましく、０．５質量ｐｐｍ以下がより好ましい。
本発明の第二の半導体装置においては、このような銅ワイヤを用いて、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられたパラジウムからなる電極パッドを電気的に接続することから、前記半導体素子の電極パッドと前記銅ワイヤとの接合部における腐食の防止が可能となり、高温保管性、高温動作特性及び耐湿信頼性に優れた半導体装置を得ることが可能となる。
前記銅ワイヤの線径としては特に制限はないが、２５μｍ以下が好ましく、２３μｍ以下がより好ましい。銅ワイヤの線径が前記上限を超えると半導体装置の集積度を向上させることが困難となる傾向にある。また、銅ワイヤ先端のボール形状が安定し、接合部分の接続信頼性を向上させる観点から前記銅ワイヤの線径は１８μｍ以上が好ましい。
本発明の第二の半導体装置に用いられる銅ワイヤは、銅合金を溶解炉で鋳造し、その鋳塊をロール圧延し、さらにダイスを用いて伸線加工を行い、連続的にワイヤを掃引しながら加熱する後熱処理を施して得ることができる。
本発明の第二の半導体装置においては、前記半導体素子と前記銅ワイヤとを封止材によって封止する。このとき用いられる封止材としては、通常の半導体装置の封止材として用いられるものであれば特に制限はなく、例えば、エポキシ樹脂、硬化剤、無機充填材、及び必要に応じて腐食防止剤や硬化促進剤などを含有するエポキシ樹脂組成物の硬化物が挙げられる。
本発明の第二の半導体装置に用いられるエポキシ樹脂としては、本発明の第一の半導体装置に用いられるエポキシ樹脂と同様のものが挙げられる。これらは１種を単独で用いても２種以上を併用してもよい。このようなエポキシ樹脂のうち、半導体素子が搭載された片面側のみが封止材により封止された半導体装置（以下、「片面封止型半導体装置」ともいう。）における反りが小さく、半導体素子の電極パッド部分での銅ワイヤの腐食が抑制され、半導体装置の耐湿信頼性が向上するという観点から、下記式（６）：
［式（６）中、Ｒ１６は水素原子又は炭素数１〜４の炭化水素基を表し、複数存在する場合には同じであっても異なっていてもよく、Ｒ１７はそれぞれ独立に水素原子又は炭素数１〜４の炭化水素基を表し、ｃ及びｄはそれぞれ独立に０又は１であり、ｅは０〜６の整数である。］
で表されるエポキシ樹脂、下記式（９）：
［式（９）中、Ｒ２１〜Ｒ３０はそれぞれ独立に水素原子又は炭素数１〜６のアルキル基を表し、ｎ５は０〜５の整数である。］
で表されるエポキシ樹脂、下記式（１０）：
［式（１０）中、ｎ６は重合度を表し、その平均値は０〜４の正数である。］
で表されるエポキシ樹脂、及び下記式（５）：
［式（５）中、Ａｒ１はフェニレン基又はナフチレン基を表し、Ａｒ１がナフチレン基である場合、グリシジルエーテル基の結合位置はα位であってもβ位であってもよく、Ａｒ２はフェニレン基、ビフェニレン基又はナフチレン基を表し、Ｒ１４及びＲ１５はそれぞれ独立に炭素数１〜１０の炭化水素基を表し、ａは０〜５の整数であり、ｂは０〜８の整数であり、ｎ３は重合度を表し、その平均値は１以上３以下の正数である。］
で表されるエポキシ樹脂が好ましく、封止材の線膨張係数α１が低下して片面封止型半導体装置における反りが低減されるという観点から前記式（５）においてＡｒ２がナフチレン基であるエポキシ樹脂がより好ましい。
また、エポキシ樹脂組成物の硬化性の観点からエポキシ当量が１００ｇ／ｅｑ以上５００ｇ／ｅｑ以下のものが好ましく、低粘度で流動性に優れるという観点からは下記式（３）：
［式（３）中、複数存在するＲ１１はそれぞれ独立に水素原子又は炭素数１〜４の炭化水素基を表し、ｎ１は重合度を表し、その平均値は０又は５以下の正数である。］
で表されるエポキシ樹脂、及び下記式（４）：
［式（４）中、複数存在するＲ１２及びＲ１３はそれぞれ独立に水素原子又は炭素数１〜４の炭化水素基を表し、ｎ２は重合度を表し、その平均値は０又は５以下の正数である。］
で表されるエポキシ樹脂がより好ましい。
前記式（３）で表されるエポキシ樹脂、前記式（４）で表されるエポキシ樹脂、前記式（５）で表されるエポキシ樹脂、前記式（６）で表されるエポキシ樹脂、前記式（９）で表されるエポキシ樹脂及び前記式（１０）で表されるエポキシ樹脂は、その他のエポキシ樹脂と併用してもよい。また、上述した効果がともに得られるという観点から、前記式（５）で表されるエポキシ樹脂、前記式（６）で表されるエポキシ樹脂、前記式（９）で表されるエポキシ樹脂及び前記式（１０）で表されるエポキシ樹脂からなる群から選択される少なくとも１種のエポキシ樹脂と、前記式（３）で表されるエポキシ樹脂及び前記式（４）で表されるエポキシ樹脂からなる群から選択される少なくとも１種のエポキシ樹脂とを併用することが特に好ましい。
本発明の第二の半導体装置に用いられるエポキシ樹脂組成物において、エポキシ樹脂の含有率としては、エポキシ樹脂組成物全体に対して３質量％以上１５質量％以下が好ましく、５質量％以上１３質量％以下がより好ましい。エポキシ樹脂の含有率が前記下限未満になると封止材の耐半田性が低下する傾向にあり、他方、前記上限を超えると封止材の耐半田性やエポキシ樹脂組成物の流動性が低下する傾向にある。
前記式（５）で表されるエポキシ樹脂、前記式（６）で表されるエポキシ樹脂、前記式（９）で表されるエポキシ樹脂及び前記式（１０）で表されるエポキシ樹脂からなる群から選択される少なくとも１種のエポキシ樹脂の含有率としては、エポキシ樹脂全体に対して２０質量％以上が好ましく、３０質量％以上がより好ましく、５０質量％以上が特に好ましい。前記エポキシ樹脂の含有率が前記下限未満になると片面封止型半導体装置における反りが発生しやすい傾向にある。
また、前記式（３）で表されるエポキシ樹脂及び前記式（４）で表されるエポキシ樹脂からなる群から選択される少なくとも１種のエポキシ樹脂の含有率は、エポキシ樹脂全体に対して１５質量％以上が好ましく、３０質量％以上がより好ましく、５０質量％以上が特に好ましい。前記エポキシ樹脂の含有率が前記下限未満になるとエポキシ樹脂組成物の流動性が低下し、無機充填材を高充填させることが困難となる傾向にある。
特に、前記式（５）で表されるエポキシ樹脂、前記式（６）で表されるエポキシ樹脂、前記式（９）で表されるエポキシ樹脂及び前記式（１０）で表されるエポキシ樹脂からなる群から選択される少なくとも１種のエポキシ樹脂と、前記式（３）で表されるエポキシ樹脂及び前記式（４）で表されるエポキシ樹脂からなる群から選択される少なくとも１種のエポキシ樹脂とを併用する場合には、これらのエポキシ樹脂全体に対して前者のエポキシ樹脂の含有率が２０質量％以上８５質量％以下であることが好ましく、３０質量％以上７０質量％以下であることがより好ましく、４０質量％以上６０質量％以下であることが特に好ましい。前者のエポキシ樹脂の含有率が前記下限未満になると片面封止型半導体装置における反りが発生しやすい傾向にあり、他方、前記上限を超えるとエポキシ樹脂組成物の流動性が低下し、無機充填材を高充填させることが困難となる傾向にある。
本発明の第二の半導体装置に用いられるエポキシ樹脂組成物は、硬化剤を含有するものである。このような硬化剤としては、エポキシ樹脂と反応して硬化物を形成するものであれば特に制限はなく、例えば、重付加型、触媒型、縮合型のいずれのタイプの硬化剤も使用することができる。本発明の第二の半導体装置に用いられる重付加型、触媒型及び縮合型の硬化剤としては、それぞれ、本発明の第一の半導体装置に用いられる重付加型、触媒型及び縮合型の硬化剤と同様のものが挙げられる。
これらの中でも、耐燃性、耐湿性、電気特性、硬化性、保存安定性などのバランスの観点からフェノール樹脂系硬化剤が好ましい。フェノール樹脂系硬化剤としては、本発明の第一の半導体装置に用いられるフェノール樹脂系硬化剤と同様のものが挙げられる。これらは１種を単独で用いても２種以上を併用してもよい。
このようなフェノール樹脂系硬化剤のうち、片面封止型半導体装置における反りが小さく、半導体素子の電極パッド部分での銅ワイヤの腐食が抑制され、半導体装置の耐湿信頼性が向上するという観点から、下記式（７）：
［式（７）中、Ａｒ３はフェニレン基又はナフチレン基を表し、Ａｒ３がナフチレン基である場合、水酸基の結合位置はα位であってもβ位であってもよく、Ａｒ４はフェニレン基、ビフェニレン基又はナフチレン基を表し、Ｒ１８及びＲ１９はそれぞれ独立に炭素数１〜１０の炭化水素基を表し、ｆは０〜５の整数であり、ｇは０〜８の整数であり、ｎ４の平均値は１以上３以下の正数である。］
で表されるフェノール樹脂が好ましく、封止材の線膨張係数α１が低下して片面封止型半導体装置における反りが低減されるという観点から前記式（７）においてＡｒ４がナフチレン基であるフェノール樹脂がより好ましい。
また、エポキシ樹脂組成物の硬化性の観点から水酸基当量が９０ｇ／ｅｑ以上２５０ｇ／ｅｑ以下のものが好ましく、低粘度で流動性に優れるエポキシ樹脂組成物が得られるという観点からはフェノールノボラック樹脂及び下記式（１１）：
［式（１１）中、ｎ７は重合度を表し、その平均値は０又は４以下の正数である。］
で表されるジシクロペンタジエン型フェノール樹脂がより好ましい。
前記式（７）で表されるフェノール樹脂、前記フェノールノボラック樹脂及び前記式（１１）で表されるジシクロペンタジエン型フェノール樹脂は、その他の硬化剤と併用してもよい。また、上述した効果がともに得られるという観点から、前記式（７）で表されるフェノール樹脂からなる群から選択される少なくとも１種の硬化剤と、前記フェノールノボラック樹脂及び前記式（１１）で表されるジシクロペンタジエン型フェノール樹脂からなる群から選択される少なくとも１種の硬化剤とを併用することが特に好ましい。
本発明の第二の半導体装置に用いられるエポキシ樹脂組成物において、硬化剤の含有率としては、エポキシ樹脂組成物全体に対して０．８質量％以上１０質量％以下が好ましく、１．５質量％以上８質量％以下がより好ましい。硬化剤の含有率が前記下限未満になるとエポキシ樹脂組成物の流動性が低下する傾向にあり、他方、前記上限を超えると封止材の耐半田性が低下する傾向にある。
前記式（７）で表されるフェノール樹脂の含有率としては、硬化剤全体に対して２０質量％以上が好ましく、３０質量％以上がより好ましく、５０質量％以上が特に好ましい。前記フェノール樹脂の含有率が前記下限未満になると片面封止型半導体装置における反りが発生しやすい傾向にある。
フェノールノボラック樹脂又は前記式（１１）で表されるジシクロペンタジエン型フェノール樹脂の含有率としては、硬化剤全体に対して２０質量％以上が好ましく、３０質量％以上がより好ましく、５０質量％以上が特に好ましい。前記フェノール樹脂の含有率が前記下限未満になるとエポキシ樹脂組成物の流動性が低下する傾向にある。
特に、前記式（７）で表されるフェノール樹脂からなる群から選択される少なくとも１種の硬化剤と、前記フェノールノボラック樹脂及び前記式（１１）で表されるジシクロペンタジエン型フェノール樹脂からなる群から選択される少なくとも１種の硬化剤とを併用する場合には、これらの硬化剤全体に対して前記式（７）で表されるフェノール樹脂の含有率が２０質量％以上８０質量％以下であることが好ましく、３０質量％以上７０質量％以下であることがより好ましく、４０質量％以上６０質量％以下であることが特に好ましい。前記式（７）で表されるフェノール樹脂の含有率が前記下限未満になると片面封止型半導体装置における反りが発生しやすい傾向にあり、他方、前記上限を超えるとエポキシ樹脂組成物の流動性が低下する傾向にある。
本発明の第二の半導体装置において、硬化剤としてフェノール樹脂系硬化剤を用いる場合、エポキシ樹脂とフェノール樹脂系硬化剤との配合比率としては、全エポキシ樹脂のエポキシ基数（ＥＰ）と全フェノール樹脂系硬化剤のフェノール性水酸基数（ＯＨ）との当量比（ＥＰ）／（ＯＨ）が０．８以上１．３以下であることが好ましい。前記当量比が前記下限未満になるとエポキシ樹脂組成物の硬化性が低下する傾向にあり、他方、前記上限を超えると封止材の物性が低下する傾向にある。
本発明の第二の半導体装置においては、上述したような特定のエポキシ樹脂と硬化剤とを用いることによって、片面封止型半導体装置における反りを低減することができ、さらにこの反りに起因する半導体素子の電極パッドと銅ワイヤとの接合部の剥がれを防ぎ、接合部における耐食性を向上させることができる。しかしながら、反りが小さい片面封止型の半導体装置であっても、ワイヤボンディングの際に半導体素子の電極パッドにストレスがかかるとこの電極パッドと銅ワイヤとの接合部の剥がれが発生し、接合部が腐食する場合がある。
そこで、本発明の第二の半導体装置に用いられるエポキシ樹脂組成物においては、このような接合部の腐食、特に半導体素子のパラジウム製電極パッドの腐食をさらに抑制するために、カルシウム元素を含む化合物及びマグネシウム元素を含む化合物からなる群から選択される少なくとも１種の腐食防止剤を含有させることが好ましい。
このようなカルシウム元素を含む化合物としては、炭酸カルシウム、硼酸カルシウム、メタケイ酸カルシウムなどが挙げられ、中でも、不純物の含有量、耐水性及び低吸水率の観点から炭酸カルシウムが好ましく、炭酸ガス反応法により合成された沈降性炭酸カルシウムがより好ましい。
また、マグネシウム元素を含む化合物としては、ハイドロタルサイト、酸化マグネシウム、炭酸マグネシウムなどが挙げられ、中でも、不純物の含有量及び低吸水率の観点から、下記式（８）：
ＭαＡｌβ（ＯＨ）２α＋３β−２γ（ＣＯ３）γ・δＨ２Ｏ （８）
［式（８）中、Ｍは少なくともＭｇを含む金属元素を表し、α、β、γは、それぞれ２≦α≦８、１≦β≦３、０．５≦γ≦２を満たす数であり、δは０以上の整数である。］
で表されるハイドロタルサイトが好ましい。具体的なハイドロタルサイトとしては、Ｍｇ６Ａｌ２（ＯＨ）１６（ＣＯ３）・ｍＨ２Ｏ、Ｍｇ３ＺｎＡｌ２（ＯＨ）１２（ＣＯ３）・ｍＨ２Ｏなどが挙げられる。
さらに、前記式（８）で表されるハイドロタルサイトのうち、熱重量分析による２５０℃での質量減少率Ａ（質量％）と２００℃での質量減少率Ｂ（質量％）が、下記式（Ｉ）：
Ａ−Ｂ≦５質量％ （Ｉ）
で表される条件を満たすものがより好ましく、下記式（Ｉａ）：
Ａ−Ｂ≦４質量％ （Ｉａ）
で表される条件を満たすものがより好ましい。質量減少率の差（Ａ−Ｂ）が前記上限を超えると、層間水が多すぎることから、イオン性不純物を十分に捕らえることができず、半導体装置の耐湿性、耐熱性を十分に改善できない傾向にある。なお、質量減少率は、例えば、窒素雰囲気中で昇温速度２０℃／分で加熱して熱重量分析を実施することにより測定できる。
本発明の第二の半導体装置に用いられるエポキシ樹脂組成物において、腐食防止剤の含有率としては、エポキシ樹脂組成物全体に対して０．０１質量％以上２質量％以下が好ましい。腐食防止剤の含有率が前記下限未満になると腐食防止剤の添加効果が十分に得られず、特に半導体素子のパラジウム製電極パッドの腐食を防止できずに半導体装置の耐湿信頼性が低下する傾向にあり、他方、前記上限を超えると吸湿率が高くなり、耐半田クラック性が低下する傾向にある。特に、腐食防止剤として炭酸カルシウムやハイドロタルサイトを用いた場合には、上記と同様の観点から、その含有率は、エポキシ樹脂組成物全体に対して０．０５質量％以上２質量％以下であることが好ましい。
本発明の第二の半導体装置に用いられるエポキシ樹脂組成物としては、無機充填材を含有するものが好ましい。このような無機充填材としては、本発明の第一の半導体装置に用いられる無機充填材と同様のものが挙げられる。これらの充填材は１種を単独で用いても２種以上を併用してもよい。これらのうち、耐湿性に優れ、更に線膨張係数を抑えられる観点から溶融シリカが特に好ましい。また、無機充填材の形状としては特に制限はなく、例えば、破砕状、球状のいずれのものも使用できるが、流動性改善の観点から、できるだけ真球状であり且つ粒度分布がブロードであることが好ましく、溶融球状シリカが特に好ましい。さらに、これらの無機充填材はカップリング剤により表面処理されていてもよいし、エポキシ樹脂又はフェノール樹脂で予め処理されていてもよい。このような処理の方法としては、溶媒を用いて混合した後に溶媒を除去する方法や、直接、無機充填材に添加し、混合機を用いて混合処理する方法などが挙げられる。
本発明の第二の半導体装置に用いられる充填材の粒子径としては、モード径が３０μｍ以上５０μｍ以下であることが好ましく、３５μｍ以上４５μｍ以下であることがより好ましい。モード径が前記範囲の充填材を用いるとワイヤ−ピッチの狭い半導体装置にも適用することが可能となる。また、５５μｍ以上の粗大粒子の含有量が０．２質量％以下であることが好ましく、０．１質量％以下であることがより好ましい。粗大粒子の含有量が前記範囲にあると粗大粒子がワイヤ間に挟まり押し倒す不具合、すなわちワイヤ流れを抑制することができる。このような特定の粒度分布を有する充填材は、市販されている充填材をそのまま、或いは、それらの複数を混合したり、篩分したりすることにより得ることができる。
本発明の第二の半導体装置に用いられるエポキシ樹脂組成物において、充填材の含有率としては、エポキシ樹脂組成物全体に対して８４質量％以上９２質量％以下が好ましく、８７質量％以上８９質量％以下がより好ましい。充填材の含有率が前記下限未満になると封止材の耐半田性が低下する傾向にあり、他方、前記上限を超えるとエポキシ樹脂組成物の流動性が低下し、成形時に充填不良などが発生したり、高粘度化による半導体装置内のワイヤ流れなどの不都合が生じたりする場合がある。
本発明の第二の半導体装置に用いられるエポキシ樹脂組成物には硬化促進剤を添加することが好ましい。このような硬化促進剤としては本発明の第一の半導体装置に用いられる硬化促進剤と同様のものが挙げられる。また、硬化促進剤の含有率も本発明の第一の半導体装置の場合と同様である。
また、本発明の第二の半導体装置に用いられるエポキシ樹脂組成物においても、本発明の第一の半導体装置の場合と同様に、さらに必要に応じて、無機イオン交換体、カップリング剤、着色剤、低応力成分、離型剤、酸化防止剤などの各種添加剤を適宜配合してもよい。
本発明の第二の半導体装置に用いられるエポキシ樹脂組成物は、本発明の第一の半導体装置の場合と同様に、前述の各成分を常温混合や溶融混練などを行なうことにより製造することができる。
本発明の第二の半導体装置に用いられるエポキシ樹脂組成物の硬化物のガラス転移温度（Ｔｇ）としては１３５℃以上１７５℃以下が好ましい。前記硬化物のＴｇが前記下限未満になると樹脂の耐熱性が低下することにより、高温保管特性が低下する傾向にあり、他方、前記上限を超えると吸水率が増大することにより、耐湿信頼性が低下する傾向にある。
また、前記硬化物のガラス転移温度以下の温度領域における線膨張係数α１としては７ｐｐｍ／℃以上１１ｐｐｍ／℃以下が好ましい。線膨張係数α１が前記範囲にあると、片面封止型半導体装置における前記硬化物の線膨張率とリードフレーム又は回路基板の線膨張率との差に起因する反りが減少し、さらにリードフレームのワイヤボンド部又は回路基板の電極パッドへの応力が減少することにより、接続信頼性、特に高温保管特性、耐湿信頼性が向上する傾向にある。
本発明の第二の半導体装置は、前記ダイパッド部を有するリードフレーム又は前記回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された前記半導体素子と、前記リードフレーム又は前記回路基板に設けられた前記電気的接合部と前記半導体素子に設けられた前記電極パッドとを電気的に接続する前記銅ワイヤと、前記半導体素子と前記銅ワイヤとを封止する前記封止材とを備えるものであり、その形態としては、本発明の第一の半導体装置の形態と同様のものが挙げられる。
＜第三の半導体装置＞
次に、本発明の第三の半導体装置について説明する。本発明の第三の半導体装置は、ダイパッド部を有するリードフレーム又は回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された１個以上の半導体素子と、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドとを電気的に接続する銅ワイヤと、前記半導体素子と前記銅ワイヤとを封止する封止材とを備え、前記半導体素子に設けられた電極パッドの厚さが１．２μｍ以上であり、前記銅ワイヤの銅純度が９９．９９９質量％以上であり、前記銅ワイヤの硫黄元素含有量が５質量ｐｐｍ以下且つ前記銅ワイヤの塩素元素含有量が０．１質量ｐｐｍ以下であり、前記封止材のガラス転移温度が１３５℃以上１９０℃以下であり、前記封止材のガラス転移温度以下の温度領域における線膨張係数が５ｐｐｍ／℃以上９ｐｐｍ／℃以下の半導体装置である。
このように、半導体素子に設けられた厚さが１．２μｍ以上の電極パッドに高純度及び低硫黄元素含有量且つ低塩素元素含有量の銅ワイヤを用いてワイヤボンディングし、さらに所定のガラス転移温度及び線膨張係数を有する封止材を用いて封止することによって、前記半導体素子の電極パッド及び低誘電率絶縁膜を損傷させることなく、温度サイクル性、高温保管性、高温動作特性及び耐湿信頼性に優れた半導体装置を得ることが可能となる。
本発明の第三の半導体装置に用いられるリードフレーム又は回路基板としては特に制限はなく、前記第一の半導体装置に用いられるものと同様のものが挙げられる。
本発明の第三の半導体装置に用いられる半導体素子としては、厚さが１．２μｍ以上の電極パッドを備えるもの、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード、固体撮像素子などが挙げられる。前記半導体素子の電極パッドの材質としては、アルミニウム、パラジウム、銅、金などが挙げられる。このような半導体素子の電極パッドは、例えば、原料となる金属を１．２μｍ以上の厚さで蒸着させることによって半導体素子の表面に形成することができる。
また、このような半導体素子のうち、本発明の第三の半導体装置においては、低誘電率絶縁膜を備える半導体素子が好ましい。上述したように、低誘電率絶縁膜は機械的強度が弱いものであるため、低誘電率絶縁膜を備える半導体素子においては、電極パッドの厚さを厚くしたりしてワイヤボンディング時の衝撃を低誘電率絶縁膜に伝播しないようにする必要がある。本発明の第三の半導体装置においては、半導体素子の電極パッドの厚さを厚くしてもこの電極パッド及び低誘電率絶縁膜にダメージを与えることなく、高温保管性、高温動作特性及び耐湿信頼性を向上させることができる。したがって、本発明は、低誘電率絶縁膜を備える半導体素子により構成される半導体装置に好適に適用することができる。なお、本発明の第三の半導体装置に用いられる低誘電率絶縁膜は、ｌｏｗ−Ｋ絶縁膜とも呼ばれるものであり、通常、比誘電率が２．２以上３．０以下の層間絶縁膜である。このような低誘電率絶縁膜としては、ＳｉＯＦ膜、ＳｉＯＣ膜、ＰＡＥ膜（ポリアリレンエーテル膜）などが挙げられる。
本発明の第三の半導体装置に用いられる銅ワイヤの銅純度は９９．９９９質量％以上である。銅以外の元素（ドーパント）を含有する銅ワイヤは接続時において銅線先端のボール側形状が安定化するが、銅純度が前記下限未満になるとドーパントが多くなりすぎて銅ワイヤが硬くなり過ぎるため、ＨＡＳＴ試験（高度加速ストレス試験）において接続部分でオープン不良が発生し、耐湿信頼性が低下する。
また、前記銅ワイヤの硫黄元素含有量は５質量ｐｐｍ以下である。前記硫黄元素含有量が前記上限を超えると、半導体素子の電極パッドにダメージを与え、接続不足による耐湿信頼性の低下、高温保存性の低下、高温動作特性の低下といった不具合が生じる。このような観点から、前記硫黄元素含有量としては１質量ｐｐｍ以下が好ましく、０．５質量ｐｐｍ以下がより好ましい。
さらに、前記銅ワイヤの塩素元素含有量は０．１質量ｐｐｍ以下である。前記塩素元素含有量が前記上限を超えると、耐湿信頼性の低下、高温保存性の低下、高温動作特性の低下といった不具合が生じる。このような観点から、前記硫黄元素含有量としては０．０９質量ｐｐｍ以下が好ましい。
本発明の第三の半導体装置においては、このような銅ワイヤを用いて、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた厚さが１．２μｍ以上の電極パッドを電気的に接続することから、前記半導体素子の電極パッドと前記銅ワイヤとの接合部における接続不良を防止することができ、高温保管性、高温動作特性及び耐湿信頼性に優れた半導体装置を得ることが可能となる。
前記銅ワイヤの線径としては特に制限はないが、２５μｍ以下が好ましく、２３μｍ以下がより好ましい。銅ワイヤの線径が前記上限を超えると半導体装置の集積度を向上させることが困難となる傾向にある。また、接合面積が小さくなることによる抵抗値の増大、高温保管性、高温動作特性の低下、ワイヤスイープの観点から前記銅ワイヤの線径は１８μｍ以上が好ましい。
本発明の第三の半導体装置に用いられる銅ワイヤは本発明の第二の半導体装置に用いられる銅ワイヤの製造方法と同様の方法により得ることができる。
本発明の第三の半導体装置においては、前記半導体素子と前記銅ワイヤとを封止材によって封止する。このとき用いられる封止材は、ガラス転移温度（Ｔｇ）が１３５℃以上１９０℃以下のものである。前記封止材のＴｇが前記下限未満になると半導体装置の温度サイクル性、高温保管性、高温動作特性及び耐湿信頼性が低下し、他方、前記上限を超えると半導体装置の耐湿信頼性及び高温動作特性が低下する。このような観点から、封止材のＴｇとしては１４０℃以上１８５℃以下が好ましい。
また、本発明の第三の半導体装置に用いられる封止材の前記ガラス転移温度以下の温度領域における線膨張係数α１は５ｐｐｍ／℃以上９ｐｐｍ／℃以下である。線膨張係数α１が前記下限未満になると半導体素子が搭載された片面側のみが封止材により封止された半導体装置（以下、「片面封止型半導体装置」ともいう。）において室温での反りが増大し、半導体素子に応力が付与されると高温保管性、高温動作特性が低下する。他方、前記上限を超えると温度サイクル試験時に半導体素子との線膨張差によるストレスにより剥離、クラックが発生する。
本発明の第三の半導体装置においては、前記範囲のガラス転移温度及び線膨張係数α１を有する封止材であれば、従来の半導体用封止材として用いられるものを使用することができる。このような封止材としては、例えば、エポキシ樹脂、硬化剤、無機充填材、及び必要に応じて腐食防止剤や硬化促進剤などを含有するエポキシ樹脂組成物の硬化物が挙げられる。
本発明の第三の半導体装置に用いられるエポキシ樹脂としては、本発明の第一の半導体装置に用いられるエポキシ樹脂と同様のものが挙げられる。これらは１種を単独で用いても２種以上を併用してもよい。このようなエポキシ樹脂のうち、エポキシ樹脂組成物の硬化性の観点からエポキシ当量が１００ｇ／ｅｑ以上５００ｇ／ｅｑ以下のものが好ましい。
本発明の第三の半導体装置に用いられるエポキシ樹脂組成物において、エポキシ樹脂の含有率としては、エポキシ樹脂組成物全体に対して３質量％以上１５質量％以下が好ましく、５質量％以上１３質量％以下がより好ましい。エポキシ樹脂の含有率が前記下限未満になると封止材の耐半田性が低下する傾向にあり、他方、前記上限を超えると封止材の耐半田性やエポキシ樹脂組成物の流動性が低下する傾向にある。
本発明の第三の半導体装置に用いられるエポキシ樹脂組成物は、硬化剤を含有するものである。このような硬化剤としては、エポキシ樹脂と反応して硬化物を形成するものであれば特に制限はなく、例えば、重付加型、触媒型、縮合型のいずれのタイプの硬化剤も使用することができる。本発明の第三の半導体装置に用いられる重付加型、触媒型及び縮合型の硬化剤としては、それぞれ、本発明の第一の半導体装置に用いられる重付加型、触媒型及び縮合型の硬化剤と同様のものが挙げられる。
これらの中でも、耐燃性、耐湿性、電気特性、硬化性、保存安定性などのバランスの観点からフェノール樹脂系硬化剤が好ましい。フェノール樹脂系硬化剤としては、本発明の第一の半導体装置に用いられるフェノール樹脂系硬化剤と同様のものが挙げられる。これらは１種を単独で用いても２種以上を併用してもよい。このような硬化剤のうち、エポキシ樹脂組成物の硬化性の観点から水酸基当量が９０ｇ／ｅｑ以上２５０ｇ／ｅｑ以下のものがより好ましい。
本発明の第三の半導体装置に用いられるエポキシ樹脂組成物において、硬化剤の含有率としては、エポキシ樹脂組成物全体に対して０．８質量％以上１０質量％以下が好ましく、１．５質量％以上８質量％以下がより好ましい。硬化剤の含有率が前記下限未満になるとエポキシ樹脂組成物の流動性が低下する傾向にあり、他方、前記上限を超えると封止材の耐半田性が低下する傾向にある。
本発明の第三の半導体装置において、硬化剤としてフェノール樹脂系硬化剤を用いる場合、エポキシ樹脂とフェノール樹脂系硬化剤との配合比率としては、全エポキシ樹脂のエポキシ基数（ＥＰ）と全フェノール樹脂系硬化剤のフェノール性水酸基数（ＯＨ）との当量比（ＥＰ）／（ＯＨ）が０．８以上１．３以下であることが好ましい。前記当量比が前記下限未満になるとエポキシ樹脂組成物の硬化性が低下する傾向にあり、他方、前記上限を超えると封止材の物性が低下する傾向にある。
本発明の第三の半導体装置に用いられるエポキシ樹脂組成物としては、無機充填材を含有するものが好ましい。このような無機充填材としては、本発明の第一の半導体装置に用いられる無機充填材と同様のものが挙げられる。これらは１種を単独で用いても２種以上を併用してもよい。これらのうち、耐湿性に優れ、更に線膨張係数を抑えられる観点から溶融シリカが好ましい。また、前記無機充填材の形状としては特に制限はなく、例えば、破砕状、球状のいずれのものも使用できるが、エポキシ樹脂組成物中の充填材の含有量を高め、エポキシ樹脂組成物の溶融粘度の上昇を抑制できるという観点から球状のものが好ましく、溶融球状シリカが特に好ましい。さらに、これらの無機充填材はカップリング剤により表面処理されていてもよいし、エポキシ樹脂又はフェノール樹脂で予め処理されていてもよい。このような処理の方法としては、溶媒を用いて混合した後に溶媒を除去する方法や、直接、無機充填材に添加し、混合機を用いて混合処理する方法などが挙げられる。
本発明の第三の半導体装置に用いられる充填材の粒子径としては、モード径が８μｍ以上、５０μｍ以下であることが好ましく、１０μｍ以上４５μｍ以下であることがより好ましい。モード径が前記範囲の充填材を用いるとワイヤ−ピッチの狭い半導体装置にも適用することが可能となる。また、５５μｍ以上の粗大粒子の含有量が０．２質量％以下であることが好ましく、０．１質量％以下であることがより好ましい。粗大粒子の含有量が前記範囲にあると粗大粒子がワイヤ間に挟まり押し倒す不具合、すなわちワイヤ流れを抑制することができる。このような特定の粒度分布を有する充填材は、市販されている充填材をそのまま、或いは、それらの複数を混合したり、篩分したりすることにより得ることができる。
また、本発明の第三の半導体装置においては、前記粒子径の充填材に加えて、平均粒径が０．１μｍ以上１μｍ以下の微細な充填材を併用することが好ましい。これにより、エポキシ樹脂組成物の流動性を低下させることなく、充填材の含有率を増大させることが可能となる。
本発明の第三の半導体装置に用いられるエポキシ樹脂組成物において、無機充填材の含有率としては、エポキシ樹脂組成物全体に対して８７質量％以上９２質量％以下が好ましく、８８．５質量％以上９０質量％以下がより好ましい。充填材の含有率が前記下限未満になると温度サイクル性及び耐湿信頼性が低下する傾向にあり、他方、前記上限を超えるとエポキシ樹脂組成物の流動性が低下し、成形時に充填不良などが発生したり、高粘度化による半導体装置内のワイヤ流れなどの不都合が生じたりする場合がある。
本発明の第三の半導体装置に用いられるエポキシ樹脂組成物には硬化促進剤を添加することが好ましい。このような硬化促進剤としては本発明の第一の半導体装置に用いられる硬化促進剤と同様のものが挙げられる。また、硬化促進剤の含有率も本発明の第一の半導体装置の場合と同様である。
また、本発明の第三の半導体装置で用いられるエポキシ樹脂組成物においても、本発明の第一の半導体装置の場合と同様に、さらに必要に応じて、無機イオン交換体、カップリング剤、着色剤、低応力成分、離型剤、酸化防止剤などの各種添加剤を適宜配合してもよい。
本発明の第三の半導体装置で用いられるエポキシ樹脂組成物は、本発明の第一の半導体装置の場合と同様に、前述の各成分を常温混合や溶融混練などを行なうことにより製造することができる。
本発明の第三の半導体装置は、前記ダイパッド部を有するリードフレーム又は前記回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された前記半導体素子と、前記リードフレーム又は前記回路基板に設けられた前記電気的接合部と前記半導体素子に設けられた前記電極パッドとを電気的に接続する前記銅ワイヤと、前記半導体素子と前記銅ワイヤとを封止する前記封止材とを備えるものであり、その形態としては、本発明の第一の半導体装置の形態と同様のものが挙げられる。
＜半導体装置の形態および製造方法＞
本発明の第一〜第三の半導体装置は、前記ダイパッド部を有するリードフレーム又は前記回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された前記半導体素子と、前記リードフレーム又は前記回路基板に設けられた前記電気的接合部と前記半導体素子に設けられた前記電極パッドとを電気的に接続する前記銅ワイヤと、前記半導体素子と前記銅ワイヤとを封止する前記封止材とを備えるものであり、その形態としては、デュアル・インライン・パッケージ（ＤＩＰ）、プラスチック・リード付きチップ・キャリア（ＰＬＣＣ）、クワッド・フラット・パッケージ（ＱＦＰ）、ロー・プロファイル・クワッド・フラット・パッケージ（ＬＱＦＰ）、スモール・アウトライン・Ｊリード・パッケージ（ＳＯＪ）、薄型スモール・アウトライン・パッケージ（ＴＳＯＰ）、薄型クワッド・フラット・パッケージ（ＴＱＦＰ）、テープ・キャリア・パッケージ（ＴＣＰ）、ボール・グリッド・アレイ（ＢＧＡ）、チップ・サイズ・パッケージ（ＣＳＰ）、クワッド・フラット・ノンリーデッド・パッケージ（ＱＦＮ）、スモールアウトライン・ノンリーデッド・パッケージ（ＳＯＮ）、リードフレーム・ＢＧＡ（ＬＦ−ＢＧＡ）、モールド・アレイ・パッケージタイプのＢＧＡ（ＭＡＰ−ＢＧＡ）などの従来公知の半導体装置の形態を採ることができる。
図１は本発明の第一〜第三の半導体装置の一例であるリードフレームのダイパッド上に搭載した半導体素子を封止して得られる半導体装置（ＱＦＮ）を示す断面図である。リードフレーム３のダイパッド３ａ上に、ダイボンド材硬化体２により半導体素子１が固定されている。半導体素子１の電極パッド６とリードフレーム３のワイヤボンド部３ｂとは銅ワイヤ４によって電気的に接続されている。封止材５は、例えば、前記エポキシ樹脂組成物の硬化物により形成されたものであり、リードフレーム３のダイパッド３ａ上の半導体素子１が搭載された片面側のみが実質的にこの封止材５により封止されている。また、前記半導体素子１は、リードフレーム３のダイパッド３ａ上に、図１に示すように１個搭載されていてもよいし、２個以上が並列又は積層されて搭載されていてもよい（図面なし）。
また、図２は、本発明の第一〜第三の半導体装置の他の一例である回路基板に搭載した半導体素子を封止して得られる半導体装置（ＢＧＡ）を示す断面図である。回路基板７上に、ダイボンド材硬化体２により半導体素子１が固定されている。半導体素子１の電極パッド６と回路基板７上の電極パッド８とは銅ワイヤ４によって電気的に接続されている。封止材５は、例えば、前記エポキシ樹脂組成物の硬化物により形成されたものであり、回路基板７の半導体素子１が搭載された片面側のみがこの封止材５により封止され、その反対側の面には半田ボール１０が形成されている。この半田ボール１０は回路基板７上の電極パッド８と回路基板７の内部で電気的に接合されている。また、前記半導体素子１は、回路基板７上に、図２に示すように１個搭載されていてもよいし、２個以上が並列又は積層されて搭載されていてもよい（図面なし）。
また、図３は、本発明の第一〜第三の半導体装置の他の一例である回路基板に並列に搭載した複数の半導体素子を一括で封止した後、個片化する半導体装置（ＭＡＰタイプのＢＧＡ）における一括封止成形後（個片化前）の概略を示す断面図である。回路基板７上に、ダイボンド材硬化体２により半導体素子１が並列に複数固定されている。半導体素子１の電極パッド６と回路基板７の電極パッド８とは銅ワイヤ４によって電気的に接続されている。封止材５は、例えば、前記エポキシ樹脂組成物の硬化物により形成されたものであり、回路基板７の半導体素子１が複数搭載された片面側のみがこの封止材５により一括で封止されている。また、前記半導体素子１は、ダイシング処理により個片化された段階において、回路基板７上に、図３に示すように１個搭載されていてもよいし、２個以上が並列又は積層されて搭載されていてもよい（図面なし）。
本発明の第一の半導体装置においては、銅ワイヤ４が所定の線径を有しており且つその表面にパラジウムを含む金属材料で構成された被覆層を有しており、前記封止材５がエポキシ樹脂組成物で構成されている。本発明の第二の半導体装置においては、半導体素子１の電極パッド６がパラジウムからなるものであり、銅ワイヤ４が所定の銅純度と硫黄元素含有量を有するものである。本発明の第三の半導体装置においては、半導体素子１の電極パッド６の厚さが１．２μｍ以上であり、銅ワイヤ４が所定の銅純度と所定の硫黄元素含有量及び塩素元素含有量とを有するものであり、封止材５が所定のガラス転移温度及び線膨張係数を有するものである。
このような半導体装置は、例えば、以下の方法により製造することができるが、この方法に限定されるものではない。すなわち、先ず、前記リードフレームのダイパッド又は前記回路基板の所定の位置に前記半導体素子を従来公知の方法で搭載する。次に、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた所定の電極パッドとを、所定の銅ワイヤを用いてワイヤボンディングして電気的に接続する。その後、この半導体素子と銅ワイヤとを前記エポキシ樹脂組成物などを用いて、トランスファー成形、コンプレッション成形、インジェクション成形などの従来公知の成形方法により硬化成形して所定の封止材を形成する。図３に示すように一括封止成形した場合には、その後、ダイシング処理により個片化する。このようにして得られた半導体装置はそのまま電子機器などに搭載してもよいが、８０〜２００℃（好ましくは８０〜１８０℃）で１０分間〜１０時間加熱処理を施すことによって封止材を完全硬化させた後、電子機器などに搭載することが好ましい。
以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
先ず、本発明の第一の半導体装置を、実施例Ａ１〜Ａ３０及び比較例Ａ１〜Ａ１０に基づいて説明する。ここで使用したエポキシ樹脂組成物の各成分を以下に示す。
＜エポキシ樹脂＞
Ｅ−１：ビフェニル型エポキシ樹脂（前記式（３）において、３位及び５位のＲ１１がメチル基、２位及び６位のＲ１１が水素原子であるエポキシ樹脂。ジャパンエポキシレジン（株）製「ＹＸ−４０００Ｈ」、融点１０５℃、エポキシ当量１９０、塩素イオン量５．０ｐｐｍ）。
Ｅ−２：ビスフェノールＡ型エポキシ樹脂（前記式（４）において、Ｒ１２が水素原子、Ｒ１３がメチル基であるエポキシ樹脂。ジャパンエポキシレジン（株）製「ＹＬ−６８１０」、融点４５℃、エポキシ当量１７２、塩素イオン量２．５ｐｐｍ）。
Ｅ−３：ビフェニレン骨格を有するフェノールアラルキル型エポキシ樹脂（前記式（５）において、Ａｒ１がフェニレン基、Ａｒ２がビフェニレン基、ａが０、ｂが０であるエポキシ樹脂。日本化薬（株）製「ＮＣ３０００」、軟化点５８℃、エポキシ当量２７４、塩素イオン量９．８ｐｐｍ）。
Ｅ−４：フェニレン骨格を有するナフトールアラルキル型エポキシ樹脂（前記式（５）において、Ａｒ１がナフチレン基、Ａｒ２がフェニレン基、ａが０、ｂが０であるエポキシ樹脂。東都化成（株）製「ＥＳＮ−１７５」、軟化点６５℃、エポキシ当量２５４、塩素イオン量８．５ｐｐｍ）。
Ｅ−５：前記式（６）で表わされるエポキシ樹脂（前記式（６）において、Ｒ１７が水素原子であり、ｃが０、ｄが０、ｅが０である成分５０質量％と、Ｒ１７が水素原子であり、ｃが１、ｄが０、ｅが０である成分４０質量％と、Ｒ１７が水素原子であり、ｃが１、ｄが１、ｅが０である成分１０質量％の混合物であるエポキシ樹脂。大日本インキ工業（株）製「ＨＰ４７００」、軟化点７２℃、エポキシ当量２０５、塩素イオン量２．０ｐｐｍ）。
Ｅ−６：オルソクレゾールノボラック型エポキシ樹脂（日本化薬（株）製「ＥＯＣＮ１０２０」、軟化点５５℃、エポキシ当量１９６、塩素イオン量５．０ｐｐｍ）。
Ｅ−７：ビフェニル型エポキシ樹脂（前記式（３）において、３位、５位のＲ１１がメチル基、２位、６位のＲ１１が水素原子であるエポキシ樹脂。ジャパンエポキシレジン（株）製「ＹＸ−４０００Ｈ」、融点１０５℃、エポキシ当量１９０、塩素イオン量１２．０ｐｐｍ）。
Ｅ−８：ビスフェノールＡ型エポキシ樹脂（前記式（４）において、Ｒ１２が水素原子、Ｒ１３がメチル基であるエポキシ樹脂。ジャパンエポキシレジン（株）製「１００１」、融点４５℃、エポキシ当量４６０、塩素イオン量２５ｐｐｍ）。
＜硬化剤＞
Ｈ−１：フェノールノボラック樹脂（住友ベークライト（株）製「ＰＲ−ＨＦ−３」、軟化点８０℃、水酸基当量１０４、塩素イオン量１．０ｐｐｍ）。
Ｈ−２：フェニレン骨格を有するフェノールアラルキル樹脂（前記式（７）において、Ａｒ３がフェニレン基、Ａｒ４がフェニレン基、ｆが０、ｇが０である化合物。三井化学（株）製「ＸＬＣ−４Ｌ」、軟化点６２℃、水酸基当量１６８、塩素イオン量２．５ｐｐｍ）。
Ｈ−３：ビフェニレン骨格を有するフェノールアラルキル樹脂（前記式（７）において、Ａｒ３がフェニレン基、Ａｒ４がビフェニレン基、ｆが０、ｇが０である化合物。明和化成（株）製「ＭＥＨ−７８５１ＳＳ」、軟化点６５℃、水酸基当量２０３、塩素イオン量１．０ｐｐｍ）。
Ｈ−４：フェニレン骨格を有するナフトールアラルキル樹脂（前記式（７）において、Ａｒ３がナフチレン基、Ａｒ４がフェニレン基、ｆが０、ｇが０である化合物。東都化成（株）製「ＳＮ−４８５」、軟化点８７℃、水酸基当量２１０、塩素イオン量１．５ｐｐｍ）。
Ｈ−５：フェニレン骨格を有するナフトールアラルキル樹脂（前記式（７）において、Ａｒ３がナフチレン基、Ａｒ４がフェニレン基、ｆが０、ｇが０である化合物。東都化成（株）製「ＳＮ−１７０Ｌ」、軟化点６９℃、水酸基当量１８２、塩素イオン量１５．０ｐｐｍ）。
＜充填材＞
溶融球状シリカ１：モード径３０μｍ、比表面積３．７ｍ２／ｇ、５５μｍ以上の粗大粒子の含有量０．０１質量部（（株）マイクロン製「ＨＳ−２０３」）。
溶融球状シリカ２：モード径３７μｍ、比表面積２．８ｍ２／ｇ、５５μｍ以上の粗大粒子の含有量０．１質量部（（株）マイクロン製「ＨＳ−１０５」を３００メッシュの篩を用いて粗大粒子を除去することにより得たもの）。
溶融球状シリカ３：モード径４５μｍ、比表面積２．２ｍ２／ｇ、５５μｍ以上の粗大粒子の含有量０．１質量部（電気化学工業（株）製「ＦＢ−８２０」を３００メッシュの篩を用いて粗大粒子を除去することにより得たもの）。
溶融球状シリカ４：モード径５０μｍ、比表面積１．４ｍ２／ｇ、５５μｍ以上の粗大粒子の含有量０．０３質量部（電気化学工業（株）製「ＦＢ−９５０」を３００メッシュの篩を用いて粗大粒子を除去することにより得たもの）。
溶融球状シリカ５：モード径５５μｍ、比表面積１．５ｍ２／ｇ、５５μｍ以上の粗大粒子の含有量０．１質量部（電気化学工業（株）製「ＦＢ−７４」を３００メッシュの篩を用いて粗大粒子を除去することにより得たもの）。
溶融球状シリカ６：モード径５０μｍ、比表面積３．０ｍ２／ｇ、５５μｍ以上の粗大粒子の含有量１５．０質量部（電気化学工業（株）製「ＦＢ−８２０」）。
溶融球状シリカ７：モード径５０μｍ、比表面積１．５ｍ２／ｇ、５５μｍ以上の粗大粒子の含有量６．０質量部（電気化学工業（株）製「ＦＢ−９５０」）。
＜硫黄原子含有化合物＞
硫黄原子含有化合物１：下記式（１ａ）：
で表される３−アミノ−５−メルカプト−１，２，４−トリアゾール（試薬）。
硫黄原子含有化合物２：下記式（１ｂ）：
で表される３，５−ジメルカプト−１，２，４−トリアゾール（試薬）。
硫黄原子含有化合物３：下記式（１ｃ）：
で表される３−ヒドロキシ−５−メルカプト−１，２，４−トリアゾール（試薬）。
硫黄原子含有化合物４：下記式（２ａ）：
で表されるトランス−４，５−ジヒドロキシ−１，２−ジチアン（シグマ−アルドリッチ社製、分子量：１５２．２４）。
硫黄原子含有化合物５：γ−メルカプトプロピルトリメトキシシラン。
上記各成分の他、硬化促進剤としてトリフェニルホスフィン（ＴＰＰ）、カップリング剤としてエポキシシラン（γ−グリシドキシプロピルトリメトキシシラン）、着色剤としてカーボンブラック、離型剤としてカルナバワックスを使用した。
また、実施例Ａ１〜Ａ３０及び比較例Ａ１〜Ａ１０において使用した銅ワイヤを以下に示す。
＜銅ワイヤ＞
銅ワイヤ１：表１〜６に記載の各線径である銅純度９９．９９質量％の芯線に表１〜６に記載の各厚さでパラジウム被覆を施したもの（ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製「Ｍａｘｓｏｆｔ」）。
銅ワイヤ２：表１〜６に記載の各線径である銅純度９９．９９９質量％、銀０．００１質量％ドープの芯線（タツタ電線（株）製「ＴＣ−Ａ」）に表１〜６に記載の各厚さでパラジウム被覆を施したもの。
銅ワイヤ３：表１〜６に記載の各線径である銅純度９９．９９質量％の銅ワイヤ（タツタ電線（株）製「ＴＣ−Ｅ」）。
（１）封止材用エポキシ樹脂組成物の製造
（実施例Ａ１）
エポキシ樹脂Ｅ−３（８質量部）と、硬化剤Ｈ−３（６質量部）と、充填材として溶融球状シリカ２（８５質量部）と、硫黄原子含有化合物１（０．０５質量部）と、硬化促進剤としてトリフェニルホスフィン（０．３質量部）と、カップリング剤としてエポキシシラン（０．２質量部）と、着色剤としてカーボンブラック（０．２５質量部）と、離型剤としてカルナバワックス（０．２質量部）とを、ミキサーを用いて常温で混合し、次いで７０〜１００℃でロール混練した。冷却後、粉砕して封止材用エポキシ樹脂組成物を得た。
（実施例Ａ２〜Ａ３０）
表１〜６に示す配合に変更した以外は実施例Ａ１と同様にして封止材用エポキシ樹脂組成物を調製した。
（比較例Ａ１〜Ａ１０）
表１、２及び４に示す配合に変更した以外は実施例Ａ１と同様にして封止材用エポキシ樹脂組成物を調製した。
（２）エポキシ樹脂組成物の物性測定
実施例Ａ１〜Ａ３０及び比較例Ａ１〜Ａ１０で得られたエポキシ樹脂組成物の物性を以下の方法により測定した。その結果を表１〜６に示す。
＜スパイラルフロー＞
低圧トランスファー成形機（コータキ精機（株）製「ＫＴＳ−１５」）を用いて、ＥＭＭＩ−１−６６に準じたスパイラルフロー測定用の金型に、金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間１２０秒の条件でエポキシ樹脂組成物を注入し、流動長（単位：ｃｍ）を測定した。８０ｃｍ以下であるとパッケージ未充填などの成形不良が生じる場合がある。
＜吸湿率＞
低圧トランスファー成形機（コータキ精機（株）製「ＫＴＳ−３０」）を用いて、金型温度１７５℃、注入圧力９．８ＭＰａ、硬化時間１２０秒の条件でエポキシ樹脂組成物を注入、成形して、直径５０ｍｍ、厚さ３ｍｍの円盤状試験片を作製した。その後、１７５℃で８時間加熱して後硬化処理を施した。試験片の吸湿処理前の質量と、８５℃、相対湿度６０％の環境下で１６８時間加湿処理した後の質量とを測定し、試験片の吸湿率（単位：質量％）を算出した。
＜収縮率＞
低圧トランスファー成形機（藤和精機（株）製「ＴＥＰ−５０−３０」）を用いて、金型温度１７５℃、注入圧力９．８ＭＰａ、硬化時間１２０秒の条件下でエポキシ樹脂組成物を注入、成形して、直径１００ｍｍ、厚さ３ｍｍの試験片を作製した。その後、１７５℃で８時間加熱して後硬化処理を施した。１７５℃での金型キャビティの内径寸法と、室温（２５℃）での試験片の外径寸法とを測定し、下記式：
収縮率（％）＝｛（１７５℃での金型キャビティの内径寸法）−（後硬化後の２５℃での試験片の外径寸法）｝／（１７５℃での金型キャビティの内径寸法）×１００（％）
により収縮率を算出した。
（３）半導体装置の製造と評価
実施例Ａ１〜Ａ３０及び比較例Ａ１〜Ａ１０で得られたエポキシ樹脂組成物と表１〜６に示す銅ワイヤを用いて、以下のように半導体装置を作製してその特性を評価した。その結果を表１〜６に示す。
＜ワイヤ流れ率＞
アルミニウム製電極パッドを備えるＴＥＧ（ＴＥＳＴ ＥＬＥＭＥＮＴ ＧＲＯＵＰ）チップ（３．５ｍｍ×３．５ｍｍ、パッドピッチは８０μｍ）を３５２ピンＢＧＡ（基板は厚さ０．５６ｍｍ、ビスマレイミド・トリアジン樹脂／ガラスクロス基板、パッケージサイズは３０ｍｍ×３０ｍｍ、厚さ１．１７ｍｍ）のダイパッド部に接着し、ＴＥＧチップのアルミニウム製電極パッドと基板側端子（電気的接合部）とを、表１〜６に記載の銅ワイヤを用いてワイヤピッチ８０μｍでワイヤボンディングした。これを、低圧トランスファー成形機（ＴＯＷＡ製「Ｙシリーズ」）を用いて、金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間２分の条件でエポキシ樹脂組成物により封止成形して、３５２ピンＢＧＡパッケージを作製した。このパッケージを１７５℃、４時間の条件で後硬化して半導体装置を得た。
この半導体装置を室温まで冷却した後、軟Ｘ線透視装置（ソフテックス（株）製、ＰＲＯ−ＴＥＳＴ１００）を用いて観察し、ワイヤの流れ率を（流れ量）／（ワイヤ長）の比率（単位：％）で表した。この値が最も大きくなるワイヤ部の値を表１〜６に記した。この値が５％を超えると隣接するワイヤ同士が接触する可能性が高くなることを意味する。
＜封止材中の塩素イオン濃度＞
上記のワイヤ流れ率の測定で用いた、後硬化後の３５２ピンＢＧＡパッケージから封止材のみを切り出し、粉砕ミルを用いて３分間粉砕し、２００メッシュの篩で篩分して通過した粉を試料として調製した。得られた試料５ｇと蒸留水５０ｇとをテフロン（登録商標）製耐圧容器に入れて密閉し、温度１２５℃、相対湿度１００％ＲＨ、２０時間の処理（プレッシャークッカー処理）を行なった。次に、室温まで冷却した後、抽出水を遠心分離し、２０μｍフィルターにてろ過し、キャピラリー電気泳動装置（大塚電子（株）製「ＣＡＰＩ―３３００」）を用いて塩素イオン濃度を測定した。ここで得られた塩素イオン濃度（単位ｐｐｍ）は試料５ｇ中から抽出された塩素イオンを１０倍に希釈した数値であるため、下記式：
試料単位質量あたりの塩素イオン濃度（単位：ｐｐｍ）
＝（キャピラリー電気泳動装置で求めた塩素イオン濃度）×５０÷５
により封止材単位質量あたりの塩素イオン量に換算した。なお、封止材中の塩素イオン濃度の測定は、封止材を構成する複数の類似樹脂組成物を代表して、実施例Ａ１、Ａ４、Ａ１０、Ａ２２〜Ａ３０のみで行った。
＜耐半田性＞
アルミニウム製電極パッドを備えるチップ（３．５ｍｍ×３．５ｍｍ、ＳｉＮ皮膜付き）を３５２ピンＢＧＡ（基板は厚さ０．５６ｍｍ、ビスマレイミド・トリアジン樹脂／ガラスクロス基板、パッケージサイズは３０ｍｍ×３０ｍｍ、厚さ１．１７ｍｍ）のダイパッド部に接着し、チップのアルミニウム製電極パッドと基板側端子（電気的接合部）とを、表１〜６に記載の銅ワイヤを用いてワイヤピッチ８０μｍでワイヤボンディングした。これを、低圧トランスファー成形機（ＴＯＷＡ製「Ｙシリーズ」）を用いて、金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間２分の条件でエポキシ樹脂組成物により封止成形して、３５２ピンＢＧＡパッケージを作製した。このパッケージを１７５℃、４時間の条件で後硬化して半導体装置を得た。
この半導体装置１０個を６０℃、相対湿度６０％で１６８時間加湿処理した後、ＩＲリフロー処理（最大温度２６０℃）を三回行った。処理後のパッケージ内部の剥離及びクラックの有無を超音波傷機（日立建機ファインテック（株）製「ｍｉ−ｓｃｏｐｅ ｈｙｐｅｒ ＩＩ」）を用いて観察し、剥離又はクラックのいずれか一方でも発生したものを「不良」と判定し、不良パッケージの個数を測定した。
＜高温保管特性＞
アルミニウム製電極パッドを備えるＴＥＧチップ（３．５ｍｍ×３．５ｍｍ）を３５２ピンＢＧＡ（基板は厚さ０．５６ｍｍ、ビスマレイミド・トリアジン樹脂／ガラスクロス基板、パッケージサイズは３０ｍｍ×３０ｍｍ、厚さ１．１７ｍｍ）のダイパッド部に接着し、ＴＥＧチップのアルミニウム製電極パッドと基板側端子（電気的接合部）とをデイジーチェーン接続となるように、表１〜６に記載の銅ワイヤを用いてワイヤピッチ８０μｍでワイヤボンディングした。これを、低圧トランスファー成形機（ＴＯＷＡ製「Ｙシリーズ」）を用いて、金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間２分の条件でエポキシ樹脂組成物により封止成形して、３５２ピンＢＧＡパッケージを作製した。このパッケージを１７５℃、８時間の条件で後硬化して半導体装置を得た。
この半導体装置を２００℃の高温下に保管し、２４時間毎に配線間の電気抵抗値を測定し、その値が初期値に対して２０％増加したパッケージを「不良」と判定し、不良になるまでの時間（単位：時間）を測定した。不良時間はｎ＝５の測定において１個でも不良が発生した時間で示した。全てのパッケージにおいて１９２時間保管しても不良が発生のなかった場合は「１９２＜」と記した。
＜高温動作特性＞
アルミニウム製電極パッドを備えるＴＥＧチップ（３．５ｍｍ×３．５ｍｍ）を３５２ピンＢＧＡ（基板は厚さ０．５６ｍｍ、ビスマレイミド・トリアジン樹脂／ガラスクロス基板、パッケージサイズは３０ｍｍ×３０ｍｍ、厚さ１．１７ｍｍ）のダイパッド部に接着し、ＴＥＧチップのアルミニウム製電極パッドと基板側端子（電気的接合部）とをデイジーチェーン接続となるように、表１〜６に記載の銅ワイヤを用いてワイヤピッチ８０μｍでワイヤボンディングした。これを、低圧トランスファー成形機（ＴＯＷＡ製「Ｙシリーズ」）を用いて金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間２分の条件でエポキシ樹脂組成物により封止成形して、３５２ピンＢＧＡパッケージを作製した。このパッケージを１７５℃、８時間で後硬化して半導体装置を得た。
この半導体装置のデイジーチェーン接続した部分の両端に０．５Ａの直流電流を流し、この状態で１８５℃の高温下に保管し、１２時間毎に配線間の電気抵抗値を測定し、その値が初期値に対して２０％増加したパッケージを「不良」と判定し、不良になるまでの時間（単位：時間）を測定した。不良時間はｎ＝４の測定において１個でも不良が発生した時間で示した。
＜耐マイグレーション性＞
アルミニウム製電極パッドを備えるＴＥＧチップ（３．５ｍｍ×３．５ｍｍ、アルミニウム回路は剥き出し（保護膜なし））を３５２ピンＢＧＡ（基板は厚さ０．５６ｍｍ、ビスマレイミド・トリアジン樹脂／ガラスクロス基板、パッケージサイズは３０ｍｍ×３０ｍｍ、厚さ１．１７ｍｍ）のダイパッド部に接着し、ＴＥＧチップのアルミニウム製電極パッドとリードフレームの各リード（電気的接合部）とを、表１〜６に記載の銅ワイヤを用いてワイヤピッチ８０μｍでワイヤボンディングした。これを、低圧トランスファー成形機（ＴＯＷＡ製「Ｙシリーズ」）を用いて、金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間２分の条件でエポキシ樹脂組成物により封止成形して、３５２ピンＢＧＡパッケージを作製した。このパッケージを、１７５℃、８時間で後硬化して半導体装置を得た。
この半導体装置の導通していない隣同士の端子間に８５℃／８５％ＲＨの条件下で２０Ｖの直流バイアス電圧を１６８時間印加して、端子間の抵抗値変化を測定した。ｎ＝５で試験を行い、初期値の１／１０に抵抗値が低下したものを「マイグレーション発生」と判定した。不良時間はｎ＝５の平均値で示した。また、全てのパッケージにおいて１６８時間印加しても初期値の１／１０まで抵抗値が低下しなかった場合には「１６８＜」と記した。
＜耐湿信頼性＞
アルミニウム回路を形成したＴＥＧチップ（３．５ｍｍ×３．５ｍｍ、アルミニウム回路は剥き出し（保護膜なし））を３５２ピンＢＧＡ（基板は厚さ０．５６ｍｍ、ビスマレイミド・トリアジン樹脂／ガラスクロス基板、パッケージサイズは３０ｍｍ×３０ｍｍ、厚さ１．１７ｍｍ）のダイパッド部に接着し、アルミニウム製電極パッドと基板側端子（電気的接合部）を、表１〜６に記載の銅ワイヤを用いてワイヤピッチ８０μｍでワイヤボンディングした。これを、低圧トランスファー成形機（ＴＯＷＡ製「Ｙシリーズ」）を用いて、金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間２分の条件でエポキシ樹脂組成物により封止成形して、３５２ピンＢＧＡパッケージを作製した。このパッケージを、１７５℃、８時間で後硬化して半導体装置を得た。
この半導体装置について、ＩＥＣ６８−２−６６に準拠してＨＡＳＴ（Ｈｉｇｈｌｙ Ａｃｃｅｌｅｒａｔｅｄ ｔｅｍｐｅｒａｔｕｒｅ ａｎｄ ｈｕｍｉｄｉｔｙ Ｓｔｒｅｓｓ Ｔｅｓｔ）試験を行った。すなわち、半導体装置に、１３０℃、８５％ＲＨ、２０Ｖ印加、１６８時間の条件で処理を行い、回路のオープン不良の有無を測定した。測定は、４端子／１パッケージ×５パッケージの合計２０回路について行い、不良回路の個数で評価した。
表１〜６に示した結果から明らかなように、本発明の第一の半導体装置（実施例Ａ１〜Ａ３０）は、ワイヤ流れ率、耐半田性、高温保管特性、高温動作特性、耐マイグレーション性、耐湿信頼性に優れたものであった。
次に、本発明の第二の半導体装置を、実施例Ｂ１〜Ｂ１０及び比較例Ｂ１〜Ｂ４に基づいて説明する。ここで使用したエポキシ樹脂組成物の各成分を以下に示す。
＜エポキシ樹脂＞
ＥＡ−１：ビフェニル型エポキシ樹脂（前記式（３）において、３位及び５位のＲ１１がメチル基、２位及び６位のＲ１１が水素原子であるエポキシ樹脂、ジャパンエポキシレジン（株）製「ＹＸ４０００」、融点１０５℃、エポキシ当量１９０）。
ＥＡ−２：ビスフェノールＡ型エポキシ樹脂（前記式（４）において、Ｒ１２が水素原子、Ｒ１３がメチル基であるエポキシ樹脂、ジャパンエポキシレジン（株）製「ＹＬ６８１０」、融点４５℃、エポキシ当量１７２）。
ＥＢ−１：ナフタレン骨格を有する多官能エポキシ樹脂（前記式（６）において、ｃが０、ｄが０、ｅが０、Ｒ１７が水素原子である成分が５０質量％と、ｃが１、ｄが０、ｅが０、Ｒ１７が水素原子である成分が４０質量％と、ｃが１、ｄが１、ｅが０、Ｒ１７が水素原子である成分が１０質量％とからなるエポキシ樹脂、ＤＩＣ（株）製「ＨＰ４７７０」、融点７２℃、エポキシ当量２０５）。
ＥＢ−２：ジヒドロアントラセンジオール型結晶性エポキシ樹脂（前記式（９）において、Ｒ２１〜Ｒ３０が全て水素原子であり、ｎ５が０であるエポキシ樹脂、ジャパンエポキシレジン（株）製「ＹＸ８８００」、融点１１０℃、エポキシ当量１８１）。
ＥＢ−３：ジシクロペンタジエン型エポキシ樹脂（前記式（１０）で表されるエポキシ樹脂、ＤＩＣ（株）製「ＨＰ７２００」、融点６４℃、エポキシ当量２６５）。
＜硬化剤＞
ＨＡ−１：フェノールノボラック樹脂（住友ベークライト（株）製「ＰＲ−ＨＦ−３」、軟化点８０℃、水酸基当量１０４）。
ＨＡ−２：ジシクロペンタジエン型フェノール樹脂（前記式（１１）で表されるフェノール樹脂（日本化薬（株）製「ＭＧＨ−７００」、軟化点８７℃、水酸基当量１６５）。
ＨＢ−１：ビフェニレン骨格を有するフェノールアラルキル樹脂（前記式（７）において、ｆが０、ｇが０、Ａｒ３がフェニレン基、Ａｒ４がビフェニレン基であるフェノールアラルキル樹脂、明和化成（株）製「ＭＥＨ−７８５１ＳＳ」、軟化点６５℃、水酸基当量２０３）。
ＨＢ−２：フェニレン骨格を有するナフトールアラルキル樹脂（前記式（７）において、ｆが０、ｇが０、Ａｒ３がナフチレン基、Ａｒ４がフェニレン基であるナフトールアラルキル樹脂、東都化成（株）製「ＳＮ−４８５」、軟化点８７℃、水酸基当量２１０）。
＜充填材＞
溶融球状シリカ１：モード径４５μｍ、比表面積２．２ｍ２／ｇ、５５μｍ以上の粗大粒子の含有率０．１質量％（電気化学工業（株）製「ＦＢ８２０」を３００メッシュの篩を用いて粗大粒子を除去したもの）。
＜腐食防止剤＞
ハイドロタルサイト１：協和化学工業（株）製「ＤＨＴ」、熱重量分析による２５０℃での質量減少率Ａが１３．９５質量％、２００℃での質量減少率Ｂ（質量％）が４．８５質量％であり、Ａ−Ｂ＝９．０９質量％。
ハイドロタルサイト２：東亞合成（株）製「ＩＸＥ−７５０」、２３０℃で１時間熱処理した半焼成ハイドロタルサイト（Ｍｇ６Ａｌ２（ＯＨ）１６（ＣＯ３）・ｍＨ２Ｏ、ｐＨ緩衝域５．５、熱重量分析による２５０℃での質量減少率Ａが８．７６質量％、２００℃での質量減少率Ｂ（質量％）が４．１２質量％であり、Ａ−Ｂ＝４．６４質量％。
炭酸カルシウム：日東粉化工業株製「ＮＳ＃１００」。
沈降性炭酸カルシウム：宇部マテリアルズ（株）製「ＣＳ−Ｂ」、炭酸ガス反応法により合成したもの。
上記各成分の他、硬化促進剤としてトリフェニルホスフィン（ＴＰＰ）、カップリング剤としてエポキシシラン（γ−グリシドキプロピルトリメトキシシラン）、着色剤としてカーボンブラック、離型剤としてカルナバワックスを使用した。
また、実施例Ｂ１〜Ｂ１０及び比較例Ｂ１〜Ｂ４において使用した銅ワイヤを以下に示す。
＜銅ワイヤ＞
４ＮＳ：キューリック＆ソファ社製「ＭＡＸＳＯＦＴ」、銅純度９９．９９質量％、硫黄元素含有量７質量ｐｐｍ、線径２５μｍ。
４Ｎ：タツタ電線（株）製「ＴＣ−Ｅ」、銅純度９９．９９質量％、硫黄元素含有量３．８質量ｐｐｍ、線径２５μｍ。
５Ｎ：タツタ電線（株）製「ＴＣ−Ａ」、銅純度９９．９９９質量％、硫黄元素含有量０．１質量ｐｐｍ、線径２５μｍ。
５．５Ｎ：タツタ電線（株）製「ＴＣ−Ａ５．５」、銅純度９９．９９９５質量％、硫黄元素含有量０．１質量ｐｐｍ、線径２５μｍ。
（実施例Ｂ１）
（１）封止材用エポキシ樹脂組成物の製造
エポキシ樹脂ＥＡ−１（２．９２質量部）及びエポキシ樹脂ＥＢ−２（２．９２質量部）と、硬化剤ＨＡ−１（２．４８質量部）及び硬化剤ＨＢ−２（２．４８質量部）と、充填材として溶融球状シリカ１（８８質量部）と、腐食防止剤としてハイドロタルサイト１（０．２質量部）と、硬化促進剤としてトリフェニルホスフィン（ＴＰＰ）（０．３質量部）と、カップリング剤としてエポキシシラン（０．２質量部）と、着色剤としてカーボンブラック（０．３質量部）と、離型剤としてカルナバワックス（０．２質量部）とを、ミキサーを用いて常温で混合し、次いで７０〜１００℃でロール混練した。冷却後、粉砕して封止材用エポキシ樹脂組成物を得た。
（２）エポキシ樹脂組成物の物性測定
得られたエポキシ樹脂組成物の物性を以下の方法により測定した。その結果を表７に示す。
＜スパイラルフロー＞
低圧トランスファー成形機（コータキ精機（株）製「ＫＴＳ−１５」）を用いて、ＥＭＭＩ−１−６６に準じたスパイラルフロー測定用の金型に、金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間１２０秒の条件でエポキシ樹脂組成物を注入し、流動長（単位：ｃｍ）を測定した。８０ｃｍ以下であるとパッケージ未充填などの成形不良が生じる場合がある。
＜吸湿率＞
低圧トランスファー成形機（コータキ精機（株）製「ＫＴＳ−３０」）を用いて、金型温度１７５℃、注入圧力９．８ＭＰａ、硬化時間１２０秒の条件でエポキシ樹脂組成物を注入、成形して、直径５０ｍｍ、厚さ３ｍｍの円盤状試験片を作製した。その後、１７５℃で８時間加熱して後硬化処理を施した。試験片の吸湿処理前の質量と、８５℃、相対湿度６０％の環境下で１６８時間加湿処理した後の質量とを測定し、試験片の吸湿率（単位：質量％）を算出した。
＜ガラス転移温度＞
低圧トランスファー成形機（コータキ精機（株）製「ＫＴＳ−３０」）を用いて、金型温度１７５℃、注入圧力９．８ＭＰａ、硬化時間１８０秒の条件でエポキシ樹脂組成物を注入して、１０ｍｍ×４ｍｍ×４ｍｍの試験片を成形し、次いで１７５℃で８時間加熱して後硬化処理を施した。得られた試験片について熱機械分析装置（セイコーインスツルメンツ（株）製「ＴＭＡ−１００」）を用いて昇温速度５℃／分でＴＭＡ分析を実施した。得られたＴＭＡ曲線の６０℃及び２４０℃の接線の交点温度を読み取り、この温度をガラス転移温度（単位：℃）とした。
＜線膨脹係数α１＞
低圧トランスファー成形機（コータキ精機株式会社製「ＫＴＳ−３０」）を用いて、金型温度１７５℃、注入圧力７．４ＭＰａ、硬化時間２分の条件で、エポキシ樹脂組成物を注入成形して長さ１５ｍｍ、幅５ｍｍ、厚さ３ｍｍの試験片を作製し、１７５℃、８時間で後硬化処理を施した。得られた試験片について熱機械分析装置（セイコー電子（株）製「ＴＭＡ−１２０」）を用いて昇温速度５℃／分でＴＭＡ分析を実施した。得られたＴＭＡ曲線の２５℃からガラス転移温度−１０℃までの温度領域における平均の線膨張係数α１（単位：ｐｐｍ／℃）を算出した。
＜収縮率＞
低圧トランスファー成形機（藤和精機（株）製「ＴＥＰ−５０−３０」）を用いて、金型温度１７５℃、注入圧力９．８ＭＰａ、硬化時間１２０秒の条件下でエポキシ樹脂組成物を注入、成形して、直径１００ｍｍ、厚さ３ｍｍの試験片を作製した。その後、１７５℃で８時間加熱して後硬化処理を施した。１７５℃での金型キャビティの内径寸法と、室温（２５℃）での試験片の外径寸法とを測定し、下記式：
収縮率（％）＝｛（１７５℃での金型キャビティの内径寸法）−（後硬化後の２５℃での試験片の外径寸法）｝／（１７５℃での金型キャビティの内径寸法）×１００（％）
により収縮率を算出した。
（３）半導体装置の製造
パラジウム製電極パッドを備えるＴＥＧ（ＴＥＳＴ ＥＬＥＭＥＮＴ ＧＲＯＵＰ）チップ（３．５ｍｍ×３．５ｍｍ）を３５２ピンＢＧＡ（基板は厚さ０．５６ｍｍ、ビスマレイミド・トリアジン樹脂／ガラスクロス基板、パッケージサイズは３０ｍｍ×３０ｍｍ、厚さ１．１７ｍｍ）のダイパッド部に接着し、ＴＥＧチップのパラジウム製電極パッドと基板の電極パッドとをデイジーチェーン接続となるように銅ワイヤ４Ｎを用いてワイヤピッチ８０μｍでワイヤボンディングした。これを、低圧トランスファー成形機（ＴＯＷＡ製「Ｙシリーズ」）を用いて、金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間２分の条件で前記エポキシ樹脂組成物により封止成形して、３５２ピンＢＧＡパッケージを作製した。このパッケージを１７５℃、４時間の条件で後硬化して半導体装置を得た。
（４）半導体装置の特性評価
作製した半導体装置の特性を以下の方法により測定した。その結果を表７に示す。
＜高温保管性＞
得られた半導体装置を２００℃の環境下に保管し、２４時間毎に配線間の電気抵抗値を測定し、その値が初期値に対して２０％増加した半導体装置を不良と判定し、不良になるまでの時間（単位：時間）を測定した。測定は５個の半導体装置について行い、このうち、最も早く不良になった時間を表７に示した。また、全ての半導体装置で１９２時間高温保管しても不良が発生しなかった場合には「１９２＜」と記載した。
＜高温動作特性＞
得られた半導体装置のデイジーチェーン接続した銅ワイヤの両端に０．５Ａの直流電流を流し、この状態で半導体装置を１８５℃の環境下に保管し、１２時間毎に配線間の電気抵抗値を測定し、その値が初期値に対して２０％増加した半導体装置を不良と判定し、不良になるまでの時間（単位：時間）を測定した。測定は４個の半導体装置について行い、このうち、最も早く不良になった時間を表７に示した。
＜耐湿信頼性＞
得られた半導体装置についてＩＥＣ６８−２−６６に準拠してＨＡＳＴ（Ｈｉｇｈｌｙ Ａｃｃｅｌｅｒａｔｅｄ ｔｅｍｐｅｒａｔｕｒｅ ａｎｄ ｈｕｍｉｄｉｔｙ Ｓｔｒｅｓｓ Ｔｅｓｔ）試験を実施した。試験条件は１３０℃、８５％ＲＨ、印加電圧２０Ｖ、１６８時間処理とした。半導体装置１個当り４つの端子について回路のオープン不良の有無を観察し、５個の半導体装置で合計２０回路を観察して不良回路の個数を測定した。
（実施例Ｂ２〜Ｂ４、Ｂ１０）
表７に示す配合で封止材用エポキシ樹脂組成物を調製した以外は実施例Ｂ１と同様にして半導体装置を製造した。得られた半導体装置の特性を実施例Ｂ１と同様にして評価した。その結果を表７に示す。
（実施例Ｂ５〜Ｂ６）
銅ワイヤ４Ｎの代わりに銅ワイヤ５Ｎ又は銅ワイヤ５．５Ｎを用いた以外は実施例Ｂ２と同様にして半導体装置を製造した。得られた半導体装置の特性を実施例Ｂ１と同様にして評価した。その結果を表７に示す。
（実施例Ｂ７）
銅ワイヤ４Ｎの代わりに銅ワイヤ５．５Ｎを用いた以外は実施例Ｂ４と同様にして半導体装置を製造した。得られた半導体装置の特性を実施例Ｂ１と同様にして評価した。その結果を表７に示す。
（実施例Ｂ８〜Ｂ９）
表７に示す配合で封止材用エポキシ樹脂組成物を調製した以外は実施例Ｂ５と同様にして半導体装置を製造した。得られた半導体装置の特性を実施例Ｂ１と同様にして評価した。その結果を表７に示す。
（比較例Ｂ１）
銅ワイヤ４Ｎの代わりに銅ワイヤ４ＮＳを用いた以外は実施例Ｂ２と同様にして半導体装置を製造した。得られた半導体装置の特性を実施例Ｂ１と同様にして評価した。その結果を表８に示す。
（比較例Ｂ２〜Ｂ４）
パラジウム製電極パッドを備えるＴＥＧチップの代わりにアルミニウム製電極パッドを備えるＴＥＧ（ＴＥＳＴ ＥＬＥＭＥＮＴ ＧＲＯＵＰ）チップ（３．５ｍｍ×３．５ｍｍ）を用いた以外はそれぞれ実施例Ｂ２、Ｂ５、Ｂ１０と同様にして半導体装置を製造した。得られた半導体装置の特性を実施例Ｂ１と同様にして評価した。その結果を表８に示す。
表７〜８に示した結果から明らかなように、半導体素子のパラジウム製電極パッドに硫黄元素含有量が５質量ｐｐｍ以下の銅ワイヤでワイヤボンディングを行なった場合（実施例Ｂ１〜Ｂ１０）には、得られた半導体装置は高温保管性、高温動作特性及び耐湿信頼性に優れたものであった。一方、半導体素子のパラジウム製電極パッドに硫黄元素含有量が１３質量ｐｐｍ以下の銅ワイヤでワイヤボンディングを行なった場合（比較例Ｂ１）には、得られた半導体装置は高温保管性、高温動作特性及び耐湿信頼性のいずれにも劣るものであった。また、半導体素子のアルミニウム製電極パッドに硫黄元素含有量が５質量ｐｐｍ以下の銅ワイヤでワイヤボンディングを行なった場合（比較例Ｂ２〜Ｂ４）でも、得られた半導体装置は高温保管性、高温動作特性及び耐湿信頼性のいずれにも劣るものであった。すなわち、本発明のように半導体素子のパラジウム製電極パッドに高銅純度且つ低硫黄元素含有量の銅ワイヤでワイヤボンディングを行なった場合において初めて、優れた高温保管性、高温動作特性及び耐湿信頼性が達成されることが確認された。
比較例Ｂ２と比較例Ｂ３とを対比すると、半導体素子の電極パッドとしてアルミニウム製の電極パッドを用いた場合においては銅ワイヤの銅純度が高くなると高温動作特性は向上するが、高温保管性は変化しなかった。一方、実施例Ｂ２と実施例Ｂ５〜Ｂ６、実施例Ｂ４と実施例Ｂ７とを対比すると、半導体素子の電極パッドとしてパラジウム製電極パッドを用いた場合においては銅ワイヤの銅純度が高くなると高温保管性及び高温動作特性が向上した。すなわち、銅ワイヤの銅純度の向上による効果は半導体素子の電極パッドとしてパラジウム製電極パッドを用いた場合に特に有効であることが確認された。
また、比較例Ｂ２と比較例Ｂ４とを対比すると、半導体素子の電極パッドとしてアルミニウム製の電極パッドを用いた場合においてはエポキシ樹脂及び硬化剤の種類を変更しても高温保管性、高温動作特性及び耐湿信頼性はいずれも変化しなかった。一方、半導体素子の電極パッドとしてパラジウム製電極パッドを用いた場合においては、前記式（６）、（９）及び（１０）で表されるエポキシ樹脂及び前記式（７）で表される硬化剤を含む場合（実施例Ｂ１〜Ｂ９）には、これらを含まない場合（実施例Ｂ１０）に比べて、高温保管性、高温動作特性及び耐湿信頼性が向上した。すなわち、前記式（６）、（９）及び（１０）で表されるエポキシ樹脂及び前記式（７）で表される硬化剤による効果は半導体素子の電極パッドとしてパラジウム製電極パッドを用いた場合に特に有効であることが確認された。
次に、本発明の第三の半導体装置を、実施例Ｃ１〜Ｃ１１及び比較例Ｃ１〜Ｃ１１に基づいて説明する。ここで使用したエポキシ樹脂組成物の各成分を以下に示す。
＜エポキシ樹脂＞
Ｅ−１：ビフェニル型エポキシ樹脂（ジャパンエポキシレジン（株）製「ＹＸ４０００」、融点１０５℃、エポキシ当量１９０）。
Ｅ−２：トリフェノール型エポキシ樹脂（ジャパンエポキシレジン（株）製「１０３２Ｈ６０」、軟化点５９℃、エポキシ当量１７１）。
Ｅ−３：ナフタレン骨格を有する多官能エポキシ樹脂（ＤＩＣ（株）製「ＨＰ４７７０」、融点７２℃、エポキシ当量２０５）。
＜硬化剤＞
Ｈ−１：フェノールノボラック樹脂（住友ベークライト（株）製「ＰＲ−ＨＦ−３」、軟化点８０℃、水酸基当量１０４）。
Ｈ−２：ビフェニレン骨格を有するフェノールアラルキル樹脂（明和化成（株）製「ＭＥＨ−７８５１ＳＳ」、軟化点６５℃、水酸基当量２０３）。
Ｈ−３：フェニレン骨格を有するフェノールアラルキル樹脂（明和化成（株）製「ＭＥＨ−７８００ＳＳ」、軟化点６５℃、水酸基当量１７５）。
＜充填材＞
溶融球状シリカ１：モード径４５μｍ、比表面積２．２ｍ２／ｇ、５５μｍ以上の粗大粒子の含有率０．１質量％（電気化学工業（株）製「ＦＢ８２０」を３００メッシュの篩を用いて粗大粒子を除去したもの）。
溶融球状シリカ２：平均粒径０．５μｍ（（株）アドマテックス製「ＳＯ−２５Ｒ」）。
＜硬化促進剤＞
硬化促進剤１：トリフェニルホスフィン（ＴＰＰ、ケイ・アイ化成（株）製「ＰＰ３６０」）。
硬化促進剤２：トリフェニルホスフィン（ＴＰＰ、ケイ・アイ化成（株）製「ＰＰ３６０」）の１，４−ベンゾキノン付加物。
上記各成分の他、カップリング剤としてエポキシシラン（γ−グリシドキプロピルトリメトキシシラン）、着色剤としてカーボンブラック、離型剤としてカルナバワックスを使用した。
また、実施例Ｃ１〜Ｃ１１及び比較例Ｃ１〜Ｃ１１において使用した銅ワイヤを以下に示す。
＜銅ワイヤ＞
４ＮＣ：田中電子工業（株）製「ＴＰＣＷ」、銅純度９９．９９質量％、硫黄元素含有量４．０質量ｐｐｍ、塩素元素含有量２．０ｐｐｍ、線径２５μｍ。
４ＮＳ：キューリック＆ソファ社製「ＭＡＸＳＯＦＴ」、銅純度９９．９９質量％、硫黄元素含有量７．０質量ｐｐｍ、塩素元素含有量０．０１ｐｐｍ、線径２５μｍ。
４Ｎ：タツタ電線（株）製「ＴＣ−Ｅ」、銅純度９９．９９質量％、硫黄元素含有量３．８質量ｐｐｍ、塩素元素含有量０．１２ｐｐｍ、線径２５μｍ。
５Ｎ：タツタ電線（株）製「ＴＣ−Ａ」、銅純度９９．９９９質量％、硫黄元素含有量０．１質量ｐｐｍ、塩素元素含有量０．０８ｐｐｍ、線径２５μｍ。
５．５Ｎ：タツタ電線（株）製「ＴＣ−Ａ５．５」、銅純度９９．９９９５質量％、硫黄元素含有量０．１質量ｐｐｍ、塩素元素含有量０．００５ｐｐｍ、線径２５μｍ。
（実施例Ｃ１）
（１）封止材用エポキシ樹脂組成物の製造
エポキシ樹脂Ｅ−１（３．４４質量部）及びエポキシ樹脂Ｅ−３（３．４４質量部）と、硬化剤Ｈ−１（３．６２質量部）と、充填材として溶融球状シリカ１（７８．５質量部）及び溶融球状シリカ２（１０．０質量部）と、硬化促進剤としてトリフェニルホスフィン（ＴＰＰ）（０．３質量部）と、カップリング剤としてエポキシシラン（０．２質量部）と、着色剤としてカーボンブラック（０．３質量部）と、離型剤としてカルナバワックス（０．２質量部）とを、ミキサーを用いて常温で混合し、次いで７０〜１００℃でロール混練した。冷却後、粉砕して封止材用エポキシ樹脂組成物を得た。
（２）エポキシ樹脂組成物の物性測定
得られたエポキシ樹脂組成物の物性を以下の方法により測定した。その結果を表９に示す。
＜ガラス転移温度＞
低圧トランスファー成形機（コータキ精機（株）製「ＫＴＳ−３０」）を用いて、金型温度１７５℃、注入圧力９．８ＭＰａ、硬化時間１８０秒の条件でエポキシ樹脂組成物を注入して、１０ｍｍ×４ｍｍ×４ｍｍの試験片を成形し、次いで１７５℃で８時間加熱して後硬化処理を施した。得られた試験片についてセイコーインスツルメンツ（株）製「ＴＭＡ−１００」を用いて昇温速度５℃／分でＴＭＡ分析した。得られたＴＭＡ曲線の６０℃及び２４０℃の接線の交点温度を読み取り、この温度をガラス転移温度（単位：℃）とした。
＜線膨脹係数α１＞
低圧トランスファー成形機（コータキ精機株式会社製「ＫＴＳ−３０」）を用いて、金型温度１７５℃、注入圧力７．４ＭＰａ、硬化時間２分の条件で、エポキシ樹脂組成物を注入成形して長さ１５ｍｍ、幅５ｍｍ、厚さ３ｍｍの試験片を作製し、１７５℃、８時間で後硬化処理を施した。得られた試験片について熱機械分析装置（セイコー電子（株）製「ＴＭＡ−１２０」）を用いて昇温速度５℃／分でＴＭＡ分析を実施した。得られたＴＭＡ曲線の２５℃からガラス転移温度−１０℃までの温度領域における平均の線膨張係数α１（単位：ｐｐｍ／℃）を算出した。
（３）パッドダメージの評価
厚さが１．５μｍのアルミニウム製電極パッドを備えるＴＥＧ（ＴＥＳＴ ＥＬＥＭＥＮＴ ＧＲＯＵＰ）チップ（３．５ｍｍ×３．５ｍｍ）を３５２ピンＢＧＡ（基板は厚さ０．５６ｍｍ、ビスマレイミド・トリアジン樹脂／ガラスクロス基板、パッケージサイズは３０ｍｍ×３０ｍｍ、厚さ１．１７ｍｍ）のダイパッド部に接着し、ＴＥＧチップのアルミニウム製電極パッドと基板側端子（電気的接合部）とをデイジーチェーン接続となるように５Ｎ銅ワイヤを用いてワイヤピッチ５０μｍでワイヤボンディングした。次に、ＴＥＧチップのアルミニウム製電極パッド側のワイヤを引き抜いた後、ＴＥＧチップの電極パッド表面を観察し、この電極パッドの下のチップが露出したものを「パッドダメージ有」、ボールが残ったもの又は前記電極パッドの下のチップが露出しなかったものを「パッドダメージ無」と判定した。その結果を表９に示す。
（４）半導体装置の製造
厚さが１．５μｍのアルミニウム製電極パッドを備えるＴＥＧ（ＴＥＳＴ ＥＬＥＭＥＮＴ ＧＲＯＵＰ）チップ（３．５ｍｍ×３．５ｍｍ）を３５２ピンＢＧＡ（基板は厚さ０．５６ｍｍ、ビスマレイミド・トリアジン樹脂／ガラスクロス基板、パッケージサイズは３０ｍｍ×３０ｍｍ、厚さ１．１７ｍｍ）のダイパッド部に接着し、ＴＥＧチップのアルミニウム製電極パッドと基板側端子（電気的接合部）とをデイジーチェーン接続となるように５Ｎ銅ワイヤを用いてワイヤピッチ５０μｍでワイヤボンディングした。これを、低圧トランスファー成形機（ＴＯＷＡ製「Ｙシリーズ」）を用いて、金型温度１７５℃、注入圧力６．９ＭＰａ、硬化時間２分の条件で前記エポキシ樹脂組成物により封止成形して、３５２ピンＢＧＡパッケージを作製した。このパッケージを１７５℃、４時間の条件で後硬化して半導体装置を得た。
（５）半導体装置の特性評価
作製した半導体装置の特性を以下の方法により測定した。その結果を表９に示す。
＜温度サイクル性＞
得られた半導体装置を−６０℃で３０分間保持し、その後、１５０℃で３０分間保持し、この処理を繰り返し行い、外部クラックの有無を観察した。得られた半導体装置の５０％以上の個数に外部クラック（不良）が発生した繰り返し回数（単位：サイクル）を測定した。温度サイクル試験を５００サイクル実施しても不良が発生しなかった場合には「５００＜」と記載した。
＜高温保管性＞
得られた半導体装置を２００℃の環境下に保管し、２４時間毎に配線間の電気抵抗値を測定し、その値が初期値に対して２０％増加した半導体装置を不良と判定し、不良になるまでの時間（単位：時間）を測定した。測定は５個の半導体装置について行い、このうち、最も早く不良になった時間を表９に示した。また、全ての半導体装置で１９２時間高温保管しても不良が発生しなかった場合には「１９２＜」と記載した。
＜高温動作特性＞
得られた半導体装置のデイジーチェーン接続した銅ワイヤの両端に０．５Ａの直流電流を流し、この状態で半導体装置を１８５℃の環境下に保管し、１２時間毎に配線間の電気抵抗値を測定し、その値が初期値に対して２０％増加した半導体装置を不良と判定し、不良になるまでの時間（単位：時間）を測定した。測定は４個の半導体装置について行い、このうち、最も早く不良になった時間を表９に示した。
＜耐湿信頼性＞
得られた半導体装置についてＩＥＣ６８−２−６６に準拠してＨＡＳＴ（Ｈｉｇｈｌｙ Ａｃｃｅｌｅｒａｔｅｄ ｔｅｍｐｅｒａｔｕｒｅ ａｎｄ ｈｕｍｉｄｉｔｙ Ｓｔｒｅｓｓ Ｔｅｓｔ）試験を実施した。試験条件は１３０℃、８５％ＲＨ、印加電圧２０Ｖ、１６８時間処理とした。半導体装置１個当り４つの端子について回路のオープン不良の有無を観察し、５個の半導体装置で合計２０回路を観察して不良回路の個数を測定した。
（実施例Ｃ２〜Ｃ５）
表９に示す配合で封止材用エポキシ樹脂組成物を調製した以外は実施例Ｃ１と同様にして半導体装置を製造した。得られた半導体装置の特性を実施例Ｃ１と同様にして評価した。その結果を表９に示す。
（実施例Ｃ６）
銅ワイヤ５Ｎの代わりに銅ワイヤ５．５Ｎを用いた以外は実施例Ｃ１と同様にしてパッドダメージを評価し、半導体装置を製造した。得られた半導体装置の特性を実施例Ｃ１と同様にして評価した。その結果を表９に示す。
（実施例Ｃ７）
厚さが１．５μｍのアルミニウム製電極パッドを備えるＴＥＧチップの代わりに厚さが１．２μｍのアルミニウム製電極パッドを備えるＴＥＧ（ＴＥＳＴ ＥＬＥＭＥＮＴ ＧＲＯＵＰ）チップ（３．５ｍｍ×３．５ｍｍ）を用いた以外は実施例Ｃ１と同様にしてパッドダメージを評価し、半導体装置を製造した。得られた半導体装置の特性を実施例Ｃ１と同様にして評価した。その結果を表９に示す。
（実施例Ｃ８）
厚さが１．５μｍのアルミニウム製電極パッドを備えるＴＥＧチップの代わりに厚さが２．０μｍのアルミニウム製電極パッドを備えるＴＥＧ（ＴＥＳＴ ＥＬＥＭＥＮＴ ＧＲＯＵＰ）チップ（３．５ｍｍ×３．５ｍｍ）を用いた以外は実施例Ｃ１と同様にしてパッドダメージを評価し、半導体装置を製造した。得られた半導体装置の特性を実施例Ｃ１と同様にして評価した。その結果を表９に示す。
（比較例Ｃ１）
厚さが１．５μｍのアルミニウム製電極パッドを備えるＴＥＧチップの代わりに厚さが１．０μｍのアルミニウム製電極パッドを備えるＴＥＧ（ＴＥＳＴ ＥＬＥＭＥＮＴ ＧＲＯＵＰ）チップ（３．５ｍｍ×３．５ｍｍ）を用いた以外は実施例Ｃ１と同様にしてパッドダメージを評価し、半導体装置を製造した。得られた半導体装置の特性を実施例Ｃ１と同様にして評価した。その結果を表１０に示す。
（比較例Ｃ２〜Ｃ４）
銅ワイヤ５Ｎの代わりにそれぞれ銅ワイヤ４ＮＣ、銅ワイヤ４ＮＳ又は銅ワイヤ４Ｎを用いた以外は実施例Ｃ１と同様にしてパッドダメージを評価し、半導体装置を製造した。得られた半導体装置の特性を実施例Ｃ１と同様にして評価した。その結果を表１０に示す。
（比較例Ｃ５〜Ｃ７）
表２に示す配合で封止材用エポキシ樹脂組成物を調製した以外は実施例Ｃ１と同様にして半導体装置を製造した。得られた半導体装置の特性を実施例Ｃ１と同様にして評価した。その結果を表１０に示す。
表９〜１０に示した結果から明らかなように、半導体素子に設けられた厚さが１．２μｍ以上のアルミニウム製電極パッドに、銅純度が９９．９９９質量％以上であり、硫黄元素含有量が５質量ｐｐｍ以下且つ塩素元素含有量が０．１ｐｐｍ以下の銅ワイヤでワイヤボンディングを行なった場合（実施例Ｃ１〜Ｃ８）には、前記半導体素子の電極パッドには損傷が見られず、得られた半導体装置は温度サイクル性、高温保管性、高温動作特性及び耐湿信頼性に優れたものであった。
一方、半導体素子に設けられた厚さが１．０μｍの電極パッドにワイヤボンディングを行なった場合（比較例Ｃ１）及び半導体素子に設けられた厚さが１．５μｍの電極パッドに硫黄元素含有量が７質量ｐｐｍの銅ワイヤでワイヤボンディングを行なった場合（比較例Ｃ３）には、前記半導体素子の電極パッドは損傷し、得られた半導体装置は高温保管性、高温動作特性及び耐湿信頼性に劣るものであった。塩素元素含有量が２質量ｐｐｍの銅ワイヤでワイヤボンディングを行なった場合（比較例Ｃ２）には、前記半導体素子の電極パッドに損傷は見られなかったが、得られた半導体装置は高温保管性、高温動作特性及び耐湿信頼性に劣るものであった。銅純度が９９．９９質量％の銅ワイヤでワイヤボンディングを行なった場合（比較例Ｃ４）には、前記半導体素子の電極パッドには損傷が見られず、得られた半導体装置は温度サイクル性及び高温保管性に優れたものであったが、高温動作特性及び耐湿信頼性に劣るものであった。また、ガラス転移温度が１９５℃の封止材で封止した場合（比較例Ｃ５）には得られた半導体装置は高温動作特性及び耐湿信頼性に劣るものであり、ガラス転移温度が１２５℃の封止材で封止した場合（比較例Ｃ６）には、得られた半導体装置は温度サイクル性、高温保管性及び高温動作特性に劣るものであった。線膨張係数α１が４ｐｐｍ／℃の封止材を用いた場合（比較例Ｃ７）には、得られた半導体装置は高温保管性、高温動作特性及び耐湿信頼性に劣るものであった。
（実施例Ｃ９〜Ｃ１１）
アルミニウム製電極パッドを備えるＴＥＧチップの代わりに、厚さが１．５μｍのアルミニウム製電極パッドとｌｏｗ−Ｋ層間絶縁膜を備えるＪＴＥＧ Ｐｈａｓｅ１０チップ（５．０２ｍｍ×５．０２ｍｍ）を用いた以外は、それぞれ実施例Ｃ１、Ｃ５及びＣ６と同様にしてパッドダメージを評価し、半導体装置を製造した。得られた半導体装置の温度サイクル性を実施例Ｃ１と同様にして評価した。この温度サイクル試験後、半導体装置をクロスセクションポリッシャを用いて切断し、ｌｏｗ−Ｋ層間絶縁膜のクラックの有無を観察した。その結果を表１１に示す。
（比較例Ｃ８〜Ｃ１１）
アルミニウム製電極パッドを備えるＴＥＧチップの代わりに、厚さが１．５μｍのアルミニウム製電極パッドとｌｏｗ−Ｋ層間絶縁膜を備えるＪＴＥＧ Ｐｈａｓｅ１０チップ（５．０２ｍｍ×５．０２ｍｍ）を用いた以外は、それぞれ比較例Ｃ３〜Ｃ６と同様にしてパッドダメージを評価し、半導体装置を製造した。得られた半導体装置の温度サイクル性を実施例Ｃ１と同様にして評価した。この温度サイクル試験後、半導体装置をクロスセクションポリッシャを用いて切断し、ｌｏｗ−Ｋ層間絶縁膜のクラックの有無を観察した。その結果を表１１に示す。
表１１に示した結果から明らかなように、ｌｏｗ−Ｋ層間絶縁膜を備える半導体素子に設けられた厚さが１．２μｍ以上のアルミニウム製電極パッドに、銅純度が９９．９９９質量％以上であり、硫黄元素含有量が５質量ｐｐｍ以下且つ塩素元素含有量が０．１ｐｐｍ以下の銅ワイヤでワイヤボンディングを行なった場合（実施例Ｃ９〜Ｃ１１）でも、前記ｌｏｗ−Ｋ層間絶縁膜には損傷は見られなかった。
一方、ｌｏｗ−Ｋ層間絶縁膜を備える半導体素子に設けられた厚さが１．５μｍの電極パッドに、硫黄元素含有量が７質量ｐｐｍの銅ワイヤでワイヤボンディングを行なった場合（比較例Ｃ８）、銅純度が９９．９９質量％の銅ワイヤでワイヤボンディングを行なった場合（比較例Ｃ９）、ガラス転移温度が１９５℃の封止材で封止した場合（比較例Ｃ１０）、およびガラス転移温度が１２５℃の封止材で封止した場合（比較例Ｃ１１）にはいずれも、前記ｌｏｗ−Ｋ層間絶縁膜には損傷が観察された。
以上説明したように、本発明によれば、回路基板と半導体素子の各電極パッドとを電気的に接続する銅製ワイヤがマイグレーションを起こし難く、耐湿信頼性、高温保管特性に優れた半導体装置を得ることが可能となる。したがって、本発明の第一の半導体装置は、工業的な樹脂封止型半導体装置、特に片面封止による表面実装用の樹脂封止型半導体装置などとして有用である。
また、本発明によれば、リードフレーム又は回路基板に設けられた電気的接合部と半導体素子に設けられた電極パッドを接続する銅ワイヤと、半導体素子の電極パッドとの接合部が腐食しにくくなる。したがって、本発明の第二の半導体装置は、高温保管性、高温動作特性及び耐湿信頼性に優れるため、工業的な樹脂封止型半導体装置、特に自動車用途など高温環境下や高温高湿環境下に用いられる樹脂封止型半導体装置などとして有用である。
さらに、本発明によれば、半導体素子に設けられた電極パッドに損傷がなく、温度サイクル性、高温保管性、高温動作特性及び耐湿信頼性に優れた半導体装置を得ることが可能となる。したがって、本発明の第三の半導体装置は、半導体素子に厚さ１．２μｍ以上の電極パッドを設けた場合であっても上記特性に優れるため、工業的な樹脂封止型半導体装置、特に低誘電率絶縁膜を備える半導体素子を用いた半導体装置などとして有用である。
１：半導体素子、２：ダイボンド材硬化体、３：リードフレーム、３ａ：リードフレームのダイパッド、３ｂ：リードフレームのワイヤボンド部、４：銅ワイヤ、５：封止材、６：半導体素子の電極パッド、７：回路基板、８：回路基板の電極パッド、９：ソルダーレジスト、１０：半田ボール、１１：ダイシングライン。

Claims (4)

  1. ダイパッド部を有するリードフレーム又は回路基板と、前記リードフレームのダイパッド部上又は前記回路基板上に搭載された１個以上の半導体素子と、前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドとを電気的に接続する銅ワイヤと、前記半導体素子と前記銅ワイヤとを封止する封止材とを備え、
    前記半導体素子に設けられた電極パッドの厚さが１．２μｍ以上であり、
    前記銅ワイヤの銅純度が９９．９９９質量％以上であり、前記銅ワイヤの硫黄元素含有量が５質量ｐｐｍ以下且つ前記銅ワイヤの塩素元素含有量が０．１質量ｐｐｍ以下であり、
    前記封止材のガラス転移温度が１３５℃以上１９０℃以下であり、
    前記封止材のガラス転移温度以下の温度領域における線膨張係数が５ｐｐｍ／℃以上９ｐｐｍ／℃以下である、
    半導体装置。
  2. 前記封止材がエポキシ樹脂組成物の硬化物である、請求項１に記載の半導体装置。
  3. 前記エポキシ樹脂組成物が球状シリカを８８．５質量％以上含有するものである、請求項２に記載の半導体装置。
  4. 前記半導体素子が低誘電率絶縁膜を備えるものである、請求項１〜３のうちのいずれか一項に記載の半導体装置。
JP2014213948A 2008-10-10 2014-10-20 半導体装置 Pending JP2015039027A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014213948A JP2015039027A (ja) 2008-10-10 2014-10-20 半導体装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2008263917 2008-10-10
JP2008263917 2008-10-10
JP2009003700 2009-01-09
JP2009003694 2009-01-09
JP2009003700 2009-01-09
JP2009003694 2009-01-09
JP2014213948A JP2015039027A (ja) 2008-10-10 2014-10-20 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013232157A Division JP2014033230A (ja) 2008-10-10 2013-11-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2015039027A true JP2015039027A (ja) 2015-02-26

Family

ID=42100601

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010532919A Expired - Fee Related JP5532258B2 (ja) 2008-10-10 2009-10-06 半導体装置
JP2013232157A Pending JP2014033230A (ja) 2008-10-10 2013-11-08 半導体装置
JP2014213948A Pending JP2015039027A (ja) 2008-10-10 2014-10-20 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010532919A Expired - Fee Related JP5532258B2 (ja) 2008-10-10 2009-10-06 半導体装置
JP2013232157A Pending JP2014033230A (ja) 2008-10-10 2013-11-08 半導体装置

Country Status (7)

Country Link
US (2) US20110089549A1 (ja)
JP (3) JP5532258B2 (ja)
KR (2) KR20110066929A (ja)
CN (3) CN103295977A (ja)
SG (1) SG195543A1 (ja)
TW (1) TW201030907A (ja)
WO (1) WO2010041651A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102666724B (zh) 2009-12-07 2015-10-14 住友电木株式会社 半导体密封用环氧树脂组合物、其固化体及半导体装置
US20130243715A1 (en) * 2010-11-24 2013-09-19 L'oreal S.A. Compositions containing acrylic thickener and oil
JP6181907B2 (ja) * 2011-11-15 2017-08-16 互応化学工業株式会社 カルボキシル基含有樹脂及びソルダーレジスト用樹脂組成物
JP5088981B1 (ja) * 2011-12-21 2012-12-05 田中電子工業株式会社 Ｐｄ被覆銅ボールボンディングワイヤ
CN104205314B (zh) * 2012-03-22 2017-02-22 住友电木株式会社 半导体装置及其制造方法
KR101902611B1 (ko) * 2012-03-23 2018-09-28 스미또모 베이크라이트 가부시키가이샤 반도체 장치
US20130277816A1 (en) 2012-04-18 2013-10-24 Texas Instruments Incorporated Plastic-packaged semiconductor device having wires with polymerized insulator skin
US10014261B2 (en) * 2012-10-15 2018-07-03 Palo Alto Research Center Incorporated Microchip charge patterning
DE102012223515A1 (de) * 2012-12-18 2014-06-18 Hilti Aktiengesellschaft Dämmschichtbildende Zusammensetzung und deren Verwendung
US9379048B2 (en) * 2013-02-28 2016-06-28 Semiconductor Components Industries, Llc Dual-flag stacked die package
CN103323505A (zh) * 2013-06-13 2013-09-25 广东生益科技股份有限公司 一种耐离子迁移性能优劣的评价方法
CN105308731B (zh) * 2013-06-20 2019-04-30 住友电木株式会社 半导体装置
JP6320239B2 (ja) * 2013-09-24 2018-05-09 日東電工株式会社 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
CN104576553B (zh) * 2013-10-28 2017-08-29 日月光半导体制造股份有限公司 半导体封装件、封装树脂、封胶与其制造方法
CN106461366A (zh) * 2014-03-25 2017-02-22 住友电木株式会社 环氧树脂组合物和静电电容型指纹传感器
US9437459B2 (en) * 2014-05-01 2016-09-06 Freescale Semiconductor, Inc. Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
CN105131597B (zh) * 2014-06-05 2017-11-21 广东生益科技股份有限公司 一种无卤树脂组合物以及使用它的预浸料和印制电路用层压板
CN104371273B (zh) * 2014-11-11 2017-05-24 广东生益科技股份有限公司 一种无卤树脂组合物及用其制作的预浸料与层压板
US10079188B2 (en) * 2015-03-05 2018-09-18 Sumitomo Bakelite Co., Ltd. Resin composition for encapsulating, manufacturing method of on-vehicle electronic control unit, and on-vehicle electronic control unit
WO2016175271A1 (ja) * 2015-04-28 2016-11-03 味の素株式会社 封止用樹脂組成物および封止用シート
JP2017069431A (ja) * 2015-09-30 2017-04-06 株式会社デンソー 半導体装置
JP6251461B1 (ja) * 2016-03-29 2017-12-20 日本碍子株式会社 静電チャックヒータ
JP2017179185A (ja) * 2016-03-31 2017-10-05 住友ベークライト株式会社 半導体封止用エポキシ樹脂組成物および半導体装置
DE102016109356A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses
JP6939243B2 (ja) * 2016-09-27 2021-09-22 住友ベークライト株式会社 静電容量型センサ封止用樹脂組成物および静電容量型センサ
JP7091618B2 (ja) * 2016-09-27 2022-06-28 住友ベークライト株式会社 静電容量型センサ封止用樹脂組成物および静電容量型センサ
JP7172019B2 (ja) * 2017-02-01 2022-11-16 昭和電工マテリアルズ株式会社 封止用樹脂組成物及び半導体装置
KR102440119B1 (ko) 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
DE102017121485A1 (de) * 2017-09-15 2019-03-21 Infineon Technologies Austria Ag Halbleitervorrichtung mit Kupferkorrosionsinhibitoren
US11011483B2 (en) * 2018-02-21 2021-05-18 Texas Instruments Incorporated Nickel alloy for semiconductor packaging
TWI698484B (zh) * 2018-10-12 2020-07-11 台燿科技股份有限公司 無溶劑之樹脂組合物及其應用
KR20220037069A (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN113360418B (zh) * 2021-08-10 2021-11-05 武汉迎风聚智科技有限公司 一种系统测试方法以及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022049A (ja) * 1998-06-26 2000-01-21 Toray Ind Inc 樹脂封止型半導体装置及び樹脂封止型半導体装置封止用エポキシ樹脂組成物
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
JP2006143775A (ja) * 2004-11-16 2006-06-08 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び低誘電率層間絶縁膜を有する半導体装置
WO2006134724A1 (ja) * 2005-06-15 2006-12-21 Nippon Mining & Metals Co., Ltd. 超高純度銅及びその製造方法並びに超高純度銅からなるボンディングワイヤ
JP2008153625A (ja) * 2006-11-21 2008-07-03 Sumitomo Metal Mining Co Ltd 銅ボンディングワイヤ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713273B2 (ja) * 1985-10-30 1995-02-15 タツタ電線株式会社 半導体素子用ボンディング線およびその製造方法
JPS62123731A (ja) * 1985-11-22 1987-06-05 Furukawa Electric Co Ltd:The 半導体装置
JP2862718B2 (ja) * 1991-05-20 1999-03-03 日東電工株式会社 半導体装置
JPH0786325A (ja) * 1993-09-14 1995-03-31 Hitachi Cable Ltd 電子機器用銅線
JPH0880251A (ja) * 1994-09-14 1996-03-26 Matsushita Electric Ind Co Ltd 炊飯器
JP3135108B2 (ja) * 1995-09-12 2001-02-13 住友ベークライト株式会社 光学部品固定用接着剤
EP0812883A4 (en) * 1995-12-28 2001-05-16 Toray Industries EPOXY RESIN COMPOSITION
SG63803A1 (en) * 1997-01-23 1999-03-30 Toray Industries Epoxy-resin composition to seal semiconductors and resin-sealed semiconductor device
CN1244038A (zh) * 1998-08-04 2000-02-09 长兴化学工业股份有限公司 半导体封装用树脂组合物
US7070748B2 (en) * 2000-09-27 2006-07-04 Mitsubishi Rayon Co., Ltd. Non-porous spherical silica and method for production thereof
JP2003142636A (ja) * 2001-08-02 2003-05-16 Nec Kyushu Ltd 封止用樹脂、樹脂封止型半導体及びシステムインパッケージ
US20040245320A1 (en) * 2001-10-23 2004-12-09 Mesato Fukagaya Bonding wire
JP2004064033A (ja) * 2001-10-23 2004-02-26 Sumitomo Electric Wintec Inc ボンディングワイヤー
KR100637305B1 (ko) * 2002-02-27 2006-10-23 히다치 가세고교 가부시끼가이샤 봉지용 에폭시 수지 조성물 및 이를 사용한 전자 부품 장치
JP2004315753A (ja) * 2003-04-18 2004-11-11 Kyocera Chemical Corp 封止用樹脂組成物および半導体装置
JP2006117881A (ja) * 2004-10-25 2006-05-11 Air Water Chemical Inc エポキシ樹脂用添加剤、その組成物及びその用途
SG170630A1 (en) * 2004-11-02 2011-05-30 Sumitomo Bakelite Co Epoxy resin composition and semiconductor device
JP2006174711A (ja) * 2004-12-20 2006-07-06 Kurita Water Ind Ltd 茶ペーストの製造方法
JP2006176654A (ja) * 2004-12-22 2006-07-06 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
KR101019811B1 (ko) * 2005-01-05 2011-03-04 신닛테츠 마테리알즈 가부시키가이샤 반도체 장치용 본딩 와이어
JP4742612B2 (ja) * 2005-02-23 2011-08-10 住友ベークライト株式会社 半導体封止用エポキシ樹脂組成物及び半導体装置
US20060241215A1 (en) * 2005-04-25 2006-10-26 Shin-Etsu Chemical Co., Ltd. Semiconductor encapsulating epoxy resin composition and semiconductor device
JP2008045075A (ja) * 2006-08-21 2008-02-28 Sumitomo Bakelite Co Ltd 封止用エポキシ樹脂組成物及び電子部品装置
KR101398732B1 (ko) * 2006-10-06 2014-05-27 스미토모 베이클리트 컴퍼니 리미티드 반도체 봉지용 에폭시 수지 조성물 및 반도체 장치
JP5277609B2 (ja) * 2006-10-30 2013-08-28 住友ベークライト株式会社 半導体封止用エポキシ樹脂組成物及び半導体装置
JP5119798B2 (ja) * 2006-12-20 2013-01-16 住友ベークライト株式会社 エポキシ樹脂組成物および半導体装置
JP2008166314A (ja) * 2006-12-26 2008-07-17 Sumitomo Bakelite Co Ltd 半導体装置及び封止用エポキシ樹脂組成物
JP2008214559A (ja) * 2007-03-07 2008-09-18 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物および半導体装置
JP2009059962A (ja) * 2007-08-31 2009-03-19 Sumitomo Metal Mining Co Ltd 半導体パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022049A (ja) * 1998-06-26 2000-01-21 Toray Ind Inc 樹脂封止型半導体装置及び樹脂封止型半導体装置封止用エポキシ樹脂組成物
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
JP2006143775A (ja) * 2004-11-16 2006-06-08 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び低誘電率層間絶縁膜を有する半導体装置
WO2006134724A1 (ja) * 2005-06-15 2006-12-21 Nippon Mining & Metals Co., Ltd. 超高純度銅及びその製造方法並びに超高純度銅からなるボンディングワイヤ
JP2008153625A (ja) * 2006-11-21 2008-07-03 Sumitomo Metal Mining Co Ltd 銅ボンディングワイヤ

Also Published As

Publication number Publication date
CN103295977A (zh) 2013-09-11
US20110089549A1 (en) 2011-04-21
JP5532258B2 (ja) 2014-06-25
JP2014033230A (ja) 2014-02-20
US20140035115A1 (en) 2014-02-06
TW201030907A (en) 2010-08-16
CN102165583B (zh) 2015-05-20
JPWO2010041651A1 (ja) 2012-03-08
CN102165583A (zh) 2011-08-24
WO2010041651A1 (ja) 2010-04-15
KR20110066929A (ko) 2011-06-17
CN103295992A (zh) 2013-09-11
KR20140127362A (ko) 2014-11-03
SG195543A1 (en) 2013-12-30

Similar Documents

Publication Publication Date Title
JP5532258B2 (ja) 半導体装置
JP5393207B2 (ja) 半導体装置
WO2011070739A1 (ja) 半導体封止用エポキシ樹脂組成物、その硬化体及び半導体装置
US20150054146A1 (en) Semiconductor device
KR101678256B1 (ko) 반도체 장치
US9230892B2 (en) Semiconductor device and method of manufacturing the same
JP2013209450A (ja) 半導体封止用エポキシ樹脂組成物
US9147645B2 (en) Semiconductor device
JP2008166314A (ja) 半導体装置及び封止用エポキシ樹脂組成物
JP6341203B2 (ja) 半導体装置
WO2011030516A1 (ja) 半導体装置
WO2013145609A1 (ja) 半導体封止用エポキシ樹脂組成物、その硬化体及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151225