KR101678256B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101678256B1
KR101678256B1 KR1020127011809A KR20127011809A KR101678256B1 KR 101678256 B1 KR101678256 B1 KR 101678256B1 KR 1020127011809 A KR1020127011809 A KR 1020127011809A KR 20127011809 A KR20127011809 A KR 20127011809A KR 101678256 B1 KR101678256 B1 KR 101678256B1
Authority
KR
South Korea
Prior art keywords
epoxy resin
group
general formula
mass
resin composition
Prior art date
Application number
KR1020127011809A
Other languages
English (en)
Other versions
KR20120091190A (ko
Inventor
신이치 젠부츠
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20120091190A publication Critical patent/KR20120091190A/ko
Application granted granted Critical
Publication of KR101678256B1 publication Critical patent/KR101678256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C08K7/16—Solid spheres
    • C08K7/18—Solid spheres inorganic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C08K7/22—Expanded, porous or hollow particles
    • C08K7/24—Expanded, porous or hollow particles inorganic
    • C08K7/26—Silicon- containing compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Abstract

본 발명에 따르면, 리드 프레임 또는 회로 기판과, 상기 리드 프레임 또는 회로 기판 상에 적층 및/또는 병렬되어 탑재된 1 이상의 반도체 소자와, 상기 리드 프레임 또는 회로 기판과 상기 반도체 소자를 전기적으로 접합하는 구리 와이어와, 상기 반도체 소자와 상기 구리 와이어를 봉지하는 봉지재를 구비한 반도체 장치로서, 상기 구리 와이어의 선 지름이 18㎛ 이상 23㎛ 이하이고, 상기 봉지재가 에폭시 수지 조성물의 경화물로 구성되어 있으며, 상기 에폭시 수지 조성물이 (A) 에폭시 수지, (B) 경화제, (C) 구상 실리카, (D) 금속 수산화물 및/또는 금속 수산화물 고용체를 포함하는 것이고, 상기 반도체 장치가 상기 에폭시 수지 조성물에 의한 봉지 성형 후에 개편화되는 공정을 거쳐 얻어지는 것을 특징으로 하는 반도체 장치가 제공된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것이다. 보다 상세하게는 다이 패드부를 가지는 리드 프레임 또는 회로 기판과, 상기 리드 프레임의 다이 패드부 상 또는 상기 회로 기판 상에 적층 혹은 병렬되어 탑재된 1 이상의 반도체 소자와, 상기 리드 프레임의 다이 패드부 또는 상기 회로 기판에 마련된 전기적 접합부와 상기 반도체 소자에 마련된 전극 패드를 전기적으로 접합하는 구리 와이어와, 상기 반도체 소자와 상기 구리 와이어를 봉지하는 봉지재를 구비한 반도체 장치에 관한 것이다.
종래부터 다이오드, 트랜지스터, 집적회로 등의 전자 부품은 주로 에폭시 수지 조성물의 경화물에 의해 봉지되어 있다. 특히, 집적회로에서는 에폭시 수지, 페놀 수지계 경화제, 및 용융 실리카, 결정 실리카 등의 무기 충전재를 배합한 내열성, 내습성이 뛰어난 에폭시 수지 조성물이 이용되고 있다. 그런데, 최근 전자기기의 소형화, 경량화, 고성능화의 시장 동향에 있어서, 반도체 소자의 고집적화가 해마다 진행되고, 또 반도체 장치의 표면 실장화가 촉진되어 반도체 소자의 봉지에서 이용되고 있는 에폭시 수지 조성물의 내열성, 내습성의 요구는 더욱더 엄격한 것이 되어지고 있다.
한편, 반도체 장치에 대한 비용 절감의 요구도 강해지고, 종래의 금선 접합에서는 비용이 높기 때문에, 알루미늄, 구리 합금, 구리 등의 비금(非金) 금속에 의한 접합도 채용되고 있다. 그렇지만, 특히 자동차 용도에 있어서, 비금 금속에는 비용에 더해 150℃를 넘는 고온 환경 하에서의 고온 보관 특성, 고온 동작 특성, 60℃, 상대 습도 60％를 넘는 고온·고습 환경 하에서의 내습 신뢰성이라는 전기적 신뢰성도 요구된다. 또, 비금 와이어에 의한 접합에 있어서는 마이그레이션(migration), 부식, 전기 저항값의 증대라는 문제가 있어, 반드시 만족할 수 있는 것은 아니었다.
특히, 구리 와이어를 이용한 반도체 장치에 있어서는 내습 신뢰성 시험에서 구리가 부식하기 쉬워 신뢰성이 부족하다는 문제가 있다. 와이어선 지름이 비교적 굵은 구리 와이어는 디스크리트(discrete)용 파워 디바이스에서 사용 실적이 있지만, 와이어선 지름 25㎛ 이하의 구리 와이어는 IC 용도, 특히 회로 기판 기인의 불순물의 영향을 받는 한면 봉지 패키지에 대한 적용은 어려운 것이 현 상황이다.
특허문헌 1에서는 구리 와이어 자체의 가공성을 개선함으로써 접합부의 신뢰성을 향상시키는 것이 제안되고 있다. 또, 특허문헌 2에서는 구리선에 도전성 금속을 피복함으로써 구리선의 산화를 방지해 접합 신뢰성을 개선시키는 것이 제안되고 있다. 그러나, 수지로 봉지된 패키지, 즉 반도체 장치 자체의 부식, 내습 신뢰성이라는 전기적 신뢰성에 대해서는 고려되고 있지 않다.
또, 패키지의 소형 박육화와 동시에 생산성의 향상을 도모하기 위해서, 다수개의 반도체 소자를 일괄 성형하고, 성형 후에 개편으로 잘라내어 각 소자를 얻는 MAP 성형이 주류가 되고 있다. MAP 성형품은 얇고 대형인 성형품을 성형하기 위해서 봉지 수지에는 저점도화, 개편화하는 경우의 절단에 견딜 수 있는 강도, 갈라져 흠이 생기지 않는 유연함, 나아가서는 컷하는 칼날에 대한 저마모성 등이 요구된다. 상술한 패키지 신뢰성의 향상을 위해서는 봉지 수지에 무기 충전재를 고충전화하여 흡습율을 저하시키는 것이 바람직하다. 그러나, 무기 충전재의 고충전화에 의해, 절삭 저항이 높아 칼날이 마모되기 쉽고, 개편화시에 칼날에 씹혀서 파손되는 문제가 발생하는 경우가 있다. 따라서, 봉지 수지에는 개편화의 용이함 및 칼날에 대한 저마모성이 요구된다.
일본 특공 평6-017554호 공보 일본 특개 2007-12776호 공보
본 발명은 상기 종래 기술이 가지는 과제를 감안해 이루어진 것으로, 리드 프레임 또는 회로 기판과 반도체 소자와 구리 와이어와 봉지재를 구비한 반도체 장치로서, 상기 반도체 소자와 상기 구리 와이어를 상기 봉지재용 에폭시 수지 조성물로 일괄 봉지 성형한 후에, 성형품을 컷해 개편화하는 MAP 방식으로 얻어지는 반도체 장치에 있어서, 봉지 성형 후의 개편화가 용이하고, 컷에 이용하는 칼날의 마모가 적으며, 또한 리드 프레임 또는 회로 기판의 전기적 접합부와 반도체 소자의 전극 패드를 전기적으로 접합하는 구리 와이어가 부식되기 어렵고, 고온 보관 특성, 고온 동작 특성, 내습 신뢰성의 밸런스가 뛰어난 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명에 따르면, 전기적 접합부를 구비하는 다이 패드부를 가지는 리드 프레임 또는 회로 기판과 이 리드 프레임의 이 다이 패드부 상 또는 이 회로 기판 상에 적층 혹은 병렬되어 탑재된, 전극 패드를 구비하는 1 이상의 반도체 소자와, 이 리드 프레임 또는 이 회로 기판의 이 전기적 접합부와 이 반도체 소자의 이 전극 패드를 전기적으로 접합하는 구리 와이어와, 이 반도체 소자와 이 구리 와이어를 봉지하는 봉지재를 구비하는 반도체 장치로서, 이 구리 와이어의 선 지름이 18㎛ 이상, 23㎛ 이하이고, 이 봉지재가 에폭시 수지 조성물의 경화물로 구성되며, 이 에폭시 수지 조성물이 (A) 에폭시 수지, (B) 경화제, (C) 구상 실리카, (D) 금속 수산화물 및/또는 금속 수산화물 고용체를 포함하고, 이 반도체 장치는 이 에폭시 수지 조성물에 의한 봉지 성형 후에 개편화되는 공정을 거쳐 얻어지는 반도체 장치가 제공된다.
본 발명의 일실시 형태에 따르면, 상기 반도체 장치에 있어서 상기 (D) 금속 수산화물 및/또는 금속 수산화물 고용체의 평균 입경은 1㎛ 이상, 10㎛ 이하이다.
본 발명의 일실시 형태에 따르면, 상기 반도체 장치에 있어서 상기 (D) 금속 수산화물 및/또는 금속 수산화물 고용체의 상기 에폭시 수지 조성물 전체 질량에 대한 함유 비율은 1질량％ 이상, 10질량％ 이하이다.
본 발명의 일실시 형태에 따르면, 상기 반도체 장치에 있어서 상기 (D) 금속 수산화물 및/또는 금속 수산화물 고용체는 결정수를 20질량％ 이상 함유한다.
본 발명의 일실시 형태에 따르면, 상기 반도체 장치에 있어서 상기 (D) 금속 수산화물 및/또는 금속 수산화물 고용체는 수산화 알루미늄 및/또는 수산화 마그네슘이다.
본 발명의 일실시 형태에 따르면, 상기 반도체 장치에 있어서 상기 에폭시 수지 조성물은 수산화 지르코늄, 하이드로탈사이트, 베마이트로 이루어진 군으로부터 선택되는 1종 이상의 알루미늄 부식 방지제를 더 포함한다.
본 발명의 일실시 형태에 따르면, 상기 반도체 장치에 있어서 상기 (C) 구상 실리카의 모드 지름은 35㎛ 이하이고, 또한 상기 (C) 구상 실리카에 포함되는 55㎛ 이상의 입자의 함유율은 0.1질량％ 이하이다.
본 발명의 일실시 형태에 따르면, 상기 반도체 장치에 있어서 상기 에폭시 수지는
일반식 (1)：
Figure 112012036364313-pct00001
(일반식 (1)에 있어서, -R1-는 페닐렌기 또는 나프틸렌기이고, -R1-가 나프틸렌기인 경우 글리시딜 에테르기의 결합 위치는 α 위치여도 β 위치여도 되며, -R2-는 페닐렌기, 비페닐렌기 또는 나프틸렌기이고, R3 및 R4는 각각 R1 및 R2에 도입되고 탄소수 1~10의 탄화수소기이며, 이것들은 서로 동일해도 되고 상이해도 되며, a는 0~5의 정수이고, b는 0~8의 정수이며, n1의 평균값은 1 이상, 3 이하의 정수이다)로 나타내는 에폭시 수지,
일반식 (2)：
Figure 112012036364313-pct00002
(일반식 (2)에 있어서, R5는 탄소수 1~4의 탄화수소기이고, 서로 동일해도 되고 상이해도 되며, R6은 수소 원자 또는 탄소수 1~4의 탄화수소기이고, 서로 동일해도 되고 상이해도 되며, c 및 d는 0 또는 1의 정수이고, e는 0~5의 정수이다)로 나타내는 에폭시 수지,
일반식 (3)：
Figure 112012036364313-pct00003
(일반식 (3)에 있어서, R7 및 R8은 수소 원자 또는 메틸기이며, n3는 0~5의 정수이다)에서 나타내는 에폭시 수지, 및
일반식 (4)：
Figure 112012036364313-pct00004
(일반식 (4)에 있어서, n4의 평균값은 0 이상, 4 이하의 정수이다)로 나타내는 에폭시 수지
로 이루어진 군으로부터 선택되는 적어도 1종의 에폭시 수지를 포함한다.
본 발명의 일실시 형태에 따르면, 상기 반도체 장치에 있어서 상기 경화제는
일반식 (5)：
Figure 112012036364313-pct00005
(일반식 (5)에 있어서, -R9-는 페닐렌기 또는 나프틸렌기이며, -R9-가 나프틸렌기인 경우 수산기의 결합 위치는 α 위치여도 β 위치여도 되고, -R10-는 페닐렌기, 비페닐렌기 또는 나프틸렌기이며, R11 및 R12는 각각 R9, R10에 도입되고 탄소수 1~10의 탄화수소기이며, 이것들은 서로 동일해도 되고 상이해도 되며, f는 0~5의 정수이고, g는 0~8의 정수이며, n5의 평균값은 1 이상, 3 이하의 정수이다)로 나타내는 페놀 수지를 포함한다.
본 발명의 일실시 형태에 따르면, 상기 반도체 장치에 있어서 상기 경화제는
일반식 (6)：
Figure 112012036364313-pct00006
(일반식 (6)에 있어서, n6의 평균값은 0 이상, 4 이하의 정수이다)으로 나타내는 페놀 수지를 포함한다.
본 발명에 따르면, 리드 프레임 또는 회로 기판과 반도체 소자와 구리 와이어와 봉지재를 구비한 반도체 장치로서, 상기 반도체 소자와 상기 구리 와이어를 상기 봉지재용 에폭시 수지 조성물로 일괄 봉지 성형한 후에, 성형품을 컷해 개편화하는 MAP 방식의 반도체 장치에 있어서, 봉지 성형 후의 개편화가 용이하고, 컷하는 칼날의 마모가 적으며, 또한 리드 프레임 또는 회로 기판의 전기적 접합부와 반도체 소자의 전극 패드를 전기적으로 접합하는 구리 와이어가 부식하기 어렵고, 고온 보관 특성, 고온 동작 특성, 내습 신뢰성의 밸런스가 뛰어난 반도체 장치를 얻을 수 있다.
도 1은 본 발명의 일실시 형태와 관련된 반도체 장치의 단면 구조를 나타낸 도면이다.
이하, 본 발명의 반도체 장치에 대해서 상세하게 설명한다.
본 발명의 반도체 장치는 리드 프레임 또는 회로 기판과 반도체 소자와 구리 와이어와 봉지재를 구비한 반도체 장치로서, 반도체 소자와 구리 와이어를 봉지재용 에폭시 수지 조성물로 일괄 봉지 성형한 후에, 성형품을 컷해 개편화하는 MAP 방식으로 얻어지는 반도체 장치이다.
도 1은 본 발명의 반도체 장치의 일례인 회로 기판에 병렬로 탑재한 복수의 반도체 소자를 일괄적으로 봉지 성형한 후, 개편화하는 반도체 장치(MAP 타입의 BGA)에서의 일괄 봉지 성형 후(개편화 전)의 개략을 나타내는 단면도이다. 회로 기판(6) 상에 다이 본드재 경화체(2)에 의해 반도체 소자(1)가 병렬로 복수 고정되어 있다. 반도체 소자(1)의 전극 패드(5)와 회로 기판(6)의 전극 패드(7)는 구리 와이어(3)에 의해 전기적으로 접합되어 있다. 회로 기판(6)의 반도체 소자(1)가 탑재된 면과 반대쪽의 면에는 납땜 볼(8)이 형성되어 있고, 이 납땜 볼(8)은 회로 기판(6)의 전극 패드(7)와 회로 기판(6)의 내부에서 전기적으로 접합되어 있다. 봉지재(4)는 예를 들면, 상기 에폭시 수지 조성물의 경화물에 의해 형성된 것으로, 회로 기판(6)의 반도체 소자(1)가 복수 탑재된 한쪽 면만이 이 봉지재(4)에 의해 일괄적으로 봉지 성형되어 있다. 또한, 다이싱 라인(9)을 따라서 다이싱함으로써 개편화된다. 도 1에서는 개편화 후의 반도체 장치에 있어서, 회로 기판(6) 상에 반도체 소자(1)가 1개 탑재된 것을 나타냈지만, 2개 이상이 병렬 또는 적층되어 탑재되어 있어도 된다.
따라서, 상기의 개편화에 의해 얻어지는 본 발명의 반도체 장치는 전기적 접합부인 전극 패드(7)를 구비하는, 다이 패드부를 가지는 리드 프레임 또는 회로 기판(6)과 리드 프레임의 다이 패드부 상 또는 회로 기판(6) 상에 적층 혹은 병렬되어 탑재된, 전극 패드(5)를 구비하는 1 이상의 반도체 소자(1)와 리드 프레임 또는 회로 기판(6)의 전극 패드(7)와 반도체 소자(1)의 전극 패드(5)를 전기적으로 접합하는 구리 와이어(3)와 반도체 소자(1)와 구리 와이어(3)를 봉지하는 봉지재(4)를 구비한다.
상기 반도체 장치에 있어서, 구리 와이어의 선 지름이 18㎛ 이상, 23㎛ 이하이며, 봉지재가 에폭시 수지 조성물의 경화물로 구성되어 있고, 에폭시 수지 조성물이 (A) 에폭시 수지, (B) 경화제, (C) 구상 실리카, (D) 금속 수산화물 및/또는 금속 수산화물 고용체를 포함한다. 또, 상기 반도체 장치는 에폭시 수지 조성물에 의한 봉지 성형 후에 개편화되는 공정을 거쳐 얻어진다. 본 발명의 반도체 장치는 이러한 구성에 의해 봉지 성형 후의 개편화가 용이하고, 컷하는 칼날의 마모가 적으며, 리드 프레임 또는 회로 기판의 전기적 접합부와 반도체 소자의 전극 패드를 전기적으로 접합하는 구리 와이어가 부식하기 어렵고, 고온 보관 특성, 고온 동작 특성, 내습 신뢰성의 밸런스가 뛰어나다. 이하, 각 구성에 대해서 상세하게 설명한다.
먼저, 본 발명의 반도체 장치에서 이용되는 구리 와이어에 대해서 설명을 실시한다. 다이 패드부를 가지는 리드 프레임 또는 회로 기판과, 리드 프레임의 다이 패드부 상 또는 회로 기판 상에 적층 혹은 병렬되어 탑재된 1 이상의 반도체 소자와, 리드 프레임 또는 회로 기판의 전기적 접합부와 반도체 소자의 전극 패드를 전기적으로 접합하는 와이어와, 반도체 소자와 와이어를 봉지하는 봉지재를 구비한 반도체 장치에서는 집적도의 향상을 위해 좁은 패드 피치, 작은 와이어 지름이 요구되고, 구체적으로는 23㎛ 이하, 더욱 바람직하게는 20㎛ 이하의 와이어 지름이 요구되고 있다. 와이어로서 구리 와이어를 이용했을 경우에 있어서의 구리 와이어 자신의 가공성에 기인하는 접합 신뢰성을 향상시키기 위해 와이어 지름을 크게 함으로써 접합 면적을 증대시켜 접합 부족에 기인하는 내습 신뢰성의 저하를 개선시킨다는 목적도 있지만, 이와 같이 와이어 지름을 굵게 함으로 인한 개선 수법으로는 집적도의 향상을 도모하지 못해 한면 봉지형의 반도체 장치로서 만족할 만한 것이 얻어지지 않는다. 또 18㎛를 밑도는 와이어 지름에서는 구리 와이어 자신의 딱딱함이 충분히 발휘되지 못해 와이어 스위프(wire sweep)(「와이어 흐름」이라고도 칭함)를 일으켜 조립 자체가 곤란하다.
본 발명의 반도체 장치에서 이용되는 구리 와이어는 23㎛ 이하, 더욱 바람직하게는 20㎛ 이하의 와이어 지름이고, 또한 18㎛ 이상의 와이어 지름인 것이 바람직하다. 이 범위이면, 구리 와이어 선단의 볼 형상이 안정되어, 접합 부분의 접합 신뢰성을 향상시킬 수 있다. 또, 구리 와이어 자신의 딱딱함에 의해 와이어 스위프를 방지하는 것이 가능해진다.
본 발명의 반도체 장치에서 이용되는 구리 와이어는 특별히 한정은 되지 않지만, 구리 순도 99.99질량％ 이상인 것이 바람직하고, 99.999질량％ 이상인 것이 보다 바람직하다. 일반적으로 구리에 대해서 각종 원소(도펀트)를 첨가함으로써 접합시에 있어서의 구리 와이어 선단의 볼측 형상의 안정화를 도모할 수 있다. 0.01질량％보다 많은 양의 불순물을 첨가하면, 와이어 본드 접합시에 볼 부분이 딱딱해져 반도체 소자의 전극 패드 측에 데미지를 주어 접합 부족에 기인하는 내습 신뢰성의 저하, 고온 보관 특성의 저하, 전기 저항값의 증대라는 문제점이 발생한다. 이와는 대조적으로, 구리 순도 99.99질량％ 이상의 구리 와이어이면, 볼 부분은 충분한 유연성을 가지고 있기 때문에 접합시에 패드 측에 데미지를 줄 우려가 없다. 또한, 본 발명의 반도체 장치에서 이용되는 구리 와이어는 심선(芯線)인 구리에 Ba, Ca, Sr, Be, Al 또는 희토류 금속을 0.001~0.003질량％ 도프함으로써 볼 형상과 접합 강도가 더욱 개선된다.
본 발명의 반도체 장치에서 이용되는 구리 와이어는 구리 합금을 용해로에서 주조해 그 주괴를 롤 압연하고, 나아가 다이스를 이용해 신선(伸線) 가공을 실시하며, 연속적으로 와이어를 소인(continuous sweep)하면서 가열하는 후 열처리를 실시해 얻을 수 있다.
다음에, 본 발명의 반도체 장치에서 이용되는 봉지재에 대해서 설명을 실시한다. 본 발명의 반도체 장치에서 이용되는 봉지재는 (A) 에폭시 수지, (B) 경화제, (C) 구상 실리카, (D) 금속 수산화물 및/또는 금속 수산화물 고용체를 포함하는 에폭시 수지 조성물의 경화물로 구성된다.
구리 와이어를 이용한 반도체 장치는 고온 및 고습 환경 하에서 전기 접합부의 부식이라는 문제가 염려된다. 이 때문에 내습 신뢰성의 개선을 위해서는 반도체 봉지 재료 중의 나트륨, 염소라는 이온성 불순물을 저감시키는 것이 바람직하다. 이하, 본 발명의 반도체 장치에서 이용되는 봉지재를 구성하는 에폭시 수지 조성물의 각 구성 성분에 대해서 설명을 실시한다.
본 발명의 반도체 장치에서 이용되는 봉지재용 에폭시 수지 조성물은 에폭시 수지(A)를 포함한다. 본원 명세서 중에서, 에폭시 수지(A)란 1분자 내에 에폭시기를 2개 이상 가지는 모노머, 올리고머, 폴리머를 가리키고, 그의 분자량, 분자 구조는 특별히 한정되지 않는다. 에폭시 수지(A)로는 예를 들면, 비페닐형 에폭시 수지, 비스페놀형 에폭시 수지, 스틸벤형 에폭시 수지 등의 결정성 에폭시 수지；페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지；트리페놀 메탄형 에폭시 수지, 알킬 변성 트리페놀 메탄형 에폭시 수지 등의 다관능 에폭시 수지；페닐렌 골격을 가지는 페놀 아랄킬형 에폭시 수지, 비페닐렌 골격을 가지는 페놀 아랄킬형 에폭시 수지 등의 아랄킬형 에폭시 수지；디히드로안트라센 디올형 에폭시 수지；디히드록시 나프탈렌의 2량체를 글리시딜 에테르화해 얻어지는 에폭시 수지 등의 나프톨형 에폭시 수지；트리글리시딜 이소시아누레이트, 모노알릴디글리시딜 이소시아누레이트 등의 트리아진핵 함유 에폭시 수지；디시클로펜타디엔 변성 페놀형 에폭시 수지 등의 유교(有橋) 환상 탄화수소 화합물 변성 페놀형 에폭시 수지 등을 들 수 있고, 이것들은 1종류를 단독으로 이용해도 2종류 이상을 병용해도 된다. 또, 구리 와이어를 이용한 반도체 장치에 있어서의 고온 및 고습 환경 하에서의 전기 접합부의 부식의 관점으로부터, 이들 에폭시 수지 중에 함유되는 나트륨 이온, 염소 이온이라는 이온성 불순물의 양은 각각 10ppm 이하인 것이 바람직하고, 5ppm 이하인 것이 보다 바람직하다.
또한, 에폭시 수지의 이온성 불순물의 양은 이하의 같이 하여 측정할 수 있다. 먼저, 에폭시 수지 5g과 증류수 50g을 테플론(등록상표)제 내압 용기 중에 밀폐하고, 125℃, 상대 습도 100％ RH, 20시간의 처리(압력 조리 기구(pressure cooker) 처리)를 실시한다. 실온까지 냉각한 후, 추출수를 원심 분리, 20㎛ 필터로 여과하고, 캐필러리 전기 영동 장치(예를 들면, 오오츠카 전자 주식회사제 CAPI-3300)를 이용해 불순물 이온 농도를 측정한다. 여기서 얻어지는 불순물 이온 농도(단위 ppm)는 시료 5g 중으로부터 추출된 불순물 이온을 10배로 희석한 수치이기 때문에 하기 식에 의해 수지 조성물 단위 질량당 각 이온량으로 환산한다. 단위는 ppm.
시료 단위 질량당 불순물 이온=(캐필러리 전기 영동 장치로 구한 불순물 이온 농도)×50÷5
또한, 후술하는 경화제 중에 함유되는 이온성 불순물의 양에 대해서도 동일한 방법으로 측정할 수 있다.
일괄적으로 봉지 성형한 후에 개편화하는 공정을 거쳐 얻어지는 반도체 장치로서의 신뢰성을 고려하면, 박형 대형의 제품인 점으로부터 휨에 따른 내장 반도체 소자에 대한 데미지, 구리 와이어와 소자의 접합 부분에 대한 응력에 의한 신뢰성 저하를 방지하기 위해서, 일반식 (1)로 나타내는 에폭시 수지, 일반식 (2)로 나타내는 에폭시 수지, 일반식 (3)으로 나타내는 에폭시 수지, 일반식 (4)로 나타내는 에폭시 수지로 이루어진 군으로부터 선택되는 적어도 1종의 에폭시 수지를 함유하는 것이 특히 바람직하다.
Figure 112012036364313-pct00007
(일반식 (1)에 있어서, -R1-는 페닐렌기 또는 나프틸렌기이고, -R1-가 나프틸렌기인 경우 글리시딜 에테르기의 결합 위치는 α위치여도 되고 β위치여도 되며, -R2-는 페닐렌기, 비페닐렌기 또는 나프틸렌기이고, R3 및 R4는 각각 R1 및 R2에 도입되고 탄소수 1~10의 탄화수소기이며, 이것들은 서로 동일해도 되고 상이해도 되며, a는 0~5의 정수이고, b는 0~8의 정수이며, n1의 평균값은 1 이상, 3 이하의 정수이다);
Figure 112012036364313-pct00008
(일반식 (2)에 있어서, R5는 탄소수 1~4의 탄화수소기이고, 서로 동일해도 되고 상이해도 되며, R6은 수소 원자 또는 탄소수 1~4의 탄화수소기이고, 서로 동일해도 되고 상이해도 되며, c 및 d는 0 또는 1의 정수이고, e는 0~5의 정수이다);
일반식 (3)：
Figure 112012036364313-pct00009
(일반식 (3)에 있어서, R7 및 R8은 수소 원자 또는 메틸기이며, n3은 0~5의 정수이다);
일반식 (4)：
Figure 112012036364313-pct00010
(일반식 (4)에 있어서, n4의 평균값은 0 이상, 4 이하의 정수이다).
일반식 (1) 및 일반식 (4)로 나타내는 에폭시 수지는 열시 탄성률이 낮고, 저흡습율의 성형품을 얻을 수 있다는 특징을 가진다. 이에 의해, 반도체 소자 접합부에 대한 응력을 저감시켜, 내습 신뢰성을 더욱 향상시키는 효과를 얻을 수 있다.
일반식 (2)로 나타내는 에폭시 수지는 분자 내에 나프탈렌 골격을 가지기 때문에, 부피가 크고, 강직성이 높다는 점으로부터, 이것을 이용한 에폭시 수지 조성물의 경화물의 경화 수축율이 작아져, 저(低)휨성이 뛰어난 특징을 가진다. 이에 의해, 반도체 소자 접합부에 대한 응력을 저감시키는 효과를 얻을 수 있다.
또, 일반식 (3)으로 나타내는 에폭시 수지는 부피가 큰 기를 갖고, 강직성이 높다는 점으로부터, 이것을 이용한 에폭시 수지 조성물의 경화물의 경화 수축율이 작아져 저휨성이 뛰어난 특징을 가진다. 이에 의해, 반도체 소자 접합부에 대한 응력을 저감시키는 효과를 얻을 수 있다.
일반식 (1), (2), (3), (4)로 나타내는 에폭시 수지의 배합 비율로는 에폭시 수지(A) 전체에 대해서, 20질량％ 이상인 것이 바람직하고, 30질량％ 이상인 것이 보다 바람직하며, 50질량％ 이상인 것이 특히 바람직하다. 배합 비율이 상기 범위 내이면, 반도체 소자 접합부에 대한 응력을 효과적으로 저감시킬 수 있다.
에폭시 수지(A) 전체의 배합 비율의 하한값으로는 특별히 한정되지 않지만, 에폭시 수지 조성물 전체에 대해서 3질량％ 이상인 것이 바람직하고, 5질량％ 이상인 것이 보다 바람직하다. 에폭시 수지(A) 전체의 배합 비율이 상기 범위 내이면, 점도 상승에 의한 와이어 스위프나 와이어 끊어짐(breaking)을 일으킬 우려가 적다. 또, 에폭시 수지(A) 전체의 배합 비율의 상한값으로는 특별히 한정되지 않지만, 에폭시 수지 조성물 전체에 대해서 15질량％ 이하인 것이 바람직하고, 13질량％ 이하인 것이 보다 바람직하다. 에폭시 수지 전체의 배합 비율의 상한값이 상기 범위 내이면, 흡습율 증가에 의한 내습 신뢰성의 저하 등을 일으킬 우려가 적다.
본 발명의 반도체 장치에서 이용되는 봉지재용 에폭시 수지 조성물은 경화제(B)를 포함한다. 경화제(B)로는 예를 들면, 중부가형 경화제, 촉매형 경화제, 축합형 경화제의 3타입로 크게 나눌 수 있다.
중부가형 경화제로는 예를 들면, 디에틸렌트리아민(DETA), 트리에틸렌테트라민(TETA), 메타크실릴렌디아민(MXDA) 등의 지방족 폴리아민, 디아미노디페닐메탄(DDM), m-페닐렌디아민(MPDA), 디아미노디페닐설폰(DDS) 등의 방향족 폴리아민, 디시안디아미드(DICY), 유기산 디히드라지드 등을 포함하는 폴리아민 화합물；헥사히드로 무수 프탈산(HHPA), 메틸테트라 히드로 무수 프탈산(MTHPA) 등의 지환족 산 무수물, 무수 트리멜리트산(TMA), 무수 피로멜리트산(PMDA), 벤조페논 테트라카르복시산(BTDA) 등의 방향족 산 무수물 등을 포함하는 산 무수물；노볼락형 페놀 수지, 페놀 폴리머 등의 폴리페놀 화합물；폴리설파이드, 티오에스테르, 티오에테르 등의 폴리메르캅탄 화합물；이소시아네이트 프리폴리머, 블록화 이소시아네이트 등의 이소시아네이트 화합물；카르복시산 함유 폴리에스테르 수지 등의 유기산류 등을 들 수 있다.
촉매형 경화제로는 예를 들면, 벤질디메틸아민(BDMA), 2,4,6-트리스디메틸아미노메틸페놀(DMP-30) 등의 3급 아민 화합물；2-메틸이미다졸, 2-에틸-4-메틸이미다졸(EMI24) 등의 이미다졸 화합물；BF3 착체 등의 루이스산 등을 들 수 있다.
축합형 경화제로는 예를 들면, 노볼락형 페놀 수지, 레졸형 페놀 수지 등의 페놀 수지계 경화제；메틸올기 함유 요소 수지와 같은 요소 수지；메틸올기 함유 멜라민 수지와 같은 멜라민 수지 등을 들 수 있다.
이들 중에서도, 내연성, 내습성, 전기 특성, 경화성, 보존 안정성 등의 밸런스의 점으로부터 페놀 수지계 경화제가 바람직하다. 페놀 수지계 경화제란, 1분자 내에 페놀성 수산기를 2개 이상 가지는 모노머, 올리고머, 폴리머 전반을 가리키고, 그의 분자량, 분자 구조는 특별히 한정되지 않는다. 페놀 수지계 경화제로는 예를 들면, 페놀 노볼락 수지, 크레졸 노볼락 수지 등의 노볼락형 수지；트리페놀메탄형 페놀 수지 등의 다관능형 페놀 수지；테르펜 변성 페놀 수지, 디시클로펜타디엔 변성 페놀 수지 등의 변성 페놀 수지；페닐렌 골격 및/또는 비페닐렌 골격을 가지는 페놀아랄킬 수지, 페닐렌 및/또는 비페닐렌 골격을 가지는 나프톨아랄킬 수지 등의 아랄킬형 수지；비스페놀 A, 비스페놀 F 등의 비스페놀 화합물 등을 들 수 있으며, 이것들은 1종류를 단독으로 이용해도 2종류 이상을 병용해도 된다. 또, 구리 와이어를 이용한 반도체 장치에 있어서의 고온 및 고습 환경 하에서의 전기 접합부의 부식의 관점으로부터, 이들 페놀 수지계 경화제 중에 함유되는 나트륨 이온, 염소 이온이라는 이온성 불순물의 양은 10ppm 이하인 것이 바람직하고, 5ppm 이하인 것이 보다 바람직하다.
일괄적으로 봉지 성형한 후에 개편화하는 공정을 거쳐 얻어지는 반도체 장치로서의 신뢰성을 고려하면, 박형 대형의 제품인 점으로부터 휨에 따른 내장 반도체 소자에 대한 데미지, 구리 와이어와 소자의 접합 부분에 대한 응력에 의한 신뢰성의 저하를 방지하기 위해서, 에폭시 수지 조성물은 그 중에서도, 일반식 (5)로 나타내는 페놀 수지로 이루어진 군으로부터 선택되는 적어도 1종의 경화제, 및/또는 일반식 (6)으로 나타내는 페놀 수지로 이루어진 군으로부터 선택되는 적어도 1종의 경화제를 함유하는 것이 특히 바람직하다.
Figure 112012036364313-pct00011
(일반식 (5)에 있어서, -R9-는 페닐렌기 또는 나프틸렌기이며, -R9-가 나프틸렌기인 경우 수산기의 결합 위치는 α위치여도 되고 β위치여도 되며, -R10-는 페닐렌기, 비페닐렌기 또는 나프틸렌기이고, R11 및 R12는 각각 R9, R10에 도입되고 탄소수 1~10의 탄화수소기이며, 이것들은 서로 동일해도 되고 상이해도 되며, f는 0~5의 정수이고, g는 0~8의 정수이며, n5의 평균값은 1 이상, 3 이하의 정수이다).
Figure 112012036364313-pct00012
(일반식 (6)에 있어서, n6의 평균값은 0 이상, 4 이하의 정수이다)
일반식 (5)로 나타내는 페놀 수지 가운데 -R9- 및/또는 -R10-가 나프틸렌기인 것에서는 강직성이 높다는 점으로부터 이것을 이용한 에폭시 수지 조성물의 경화물의 경화 수축율이 작아져 저휨성이 뛰어난 특징을 가진다는 점에서 바람직하다. 이에 의해, 반도체 소자 접합부에 대한 응력을 저감시킬 수 있다.
또, -R9- 및/또는 -R10-이 페닐렌기, 비페닐렌기인 것에서는 가교점간 거리가 길어지기 때문에 이것들을 이용한 에폭시 수지 조성물의 경화물은 흡습율이 낮고, 또한 고온 하에서 저탄성률화되는 특징을 가지기 때문에 바람직하다. 이에 의해, 반도체 소자 접합부에 대한 응력을 저감시켜 내습 신뢰성을 더욱 향상시킬 수 있다.
일반식 (5)로 나타내는 페놀 수지로는 예를 들면, 페닐렌 골격을 함유하는 페놀 아랄킬 수지, 비페닐렌 골격을 함유하는 페놀 아랄킬 수지, 페닐렌 골격을 함유하는 나프톨 아랄킬 수지 등을 들 수 있지만, 일반식 (5)의 구조라면 특별히 한정되는 것은 아니다. 이것들은 1종류를 단독으로 이용해도 2종류 이상을 병용해도 된다.
일반식 (5)로 나타내는 페놀 수지의 배합 비율로는 경화제(B) 전체에 대해서 20질량％ 이상인 것이 바람직하고, 30질량％ 이상인 것이 보다 바람직하며, 50질량％ 이상인 것이 특히 바람직하다. 배합 비율이 상기 범위 내이면 반도체 장치에서의 반도체 소자 접합부에 대한 응력을 저감시키는 효과를 효과적으로 얻을 수 있다.
일반식 (6)으로 나타내는 페놀 수지는 열시 탄성률이 낮고, 저흡습율의 성형품을 얻을 수 있는 특징을 가진다. 이에 의해, 반도체 소자 접합부에 대한 응력을 저감시켜 내습 신뢰성을 더욱 향상시키는 효과를 얻을 수 있다.
경화제(B) 전체의 배합 비율의 하한값에 대해서는 특별히 한정되지 않지만, 전체 에폭시 수지 조성물 중에 0.8질량％ 이상인 것이 바람직하고, 1.5질량％ 이상인 것이 보다 바람직하다. 배합 비율의 하한값이 상기 범위 내이면 충분한 유동성을 얻을 수 있다. 또, 경화제(B) 전체의 배합 비율의 상한값에 대해서도 특별히 한정되지 않지만, 전체 에폭시 수지 조성물 중에 10질량％ 이하인 것이 바람직하고, 8질량％ 이하인 것이 보다 바람직하다. 배합 비율의 상한값이 상기 범위 내이면 흡습율 증가에 따른 내습 신뢰성의 저하 등을 일으킬 우려가 적다.
또, 경화제(B)로서 페놀 수지계 경화제를 이용하는 경우에 있어서의 에폭시 수지와 페놀 수지계 경화제의 배합 비율로는 전체 에폭시 수지의 에폭시기 수(EP)와 전체 페놀 수지계 경화제의 페놀성 수산기 수(OH)의 당량비 (EP)/(OH)가 0.8 이상, 1.3 이하인 것이 바람직하다. 당량비가 이 범위이면, 반도체 봉지용 에폭시 수지 조성물의 경화성의 저하, 또는 수지 경화물의 물성의 저하 등을 일으킬 우려가 적다.
본 발명의 반도체 장치에서 이용되는 봉지재용 에폭시 수지 조성물에는 충전재로서 구상 실리카(C) 및 금속 수산화물 및/또는 금속 수산화물 고용체(D)를 이용할 수 있다. 본 발명에서는 구상 실리카(C)로서 모드 지름 35㎛ 이하인 것이 바람직하고, 30㎛ 이하인 것이 보다 바람직하다. 이 범위의 것을 이용함으로써 와이어 피치가 좁은 반도체 장치에도 적용하는 것이 가능해진다. 또한, 구상 실리카(C)로서 55㎛ 이상의 조대 입자의 함유량이 0.1질량％ 이하인 것이 바람직하고, 0.05질량％ 이하인 것이 보다 바람직하다. 이 범위의 것을 이용함으로써, 조대 입자가 와이어 간에 끼워져서 밀어뜨림으로써 발생하는 와이어 스위프를 억제할 수 있다. 이와 같은 특정한 입도 분포를 가지는 충전재는 시판되고 있는 충전재를 그대로, 혹은 이들의 복수를 혼합하거나 체분하거나 하는 등에 의해 조정해 얻을 수 있다. 또, 본 발명에서 이용되는 용융 구상 실리카의 모드 지름은 시판되는 레이저식 입도 분포계(예를 들면, 주식회사 시마즈 제작소제, SALD-7000 등) 등 이용해 측정할 수 있다.
본 발명에서 이용되는 구상 실리카(C)는 에폭시 수지 조성물의 용융 점도의 상승을 억제한다. 또, 구상 실리카(C)의 입도 분포가 보다 넓어지도록 조정함으로써 에폭시 수지 조성물 중의 구상 실리카(C)의 함유량을 높일 수 있다.
구상 실리카(C)의 함유 비율은 한정되지 않지만, 반도체 장치의 휨을 고려하면 에폭시 수지 조성물 전체에 대해서 82질량％ 이상인 것이 바람직하고, 86질량％ 이상인 것이 보다 바람직하다. 휨의 저감 효과 이외에도 상기 하한값을 밑돌지 않는 범위이면 저흡습성, 저열팽창성을 얻을 수 있기 때문에 내습 신뢰성이 불충분해질 우려가 적다. 또, 구상 실리카의 함유 비율의 상한값은 성형성을 고려하면, 에폭시 수지 조성물 전체에 대해서 92질량％ 이하인 것이 바람직하고, 89질량％ 이하인 것이 보다 바람직하다. 상기 상한값을 넘지 않는 범위이면, 유동성이 저하되어 성형시에 충전 불량 등이 생기거나, 고점도화에 의한 반도체 장치 내의 와이어 스위프 등의 문제점이 생기거나 할 우려가 적다.
본 발명에서 이용되는 금속 수산화물 및/또는 금속 수산화물 고용체(D)는 반도체 장치를 개편화할 때에 결정수를 방출해 칼날과의 마찰에 의한 발열을 억제함으로써, 절삭 저항을 저감시키고, 나아가서는 칼날의 마모를 억제하는 효과를 발휘하는 것이다. 또, 금속 수산화물 및/또는 금속 수산화물 고용체(D)는 염기성을 나타내기 때문에 고온 하에서의 전기 접합부의 부식을 일으키는 산성 가스를 중화시켜 고온 보관성을 향상시키는 효과를 발휘할 수 있다. 금속 수산화물의 평균 입경 및 금속 수산화물 고용체 중의 고체의 평균 입경은 1㎛ 이상, 10㎛ 이하가 바람직하고, 2㎛ 이상, 5㎛ 이하가 보다 더욱 바람직하다. 상기 하한값 미만에서는 재료 점도 상승에 의한 와이어 스위프 발생의 가능성이 있고, 상기 상한값을 넘으면 절삭시에 금속 수산화물 및/또는 금속 수산화물 고용체(D)의 탈락이 일어남으로써 성형품 단면의 둥지(nest)의 발생, 탈락한 입자에 의한 성형품의 파편이 발생할 가능성이 있다.
금속 수산화물 중의 결정수의 함유율, 금속 수산화물 고용체 중의 결정수의 함유율로는 모두 20질량％ 이상인 것이 바람직하다. 상기 하한값 미만의 것을 이용하면 결정수의 방출에 의한 발열의 억제나, 절삭 저항의 저감의 효과가 충분히 발휘되지 않기 때문에 바람직하지 않다. 또, 전체 금속 수산화물 및/또는 금속 수산화물 고용체(D) 성분의 첨가량은 전체 에폭시 수지 조성물 중에 0.5질량％ 이상, 10질량％ 이하인 것이 바람직하고, 특히 1~5질량％인 것이 바람직하다. 상기 하한값을 밑돌면 결정수의 방출에 의한 발열의 억제나 절삭 저항의 저감의 효과를 기대할 수 없다. 상기 상한값을 넘으면, 극단적으로 유동성이 저하되거나 성형품의 강도가 저하되기 때문에 개편화시에 갈라지고 깨짐을 발생시킨다는 문제가 있다.
본 발명에 이용되는 (D) 성분은 결정수를 20질량％ 이상 함유하는 금속 수산화물 및/또는 결정수를 20질량％ 이상 함유하는 금속 수산화물 고용체인 것이 바람직하다. 이와 같은 금속 수산화물로는 특별히 한정되지 않지만, 예를 들면, 수산화 알루미늄, 수산화 마그네슘 등을 들 수 있다. 또, 일부분을 베마이트화, 미세화, 혹은 나트륨 이온의 저감화 등을 하여 결정수의 방출 개시 온도를 올린 고내열 타입의 수산화 알루미늄을 이용할 수도 있다. 이것들은 단독으로 사용해도, 2종류 이상을 병용해도 된다. 또, 금속 수산화물의 결정 중의 일부 원소를 철, 니켈, 티탄, 아연, 규소 등의 다른 원소와 치환하여 고용체를 형성한 금속 수산화물 고용체를 이용할 수도 있다. 이것들은 단독으로 사용해도, 2종류 이상을 병용해도 된다.
본 발명의 반도체 장치에서 이용되는 봉지재용 에폭시 수지 조성물에는 상술한 (C) 성분, (D) 성분 이외의 충전재를 병용할 수 있다. 병용할 수 있는 그 밖의 충전재로는 일반적으로 봉지재용 에폭시 수지 조성물에 사용되고 있는 것을 들 수 있다. 예를 들면, 파쇄 실리카, 알루미나, 티탄 화이트, 질화 규소 등을 들 수 있고, 이들 충전재는 단독으로 사용해도, 2종류 이상을 병용해도 지장없다. 또, 이것들이 커플링제로 표면 처리되어 있어도 상관없다. 충전재의 형상으로는 유동성 개선을 위해서 가능한 한 진구상이며, 또한 입도 분포가 넓은 것이 바람직하다.
(C) 성분, (D) 성분 및 그 밖의 충전재로 이루어진 전체 충전재의 함유 비율에 대해서는 특별히 한정되지 않지만, 휨, 내습 신뢰성 등의 관점으로부터, 에폭시 수지 조성물 전체에 대해서 80질량％ 이상인 것이 바람직하고, 88질량％ 이상인 것이 보다 바람직하다. 또, 유동성 등의 관점으로부터, 에폭시 수지 조성물 전체에 대해서, 92질량％ 이하인 것이 바람직하고, 90질량％ 이하인 것이 보다 바람직하다.
본 발명의 반도체 장치에서 이용되는 봉지재용 에폭시 수지 조성물은 경화촉진제를 더 포함해도 된다. 경화촉진제는 에폭시 수지의 에폭시기와 경화제(예를 들어, 페놀 수지계 경화제의 페놀성 수산기)의 가교 반응을 촉진시키는 것이면 되고, 일반적으로 봉지재용 에폭시 수지 조성물에 사용하는 것을 이용할 수 있다. 예를 들면, 1,8-디아자비시클로(5,4,0) 운데센-7 등의 디아자비시클로알켄 및 그 유도체；트리페닐 포스핀, 메틸디페닐 포스핀 등의 유기 포스핀류；2-메틸 이미다졸 등의 이미다졸 화합물；테트라페닐 포스포늄·테트라페닐 보레이트 등의 테트라 치환 포스포늄·테트라 치환 보레이트；포스핀 화합물과 퀴논 화합물의 부가물 등을 들 수 있고, 이것들은 1종류를 단독으로 이용해도, 2종 이상을 병용해도 지장없다.
경화촉진제의 배합 비율의 하한값으로는 특별히 한정되지 않지만, 에폭시 수지 조성물 전체에 대해서, 0.05질량％ 이상인 것이 바람직하고, 0.1질량％ 이상인 것이 보다 바람직하다. 경화촉진제의 배합 비율의 하한값이 상기 범위 내이면, 경화성의 저하를 일으킬 우려가 적다. 또, 경화촉진제의 배합 비율의 상한값으로는 특별히 한정되지 않지만, 에폭시 수지 조성물 전체에 대해서 1질량％ 이하인 것이 바람직하고, 0.5질량％ 이하인 것이 보다 바람직하다. 경화촉진제의 배합 비율의 상한값이 상기 범위 내이면, 유동성의 저하를 일으킬 우려가 적다.
경화촉진제 중에서는 유동성의 관점에서 포스핀 화합물과 퀴논 화합물의 부가물이 보다 바람직하다. 포스핀 화합물과 퀴논 화합물의 부가물로 이용되는 포스핀 화합물로는 예를 들면, 트리페닐 포스핀, 트리-p-톨일 포스핀, 디페닐시클로헥실 포스핀, 트리시클로헥실 포스핀, 트리부틸 포스핀 등을 들 수 있다. 또, 포스핀 화합물과 퀴논 화합물의 부가물로 이용되는 퀴논 화합물로는 예를 들면, 1,4-벤조퀴논, 메틸-1,4-벤조퀴논, 메톡시-1,4-벤조퀴논, 페닐-1,4-벤조퀴논, 1,4-나프토퀴논 등을 들 수 있다. 이들 포스핀 화합물과 퀴논 화합물의 부가물 가운데, 트리페닐 포스핀과 1,4-벤조퀴논의 부가물이 보다 바람직하다. 포스핀 화합물과 퀴논 화합물의 부가물의 제조 방법으로는 특별히 제한은 없지만, 예를 들면, 원료로서 이용되는 포스핀 화합물과 퀴논 화합물을 양자가 용해되는 유기용매 중에서 부가 반응시켜 단리하면 된다.
본 발명의 반도체 장치에서 이용되는 봉지재용 에폭시 수지 조성물에는 추가로 필요에 따라 수산화 지르코늄 등의 알루미늄 부식 방지제；산화 비스무트 수화물, 산화 마그네슘 수화물 및 산화 알루미늄 수화물 등의 무기 이온 교환체；γ-글리시독시프로필 트리메톡시실란, 3-메르캅토프로필 트리메톡시실란, 3-아미노프로필 트리메톡시실란 등의 커플링제；카본 블랙, 벵갈라(red oxide) 등의 착색제；실리콘 고무 등의 저응력 성분；카르나우바 왁스 등의 천연 왁스, 합성 왁스, 스테아르산 아연 등의 고급 지방산 및 그 금속염류 혹은 파라핀 등의 이형제；산화 방지제 등의 각종 첨가제를 적절히 배합해도 된다.
특히, 알루미늄 부식 방지제에 관해서는 고온시에 구리 와이어와 알루미늄 패드의 접합부를 부식시키는 가스인 산성 가스를 중화할 수 있는 염기성인 것이 바람직하고, 상술한 (D) 성분인 수산화 알루미늄, 수산화 마그네슘을 적용할 수 있는 것 외에 예를 들면, 수산화 지르코늄, 하이드로탈사이트, 베마이트 등을 들 수 있다. 이들 알루미늄 부식 방지제를 포함함으로써 구리 와이어를 포함하는 반도체 장치의 고온 보관 특성을 더욱 향상시키는 것이 가능하다.
본 발명의 반도체 장치에서 이용되는 봉지재용 에폭시 수지 조성물에 있어서, 상기 알루미늄 부식 방지제의 배합량으로는 특별히 한정되지 않지만, 에폭시 수지 조성물 전체에 대해서 0.1~1중량％인 것이 바람직하다. 더욱 바람직하게는 0.1~0.5중량％이다.
알루미늄 부식 방지제의 배합량을 상기 하한값 이상으로 함으로써, 고온 보관성, 내습성의 향상을 도모할 수 있다. 또, 상기 상한값 이하로 함으로써, 와이어 스위프, PMC 후 휨, 공정 휨 변동량(variation of warpage during processing)을 증대시키는 일 없이 고온 보관 특성, 내습성을 향상시킬 수 있다.
상기 알루미늄 부식 방지제의 평균 입경은 1㎛ 이상, 10㎛ 이하가 바람직하다. 더욱 바람직하게는 2㎛ 이상, 5㎛ 이하이다.
알루미늄 부식 방지제의 평균 입경을 상기 하한값 이상으로 함으로써, PMC 후 휨, 공정 휨 변동량을 증대시키는 일 없이 고온 보관 특성, 내습성을 향상시킨다고 할 수 있다. 또, 상기 상한값 이하로 함으로써, 와이어 스위프를 증대시키는 일 없이 고온 보관 특성, 내습성을 향상시킬 수 있다.
본 발명의 반도체 장치에서 이용되는 봉지재용 에폭시 수지 조성물은 상기 (A) 에폭시 수지, (B) 경화제, (C) 구상 실리카와 함께, 상기 (D) 금속 수산화물 및/또는 금속 수산화물 고용체로서 수산화 알루미늄 및/또는 수산화 마그네슘을 함유하고, 추가로 수산화 지르코늄, 하이드로탈사이트, 베마이트로 이루어진 군으로부터 선택되는 알루미늄 부식 방지제를 1종 이상 함유하는 것이 특히 바람직하다.
이에 의해, 절삭성, 공구 마모성, PMC 후 휨, 공정 휨 변동량이 뛰어나고, 또한 고온 보관 특성, 내습성을 비약적으로 향상시킬 수 있다.
또한, 필요에 따라 무기 충전재를 에폭시 수지 또는 페놀 수지로 미리 처리해 이용해도 되고, 처리 방법으로는 용매를 이용해 혼합한 후에 용매를 제거하는 방법이나, 직접 무기 충전재에 첨가하고 혼합기를 이용해 혼합 처리하는 방법 등이 있다.
본 발명의 반도체 장치에서 이용되는 봉지재용 에폭시 수지 조성물은 전술한 각 성분을, 예를 들면, 믹서 등을 이용해 상온 혼합한 것, 추가로 그 후, 롤, 니더, 압출기 등의 혼련기로 용융 혼련하고, 냉각 후 분쇄한 것 등, 필요에 따라 적절히 분산도나 유동성 등을 조정한 것을 이용할 수 있다.
다음에, 본 발명의 반도체 장치에 대해서 설명한다. 본 발명의 반도체 장치는 다이 패드부를 가지는 리드 프레임 또는 회로 기판과, 리드 프레임의 다이 패드부 상 또는 회로 기판 상에 적층 혹은 병렬되어 탑재된 1 이상의 반도체 소자와, 리드 프레임 또는 회로 기판에 마련된 전기적 접합부와 반도체 소자에 마련된 전극 패드를 전기적으로 접합하는 구리 와이어와, 반도체 소자와 구리 와이어를 봉지하는 봉지재를 구비한 반도체 장치이다. 또, 본 발명의 반도체 장치는 봉지재용 에폭시 수지 조성물을 이용하여, 트랜스퍼 몰드, 콤프레션 몰드, 인젝션 몰드 등의 종래부터의 성형 방법으로 복수개의 반도체 소자 등의 전자 부품을 일괄적으로 봉지 성형한 후, 개편화하는 공정을 거쳐 얻을 수 있다.
본 발명에 이용되는 리드 프레임 또는 회로 기판으로는 특별히 제한은 없고, 테이프·캐리어·패키지(TCP), 볼·그리드·어레이(BGA), 칩·사이즈·패키지(CSP), 쿼드·플랫·논리디드(non-leaded)(QFN), 리드 프레임·BGA(LF-BGA), 몰드·어레이·패키지 타입의 BGA(MAP-BGA) 등의 종래 공지의 반도체 장치에 이용되는 리드 프레임 또는 회로 기판을 들 수 있다. 전기적 접합부란, 리드 프레임에 있어서의 와이어 본드부 및 회로 기판에 있어서의 전극 패드 등, 리드 프레임 또는 회로 기판에서 와이어를 접합하는 단자를 의미한다.
본 발명의 반도체 장치의 형태로는 에폭시 수지 조성물에 의한 봉지 성형 후에 개편화하는 공정을 거쳐 얻어지는 MAP형의 볼·그리드·어레이(BGA), MAP형의 칩·사이즈·패키지(CSP), MAP형의 쿼드·플랫·논리디드(QFN) 등을 들 수 있다. 상기 트랜스퍼 몰드 등의 성형 방법으로 봉지된 반도체 장치는 그대로, 혹은 80℃~200℃ 정도의 온도에서 10분~10시간 정도의 시간을 들여 완전 경화시킨 후, 개편화하는 공정을 거쳐 전자기기 등에 탑재된다. 또한, 개편화하는 공정은 일괄 봉지 성형 후, 열처리에 의해 완전 경화시키기 전이어도 된다.
실시예
이하에 본 발명의 실시예를 나타내지만, 본 발명은 이것들로 한정되는 것은 아니다. 배합 비율은 질량부로 한다. 실시예, 비교예에서 이용한 봉지재용 에폭시 수지 조성물의 각 성분에 대해서 이하에 나타낸다.
봉지재용 에폭시 수지 조성물의 각 성분：
(에폭시 수지)
E-1：비스페놀 A형 에폭시 수지(미츠비시 화학 주식회사제, YL-6810. 융점 45℃, 에폭시 당량 172g/eq).
E-2：비페닐렌 골격을 가지는 페놀 아랄킬형 에폭시 수지(일반식 (1)에 있어서, -R1-가 페닐렌기, -R2-가 비페닐렌기, a가 0, b가 0인 에폭시 수지. 일본 화약 주식회사제, NC3000. 연화점 58℃, 에폭시 당량 274g/eq, n1은 평균값으로 2.5).
Figure 112012036364313-pct00013
E-3： 일반식 (2)로 나타내는 에폭시 수지(일반식 (2)에 있어서, R6이 수소 원자이며, c가 0, d가 0, e가 0인 성분 50질량％, R6이 수소 원자이며, c가 1, d가 0, e가 0인 성분 40질량％, R6이 수소 원자이며, c가 1, d가 1, e가 0인 성분 10질량％의 혼합물인 에폭시 수지. 디아이시(Direct Interface of China) 주식회사제, HP4770. 연화점 72℃, 에폭시 당량 205g/eq).
Figure 112012036364313-pct00014
E-4： 일반식 (3)으로 나타내는 에폭시 수지(일반식 (3)에 있어서, R7, R8이 모두 수소 원자, n3이 0. 미츠비시 화학 주식회사제, YX-8800. 융점 110℃, 에폭시 당량 181g/eq).
Figure 112012036364313-pct00015
E-5： 일반식 (4)로 나타내는 에폭시 수지(디아이시 주식회사제, HP-7200L. 연화점 56℃, 에폭시 당량 245g/eq, n4는 평균값으로 0.4).
Figure 112012036364313-pct00016
E-6：오르소크레졸노볼락형 에폭시 수지(일본 화약 주식회사제, EOCN-1020-55. 연화점 55℃, 에폭시 당량 200g/eq).
(경화제)
H-1：페놀 노볼락 수지(스미토모 베이클라이트 주식회사제, PR-HF-3. 연화점 80℃, 수산기 당량 104g/eq).
H-2：비페닐렌 골격을 가지는 페놀 아랄킬 수지(일반식 (5)에 있어서, -R9-가 페닐렌기, -R10-이 비페닐렌기, f가 0, g가 0인 화합물. 메이와 화성 주식회사제, MEH-7851SS. 연화점 65℃, 수산기 당량 203g/eq, n5는 평균값으로 1.9).
H-3：페닐렌 골격을 가지는 나프톨 아랄킬 수지(일반식 (5)에 있어서, -R9-가 나프틸렌기, -R10-이 페닐렌기, f가 0, g가 0인 화합물. 토토 화성 주식회사제, SN-485. 연화점 87℃, 수산기 당량 210g/eq, n5는 평균값으로 1.8).
Figure 112012036364313-pct00017
H-4： 일반식 (6)으로 나타내는 페놀 수지(일본 화약 주식회사제, 카야하드(Kayahard) DPN. 연화점 87℃, 수산기 당량 165g/eq, n6는 평균값으로 0.6).
Figure 112012036364313-pct00018
(구상 실리카)
용융 구상 실리카 1：주식회사 마이크론제, HS-202(모드 지름 35㎛, 비표면적 3.5㎡/g, 55㎛ 이상의 조대 입자의 함유량 0.02질량％)　
용융 구상 실리카 2：주식회사 마이크론제, HS-105를 300메쉬의 체를 이용해 조대 입자를 제거한 것(모드 지름 37㎛, 비표면적 2.5㎡/g, 55㎛ 이상의 조대 입자의 함유량 0.1질량％)
용융 구상 실리카 3：덴키화학공업 주식회사제, FB-940(모드 지름 30㎛, 비표면적 3.2㎡/g, 55㎛ 이상의 조대 입자의 함유량 0.2질량％)
용융 구상 실리카 4：주식회사 마이크론제, HS-203(모드 지름 30㎛, 비표면적 3.7㎡/g, 55㎛ 이상의 조대 입자의 함유량 0.01질량％)
(금속 수산화물 및/또는 금속 수산화물 고용체 등)
금속 수산화물 1：스미토모 화학 주식회사제, 수산화 알루미늄 CL-303(평균 입경 3㎛, 결정수 함유량 34질량％)
금속 수산화물 2：스미토모 화학 주식회사제, 수산화 알루미늄 CL-308(평균 입경 8㎛, 결정수 함유량 34질량％)
금속 수산화물 3：쇼와전공 주식회사제, 수산화 알루미늄 H42M(평균 입경 1㎛, 결정수 함유량 34질량％)
금속 수산화물 4：일본 경금속 주식회사제, 수산화 알루미늄 BW153(평균 입경 15㎛, 결정수 함유량 34질량％)
금속 수산화물 5：코노시마 화학공업 주식회사제, 수산화 마그네슘 W-H4(평균 입경 2㎛, 결정수 함유량 31질량％)
금속 수산화물 고용체：타테호 화학공업 주식회사제, 에코마그 Z-10(평균 입경 1㎛, 결정수 함유량 27질량％)
미소성 클레이：(시라이시 칼슘 주식회사제, 카오브라이트 90(평균 입경 1㎛, 결정수 함유량 13질량％)
탈크：타케하라 화학공업 주식회사제, 미크로라이트(평균 입경 2.5㎛, 결정수 함유량 5질량％)
또한, 금속 수산화물 및/또는 금속 수산화물 고용체 등의 결정수 함유량은 TG/DTA 분석 장치로 25℃~650℃까지 5℃/분으로 승온했을 때의 질량 감소값으로 나타냈다.
알루미늄 부식 방지제 1：공화 화학 주식회사제, DHT-4A, 평균 입경 0.5㎛, 하이드로탈사이트
알루미늄 부식 방지제 2：동아합성 주식회사제, IXE-800, 평균 입경 5㎛, ZrO(OH)2
(경화촉진제)
경화촉진제 1：일반식 (7)로 나타내는 트리페닐 포스핀과 1,4-벤조퀴논의 부가물
Figure 112012036364313-pct00019
(커플링제)
에폭시실란：γ-글리시독시프로필 트리메톡시실란
(착색제)
카본 블랙
(이형제)
카르나우바 왁스
봉지재용 에폭시 수지 조성물의 제조
( 실시예 1)
E-1 　　　　　　 1.40질량부
E-4　　　　　　　　　 3.27질량부
H-2　　　　　　　　　 5.33질량부
용융 구상 실리카 1　　　86질량부
금속 수산화물 1　　　 　3질량부
경화촉진제 1　　　　　　0.3질량부
에폭시실란　　　　　 0.25질량부
카본 블랙　　　　 0.25질량부
카르나우바 왁스　　　　 0.2질량부
상기 성분을 상온에서 믹서를 이용해 혼합하고, 다음에 70~100℃에서 롤 혼련하고 냉각 후 분쇄하여 봉지재용 에폭시 수지 조성물을 얻었다.
( 실시예 2~34, 비교예 1~4)
표 1~5에 기재된 봉지재용 에폭시 수지 조성물의 배합에 따라 실시예 1과 동일하게 하여 에폭시 수지 조성물을 얻었다.
실시예, 비교예에서 이용한 와이어에 대해서 이하에 나타낸다.
구리 와이어：타츠타 전선 주식회사제, TC-E(구리 순도 99.99질량％, 선 지름은 표 1~5에 나타냈다.)
금 와이어：스미토모 금속광산 주식회사제, NL-4(금 순도 99.99질량％, 선 지름은 표 5에 나타냈다.)
각 실시예 및 각 비교예에서 얻어진 봉지재용 에폭시 수지 조성물에 대해서 이하의 평가를 실시했다. 얻어진 결과를 표 1~5에 나타낸다.
평가방법
스파이럴 플로우：저압 트랜스퍼 성형기(코타키세이키 주식회사제, KTS-15)를 이용하여 EMMI-1-66에 준한 스파이럴 플로우 측정용의 금형에 금형 온도 175℃, 주입 압력 6.9MPa, 보압 시간 120초의 조건으로 에폭시 수지 조성물을 주입해 유동 길이를 측정했다. 단위는 ㎝. 80㎝ 이하이면 패키지 미충전 등의 성형 불량이 발생하는 경우가 있다.
와이어 흐름률：알루미늄 패드를 형성한 TEG 칩(3.5㎜×3.5㎜, 패드 피치는 50㎛)을 352핀 BGA(기판은 두께 0.56㎜, 비스말레이미드·트리아진 수지/유리 직물 기판, 패키지 사이즈는 30×30㎜, 두께 1.17㎜)의 다이 패드부 상에 접착하고, TEG 칩의 알루미늄 패드와 기판측 단자를 와이어를 이용해 와이어 피치 80㎛로 와이어 본딩했다. 이것을 저압 트랜스퍼 성형기(TOWA제, Y 시리즈)를 이용하여 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 2분의 조건으로 에폭시 수지 조성물에 의해 봉지 성형하여 352핀 BGA 패키지를 제작해 175℃, 4시간의 조건으로 후 경화했다. 실온까지 냉각 후, 연X선 투시 장치(소프트텍스(주)제, PRO-TEST100)로 관찰해 와이어의 흐름률을 (흐름량)/(와이어 길이)의 비율로 나타내고, 이 값이 가장 커지는 와이어부의 값을 적었다. 단위는 ％. 이 값이 5％를 넘으면, 인접하는 와이어끼리가 접촉할 가능성이 높다.
절삭 저항 및 공구 마모성：저압 트랜스퍼 성형기(코타키세이키(주)제, KTS-30)를 이용하여 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 180초의 조건으로 성형한 3㎜ 두께의 시험편을 포스트 큐어로서 175℃에서 8시간 가열 처리한 후, 드릴을 절삭 공구로 한 마모 시험 장치를 이용해 절삭 저항 및 공구 마모성의 평가를 실시했다. 이 시험 장치는 드릴 지름 3㎜, 칼 조각(刃切)이 동등한 드릴을 사용해 드릴 회전수 850rpm, 하중 2Kg 무게(19.6N)로 설정된 것이다. 시험편은 각각 30회씩 천공(穿孔)하여 평가를 실시하지만, 칼 조각 상태의 차이에 따른 오차를 회피하기 위해 시험편을 30회 천공하고, 그 전후에 3㎜ 두께의 알루미늄판을 천공해 다음에 나타내는 값으로부터 절삭 저항 및 공구 마모성을 평가했다.
절삭 저항：t1/tAl0
공구 마모성：tAl30/tAl0
t1：시험편 1회째 천공시의 천공 소요 시간
tAl0：시험편 천공 전의 알루미늄판 천공 소요 시간
tAl30：시험편 30번째 천공 후의 알루미늄판 천공 소요 시간
또한, 절삭 저항 및 공구 마모성은 모두 값이 작은 것일수록 양호하다.
고온 보관 특성(185℃)：알루미늄 전극 패드를 형성한 TEG(TEST　ELEMENT GROUP) 칩(3.5㎜×3.5㎜)를 352핀 BGA(기판은 두께 0.56㎜, 비스말레이미드·트리아진 수지/유리 직물 기판, 패키지 사이즈는 30×30㎜, 두께 1.17㎜)의 다이 패드부 상에 접착하고, TEG 칩의 알루미늄 전극 패드와 기판측 단자를 데이지 체인(daisy-chain)이 되도록 와이어를 이용해 와이어 피치 50㎛로 와이어 본딩했다. 이것을 저압 트랜스퍼 성형기(TOWA제, Y 시리즈)를 이용하여 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 2분의 조건으로 에폭시 수지 조성물에 의해 봉지 성형하여 352핀 BGA 패키지를 제작했다. 제작한 패키지를 175℃, 8시간에 후 경화한 후, 고온 보관 시험(185℃)을 실시했다. 24시간마다 배선간의 전기 저항값의 측정을 실시해, 그 값이 초기값에 대해 20％ 증가한 패키지를 불량으로 판정하여 불량이 될 때까지의 시간을 측정했다. 불량 시간은 n=5개의 측정으로 1개라도 불량이 발생한 시간으로 나타냈다. 단위는 시간. 모든 패키지에서 1000시간까지 불량 발생이 없었던 것은 1000＜로 했다.
고온 보관 특성(200℃)：알루미늄 전극 패드를 형성한 TEG(TEST ELEMENT GROUP) 칩(3.5㎜×3.5㎜)를 352핀 BGA(기판은 두께 0.56㎜, 비스말레이미드·트리아진 수지/유리 직물 기판, 패키지 사이즈는 30×30㎜, 두께 1.17㎜)의 다이 패드부 상에 접착하고, TEG 칩의 알루미늄 전극 패드와 기판측 단자를 데이지 체인이 되도록 와이어를 이용해 와이어 피치 50㎛로 와이어 본딩했다. 이것을 저압 트랜스퍼 성형기(TOWA제, Y 시리즈)를 이용하여 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 2분의 조건으로 에폭시 수지 조성물에 의해 봉지 성형하여 352핀 BGA 패키지를 제작했다. 제작한 패키지를 175℃, 8시간에 후 경화한 후, 고온 보관 시험(200℃)을 실시했다. 24시간마다 배선간의 전기 저항값의 측정을 실시해, 그 값이 초기값에 대해 20％ 증가한 패키지를 불량으로 판정하여 불량이 될 때까지의 시간을 측정했다. 불량 시간은 n=5개의 측정으로 1개라도 불량이 발생한 시간으로 나타냈다. 단위는 시간.
고온 동작 특성：알루미늄 전극 패드를 형성한 TEG(TEST　ELEMENT GROUP) 칩(3.5㎜×3.5㎜)를 352핀 BGA(기판은 두께 0.56㎜, 비스말레이미드·트리아진 수지/유리 직물 기판, 패키지 사이즈는 30×30㎜, 두께 1.17㎜)의 다이 패드부 상에 접착하고, TEG 칩의 알루미늄 전극 패드와 기판측 단자를 데이지 체인이 되도록 와이어를 이용해 와이어 피치 50㎛로 와이어 본딩했다. 이것을 저압 트랜스퍼 성형기(TOWA제, Y 시리즈)를 이용하여 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 2분의 조건으로 에폭시 수지 조성물에 의해 봉지 성형하여 352핀 BGA 패키지를 제작했다. 제작한 패키지를 175℃, 8시간에 후 경화한 후, 데이지 체인에 이은 양단에 0.1A의 직류 전류를 흘린다. 이 상태로 185℃에서의 고온 보관을 실시하고, 12시간마다 배선간의 전기 저항값이 초기값에 대해 20％ 증가한 패키지를 불량으로 판정해 불량이 될 때까지의 시간을 측정했다. 불량 시간은 n=4개의 측정으로 1개라도 불량이 발생한 시간으로 나타냈다. 단위는 시간.
내습 신뢰성(130℃)：알루미늄 회로를 형성한 TEG 칩(3.5㎜×3.5㎜, 알루미늄 회로는 보호막 없이 노출됨)을 352핀 BGA(기판은 두께 0.56㎜, 비스말레이미드·트리아진 수지/유리 직물 기판, 패키지 사이즈는 30×30㎜, 두께 1.17㎜)의 다이 패드부 상에 접착하고, 알루미늄 패드와 기판측 단자를 와이어를 이용해 와이어 피치 80㎛로 와이어 본딩했다. 이것을 저압 트랜스퍼 성형기(TOWA제, Y 시리즈)를 이용하여 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 2분의 조건으로 에폭시 수지 조성물에 의해 봉지 성형하여 352핀 BGA 패키지를 제작했다. 제작한 패키지를 175℃, 8시간에 후 경화한 후, IEC68-2-66에 준거해 HAST(Highly　Accelerated　temperature　and　humidity　Stress　Test) 시험을 실시했다. 시험 조건은 130℃, 85％ RH, 20V 인가, 168시간 처리를 하여 회로의 오픈 불량 유무를 측정했다. 1패키지당 4단자를 가져, 5패키지로 합계 20회로를 평가에서 이용했다. 단위는 불량 회로의 개수.
내습 신뢰성(140℃)：알루미늄 회로를 형성한 TEG 칩(3.5㎜×3.5㎜, 알루미늄 회로는 보호막 없이 노출됨)을 352핀 BGA(기판은 두께 0.56㎜, 비스말레이미드·트리아진 수지/유리 직물 기판, 패키지 사이즈는 30×30㎜, 두께 1.17㎜)의 다이 패드부에 접착하고, 알루미늄 패드와 기판측 단자를 와이어를 이용해 와이어 피치 80㎛로 와이어 본딩했다. 이것을 저압 트랜스퍼 성형기(TOWA제, Y 시리즈)를 이용하여 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 2분의 조건으로 에폭시 수지 조성물에 의해 봉지 성형하여 352핀 BGA 패키지를 제작했다. 제작한 패키지를 175℃, 8시간에 후 경화한 후, IEC68-2-66에 준거해 HAST(Highly　Accelerated　temperature　and　humidity　Stress　Test) 시험을 실시했다. 시험 조건은 140℃, 85％ RH, 20V 인가, 168시간 처리를 해 회로의 오픈 불량 유무를 측정했다. 1패키지당 4단자를 가져, 5패키지로 합계 20회로를 평가에서 이용했다. 단위는 불량 회로의 개수.
후 경화( PMC ) 후의 휨량：저압 트랜스퍼 성형기(TOWA제, Y 시리즈)를 이용하여 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 2분의 조건으로 에폭시 수지 조성물에 의해 봉지 성형하여 225핀 BGA 패키지(기판 두께 0.36㎜ BT 수지 유리 직물 기재, 패키지 사이즈 24×24㎜, 봉지 수지 두께 1.17㎜, 실리콘 칩 사이즈 9×9㎜, 두께 0.35㎜를 다이 본딩한 것)를 제작했다. 제작한 패키지를 175℃, 8시간에 후 경화한 후, 25℃에서 표면 거칠기계를 이용해 패키지의 게이트로부터 대각 방향의 변위를 측정해, 변위 차이가 가장 큰 값을 후 경화 후의 휨량으로 했다. 단위는 ㎛. n=3의 평균값을 표에 기재했다.
공정 휨 변동량：상기 후 경화 후의 휨량 측정 후, IR 리플로우 처리(260℃ JEDEC 조건 준거)한 후, 25℃에서 표면 거칠기계를 이용해 패키지의 게이트로부터 대각 방향의 변위를 측정해, 변위 차이가 가장 큰 값을 공정 휨량으로 했다. 이 값을 이용하여, 하기 식에 의해 공정 휨 변동량을 구했다. 단위는 ㎛. n=3의 평균값을 표에 기재했다.
공정 휨 변동량 = 공정 휨량 - 후 경화 후의 휨량
Figure 112012036364313-pct00020
Figure 112012036364313-pct00021
Figure 112012036364313-pct00022
Figure 112012036364313-pct00023
Figure 112012036364313-pct00024
표 1~5로부터 분명한 바와 같이, 실시예 1~34는 와이어 흐름률, 고온 보관 특성, 고온 동작 특성, 내습 신뢰성이 뛰어났다.
특히, (A) 에폭시 수지, (B) 경화제, (C) 구상 실리카와 함께, (D) 금속 수산화물 및/또는 금속 수산화물 고용체로서 수산화 알루미늄을 함유하고, 또한 수산화 지르코늄, 하이드로탈사이트를 알루미늄 부식 방지제로서 함유하는 에폭시 수지 조성물을 이용한 실시예 2~4, 실시예 14~16은 표 중에 나타내는 다른 특성과 함께, 200℃에서의 고온 보관성, 140℃에서의 내습 신뢰성에 있어서도 뛰어난 특성을 나타냈다.
본 발명에 의해 얻어지는 반도체 장치는 다이 패드부를 가지는 리드 프레임 또는 회로 기판과, 상기 리드 프레임의 다이 패드부 상 또는 상기 회로 기판 상에 적층 혹은 병렬되어 탑재된 1 이상의 반도체 소자와, 상기 리드 프레임의 다이 패드부 또는 상기 회로 기판에 마련된 전기적 접합부와 상기 반도체 소자에 마련된 전극 패드를 전기적으로 접합하는 구리 와이어와, 상기 반도체 소자와 상기 구리 와이어를 봉지하는 봉지재를 구비한 반도체 장치, 특히 상기 봉지재용 에폭시 수지 조성물로 일괄 봉지 성형한 후에, 성형품을 컷해 개편화하는 MAP 방식의 반도체 장치에 매우 적합하게 이용할 수 있다.

Claims (10)

  1. 전기적 접합부를 구비하는, 다이 패드부를 가지는 리드 프레임 또는 회로 기판과,
    상기 리드 프레임의 상기 다이 패드부 상 또는 상기 회로 기판 상에 적층 혹은 병렬되어 탑재된, 전극 패드를 구비하는 1 이상의 반도체 소자와,
    상기 리드 프레임 또는 상기 회로 기판의 상기 전기적 접합부와 상기 반도체 소자의 상기 전극 패드를 전기적으로 접합하는 구리 와이어와,
    상기 반도체 소자와 상기 구리 와이어를 봉지하는 봉지재를 구비하는 반도체 장치로서,
    상기 구리 와이어의 선 지름이 18㎛ 이상, 23㎛ 이하이고,
    상기 봉지재가 에폭시 수지 조성물의 경화물로 구성되며,
    상기 에폭시 수지 조성물이 (A) 에폭시 수지, (B) 경화제, (C) 구상 실리카, 및 (D) 금속 수산화물을 포함하고,
    상기 반도체 장치는 상기 에폭시 수지 조성물에 의한 봉지 성형 후에 개편화되는 공정을 거쳐 얻어지며,
    상기 (D) 금속 수산화물이 수산화 알루미늄 및 수산화 마그네슘 중 적어도 어느 하나이고,
    상기 에폭시 수지 조성물이 수산화 지르코늄, 하이드로탈사이트, 베마이트로 이루어진 군으로부터 선택되는 1종 이상의 알루미늄 부식 방지제를 더 포함하고,
    상기 (D) 금속 수산화물의 상기 에폭시 수지 조성물 전체 질량에 대한 함유 비율이 1질량％ 이상, 10질량％ 이하이며,
    상기 알루미늄 부식 방지제의 상기 에폭시 수지 조성물 전체 질량에 대한 함유 비율이 0.1질량% 이상, 1질량％ 이하인 반도체 장치.
  2. 청구항 1에 있어서,
    상기 (D) 금속 수산화물의 평균 입경이 1㎛ 이상, 10㎛ 이하인 반도체 장치.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 (D) 금속 수산화물이 결정수를 20질량％ 이상 함유하는 반도체 장치.
  5. 삭제
  6. 삭제
  7. 청구항 1에 있어서,
    상기 (C) 구상 실리카의 모드 지름이 35㎛ 이하이고, 또한 상기 (C) 구상 실리카에 포함되는 55㎛ 이상의 입자의 함유율이 0.1질량％ 이하인 반도체 장치.
  8. 청구항 1에 있어서,
    상기 에폭시 수지가
    일반식 (1)：
    Figure 112012036364313-pct00025

    (일반식 (1)에 있어서, -R1-는 페닐렌기 또는 나프틸렌기이고, -R1-가 나프틸렌기인 경우 글리시딜 에테르기의 결합 위치는 α위치여도 되고 β위치여도 되며, -R2-는 페닐렌기, 비페닐렌기 또는 나프틸렌기이고, R3 및 R4는 각각 R1 및 R2에 도입되고 탄소수 1~10의 탄화수소기이며, 이것들은 서로 동일해도 되고 상이해도 되며, a는 0~5의 정수이고, b는 0~8의 정수이며, n1의 평균값은 1 이상, 3 이하의 정수이다)로 나타내는 에폭시 수지,
    일반식 (2)：
    Figure 112012036364313-pct00026

    (일반식 (2)에 있어서, R5는 탄소수 1~4의 탄화수소기이고, 서로 동일해도 되고 상이해도 되며, R6은 수소 원자 또는 탄소수 1~4의 탄화수소기이고, 서로 동일해도 되고 상이해도 되며, c 및 d는 0 또는 1의 정수이고, e는 0~5의 정수이다)로 나타내는 에폭시 수지,
    일반식 (3)：
    Figure 112012036364313-pct00027

    (일반식 (3)에 있어서, R7 및 R8은 수소 원자 또는 메틸기이며, n3은 0~5의 정수이다)에서 나타내는 에폭시 수지, 및
    일반식 (4)：
    Figure 112012036364313-pct00028

    (일반식 (4)에 있어서, n4의 평균값은 0 이상, 4 이하의 정수이다)로 나타내는 에폭시 수지로 이루어진 군으로부터 선택되는 적어도 1종의 에폭시 수지를 포함하는 반도체 장치.
  9. 청구항 1에 있어서,
    상기 경화제가
    일반식 (5)：
    Figure 112012036364313-pct00029

    (일반식 (5)에 있어서, -R9-는 페닐렌기 또는 나프틸렌기이며, -R9-가 나프틸렌기인 경우 수산기의 결합 위치는 α위치여도 되고 β위치여도 되며, -R10-는 페닐렌기, 비페닐렌기 또는 나프틸렌기이고, R11 및 R12는 각각 R9, R10에 도입되고 탄소수 1~10의 탄화수소기이며, 이것들은 서로 동일해도 되고 상이해도 되며, f는 0~5의 정수이고, g는 0~8의 정수이며, n5의 평균값은 1 이상, 3 이하의 정수이다)로 나타내는 페놀 수지를 포함하는 반도체 장치.
  10. 청구항 1에 있어서,
    상기 경화제가
    일반식 (6)：
    Figure 112012036364313-pct00030

    (일반식 (6)에 있어서, n6의 평균값은 0 이상, 4 이하의 정수이다)으로 나타내는 페놀 수지를 포함하는 반도체 장치.
KR1020127011809A 2009-10-09 2010-10-05 반도체 장치 KR101678256B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009234716 2009-10-09
JPJP-P-2009-234716 2009-10-09
JP2010194020 2010-08-31
JPJP-P-2010-194020 2010-08-31
PCT/JP2010/005950 WO2011043058A1 (ja) 2009-10-09 2010-10-05 半導体装置

Publications (2)

Publication Number Publication Date
KR20120091190A KR20120091190A (ko) 2012-08-17
KR101678256B1 true KR101678256B1 (ko) 2016-11-21

Family

ID=43856542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127011809A KR101678256B1 (ko) 2009-10-09 2010-10-05 반도체 장치

Country Status (7)

Country Link
US (1) US9082708B2 (ko)
JP (1) JPWO2011043058A1 (ko)
KR (1) KR101678256B1 (ko)
CN (1) CN102576696B (ko)
SG (1) SG10201406428QA (ko)
TW (1) TWI500648B (ko)
WO (1) WO2011043058A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2734379B8 (en) 2011-07-21 2019-06-19 Hewlett-Packard Development Company, L.P. Print medium
JP6218413B2 (ja) * 2013-03-29 2017-10-25 株式会社Ｓｕｂａｒｕ プレドープ剤、これを用いた蓄電デバイス及びその製造方法
CN104882386B (zh) 2014-02-27 2019-03-01 恩智浦美国有限公司 半导体器件格栅阵列封装
JP6605190B2 (ja) * 2014-05-28 2019-11-13 住友ベークライト株式会社 封止用樹脂組成物、および半導体装置
KR101689833B1 (ko) * 2015-05-19 2017-01-10 주식회사 프로텍 Bga 반도체 패키지의 전자파 차폐막 형성 방법 및 이에 사용되는 베이스 테이프
US10797025B2 (en) * 2016-05-17 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced INFO POP and method of forming thereof
SG11201810671QA (en) * 2016-05-30 2018-12-28 Hitachi Chemical Co Ltd Sealing composition and semiconductor device
DE102017121485A1 (de) * 2017-09-15 2019-03-21 Infineon Technologies Austria Ag Halbleitervorrichtung mit Kupferkorrosionsinhibitoren
KR20210000530A (ko) 2019-06-25 2021-01-05 삼성전자주식회사 칩 적층 반도체 패키지 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235164B1 (ko) * 1991-10-07 1999-12-15 카나가와 치히로 열경화성 수지 조성물 및 반도체 장치
JP2003292569A (ja) * 2002-03-29 2003-10-15 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP2009152561A (ja) * 2007-11-29 2009-07-09 Sumitomo Bakelite Co Ltd 半導体装置並びに封止用エポキシ樹脂組成物及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213432A (ja) * 1985-07-11 1987-01-22 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物
JPH086484B2 (ja) 1992-07-01 1996-01-24 永代機械工業株式会社 立体駐車装置
JP2000311915A (ja) * 1998-10-14 2000-11-07 Texas Instr Inc <Ti> 半導体デバイス及びボンディング方法
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US7034404B1 (en) 1999-02-25 2006-04-25 Nitto Denko Corporation Resin composition for semiconductor encapsulation, semiconductor device obtained with the same, and process for producing semiconductor device
JP4286399B2 (ja) * 1999-02-25 2009-06-24 日東電工株式会社 半導体封止用樹脂組成物およびそれを用いた半導体装置ならびに半導体装置の製法
JP3573651B2 (ja) * 1999-03-30 2004-10-06 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置
CN1156533C (zh) 1999-10-06 2004-07-07 日东电工株式会社 半导体密封用树脂组合物和使用它的半导体装置及制法
JP2002121260A (ja) * 1999-10-06 2002-04-23 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置ならびに半導体装置の製法
CN1286906C (zh) * 2000-09-30 2006-11-29 住友电木株式会社 环氧树脂组合物和半导体装置
JP4779269B2 (ja) * 2001-09-17 2011-09-28 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置
US20040245320A1 (en) * 2001-10-23 2004-12-09 Mesato Fukagaya Bonding wire
MY148463A (en) * 2004-07-29 2013-04-30 Sumitomo Bakelite Co Epoxy resin composition and semiconductor device
CN100572446C (zh) * 2004-08-18 2009-12-23 株式会社钟化 半导体密封剂用环氧树脂组合物以及环氧树脂成型材料
JP2007012776A (ja) 2005-06-29 2007-01-18 Nippon Steel Materials Co Ltd 半導体装置用ボンディングワイヤ
JP4941804B2 (ja) * 2005-03-02 2012-05-30 Ｄｉｃ株式会社 エポキシ樹脂組成物、その硬化物、半導体封止材料、新規フェノール樹脂、および新規エポキシ樹脂
JP5217119B2 (ja) 2005-06-15 2013-06-19 日立化成株式会社 封止用液状エポキシ樹脂組成物、電子部品装置及びウエハーレベルチップサイズパッケージ
JP4946030B2 (ja) * 2005-12-16 2012-06-06 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置
MY158822A (en) * 2006-05-12 2016-11-15 Denka Company Ltd Ceramic powder and use thereof
JP5120266B6 (ja) * 2007-01-31 2018-06-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7791198B2 (en) * 2007-02-20 2010-09-07 Nec Electronics Corporation Semiconductor device including a coupling region which includes layers of aluminum and copper alloys

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235164B1 (ko) * 1991-10-07 1999-12-15 카나가와 치히로 열경화성 수지 조성물 및 반도체 장치
JP2003292569A (ja) * 2002-03-29 2003-10-15 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP2009152561A (ja) * 2007-11-29 2009-07-09 Sumitomo Bakelite Co Ltd 半導体装置並びに封止用エポキシ樹脂組成物及びその製造方法

Also Published As

Publication number Publication date
CN102576696A (zh) 2012-07-11
US20120175761A1 (en) 2012-07-12
TWI500648B (zh) 2015-09-21
KR20120091190A (ko) 2012-08-17
US9082708B2 (en) 2015-07-14
CN102576696B (zh) 2015-10-07
JPWO2011043058A1 (ja) 2013-03-04
WO2011043058A1 (ja) 2011-04-14
SG10201406428QA (en) 2014-12-30
TW201120083A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
KR101678256B1 (ko) 반도체 장치
JP5532258B2 (ja) 半導体装置
JPWO2011070739A1 (ja) 半導体封止用エポキシ樹脂組成物、その硬化体及び半導体装置
JP5393207B2 (ja) 半導体装置
WO2012070529A1 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
US9230892B2 (en) Semiconductor device and method of manufacturing the same
KR101902611B1 (ko) 반도체 장치
JP2013209450A (ja) 半導体封止用エポキシ樹脂組成物
JP2015017165A (ja) 封止用エポキシ樹脂組成物、及び半導体装置
KR20160022864A (ko) 반도체 장치
WO2011030516A1 (ja) 半導体装置
WO2013145609A1 (ja) 半導体封止用エポキシ樹脂組成物、その硬化体及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant