KR20160022864A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20160022864A
KR20160022864A KR1020167000689A KR20167000689A KR20160022864A KR 20160022864 A KR20160022864 A KR 20160022864A KR 1020167000689 A KR1020167000689 A KR 1020167000689A KR 20167000689 A KR20167000689 A KR 20167000689A KR 20160022864 A KR20160022864 A KR 20160022864A
Authority
KR
South Korea
Prior art keywords
wire
epoxy resin
electrode pad
resin composition
semiconductor chip
Prior art date
Application number
KR1020167000689A
Other languages
English (en)
Other versions
KR102215169B1 (ko
Inventor
신고 이토
Original Assignee
스미또모 베이크라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 베이크라이트 가부시키가이샤 filed Critical 스미또모 베이크라이트 가부시키가이샤
Publication of KR20160022864A publication Critical patent/KR20160022864A/ko
Application granted granted Critical
Publication of KR102215169B1 publication Critical patent/KR102215169B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85054—Composition of the atmosphere
    • H01L2224/85075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치(100)는, 전극 패드(12)를 구비하는 반도체 칩(10)과, 전극 패드(12)에 전기적으로 접속된 와이어(30)를 구비한다. 와이어(30)는, Ag를 주성분으로 하여 Pd를 포함하는 제1 금속 재료에 의하여 구성되어 있다. 전극 패드(12)는, Al을 주성분으로 하는 제2 금속 재료에 의하여 구성되어 있다. 와이어(30)와 전극 패드(12)와의 접합부(40)에는, Ag, Al 및 Pd를 포함하는 합금층이 형성되어 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치에 관한 것이다.
반도체 칩은, 예를 들면 본딩 와이어를 이용하여 리드 프레임이나 기판에 전기적으로 접속된다. 본딩 와이어에 관한 기술은 다양하게 검토되고 있고, 예를 들면 특허문헌 1~5에 기재된 것을 들 수 있다.
특허문헌 1에는, 금, 은 혹은 구리의 순금속, 금-은 합금, 금-구리 합금 혹은 금-팔라듐 합금의 표면에 첨가 원소군의 질화물이 분산된 와이어 재료가 기재되어 있다. 특허문헌 2 및 3에는, 은선과, 은선을 피복하는 금막을 갖는 본딩 와이어에 관한 기술이 기재되어 있다. 특허문헌 4에는, Au와 Bi를 함유하는 Ag 본딩 와이어가 기재되어 있다. 특허문헌 5에는, Cu, Au, Ag 중 1종 이상의 원소를 주성분으로 하는 심재와, 심재 상에 Pd를 주성분으로 하는 외층을 갖는 반도체용 본딩 와이어가 기재되어 있다.
일본 공개특허공보 2008-174779호 일본 공개특허공보 2001-196411호 일본 공개특허공보 2001-176912호 일본 공개특허공보 2012-49198호 국제공개공보 제2010/106851호
반도체 칩의 전극 패드와 기재의 접속 단자는, 예를 들면 와이어를 통하여 서로 전기적으로 접속된다. 이와 같은 반도체 장치에 있어서는, 반도체 칩에 마련되고, 또한 Al을 주성분으로 하는 금속 재료에 의하여 구성되는 전극 패드에 대하여, Ag를 주성분으로 하는 금속 재료에 의하여 구성되는 와이어가 접합되는 경우가 있다. 이 경우, 와이어와 전극 패드의 사이에 있어서, 우수한 접합 신뢰성이 얻어지지 않는 경우가 있다.
본 발명에 의하면, 전극 패드를 구비하는 반도체 칩과,
상기 전극 패드에 전기적으로 접속된 와이어
를 구비하고,
상기 와이어는, Ag를 주성분으로 하여 Pd를 포함하는 제1 금속 재료에 의하여 구성되어 있으며,
상기 전극 패드는, Al을 주성분으로 하는 제2 금속 재료에 의하여 구성되어 있고,
상기 와이어와 상기 전극 패드와의 접합부에는, Ag, Al 및 Pd를 포함하는 합금층이 형성되어 있는 반도체 장치가 제공된다.
본 발명에 의하면, 와이어와 전극 패드의 사이에 있어서의 접합 신뢰성을 향상시킬 수 있다.
상술한 목적, 및 그 외의 목적, 특징 및 이점은, 이하에 설명하는 적합한 실시형태, 및 그에 부수하는 이하의 도면에 의하여 더 명확해진다.
도 1은 제1 실시형태에 관한 반도체 장치를 나타내는 평면도이다.
도 2는 도 1에 나타내는 반도체 장치를 나타내는 단면도이다.
도 3은 도 2에 나타내는 접합부의 확대도이다.
도 4는 도 1에 나타내는 반도체 장치의 제1 변형예를 나타내는 평면도이다.
도 5는 도 1에 나타내는 반도체 장치의 제2 변형예를 나타내는 단면도이다.
이하, 실시형태에 대하여, 도면을 이용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성 요소에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.
도 1은, 본 실시형태에 관한 반도체 장치(100)를 나타내는 평면도이다. 도 2는, 도 1에 나타내는 반도체 장치(100)를 나타내는 단면도이다.
본 실시형태에 관한 반도체 장치(100)는, 반도체 칩(10)과, 와이어(30)를 구비하고 있다. 반도체 칩(10)은, 전극 패드(12)를 구비하고 있다. 와이어(30)는, 전극 패드(12)에 전기적으로 접속되어 있다. 와이어(30)는, Ag를 주성분으로 하여 Pd를 포함하는 제1 금속 재료에 의하여 구성되어 있다. 전극 패드(12)는, Al을 주성분으로 하는 제2 금속 재료에 의하여 구성되어 있다. 와이어(30)와 전극 패드(12)와의 접합부(40)에는, Ag, Al 및 Pd를 포함하는 합금층, 또는 Ag, Al, Pd 및 Au를 포함하는 합금층이 형성되어 있다.
본 실시형태에 의하면, Ag를 주성분으로 하여 Pd를 포함하는 제1 금속 재료에 의하여 구성되는 와이어(30)와, Al을 주성분으로 하는 제2 금속 재료에 의하여 구성되어 있는 전극 패드(12)와의 접합부(40)에는, Ag, Al 및 Pd를 포함하는 합금층, 또는 Ag, Al, Pd 및 Au를 포함하는 합금층이 형성되어 있다. 본 발명자는, 이와 같은 경우에 있어서, 내습 신뢰성이나 고온 보관 특성 등의 밸런스가 우수한 접합부(40)를 실현할 수 있는 것을 발견했다. 이로써, 와이어(30)와 전극 패드(12)의 사이에 있어서의 접합 신뢰성을 향상시키는 것이 가능해진다.
이하, 본 실시형태에 관한 반도체 장치(100)의 구성, 및 반도체 장치(100)의 제조 방법에 대하여 상세하게 설명한다.
본 실시형태에 있어서의 반도체 장치(100)는, 기재(20)와, 기재(20) 상에 탑재된 반도체 칩(10)을 구비하고 있다. 기재(20)와 반도체 칩(10)은, 와이어(30)(본딩 와이어)를 통하여 서로 전기적으로 접속된다. 도 1에 있어서, 반도체 장치(100)는, 예를 들면 기재(20) 상에 반도체 칩(10)이 탑재된 반도체 패키지를 구성한다.
도 1에 나타내는 예에서는, 기재(20) 상에 1개의 반도체 칩(10)이 탑재되어 있는 경우가 나타나 있다. 한편, 본 실시형태에 관한 반도체 장치(100)는, 예를 들면 기재(20) 상에 서로 적층된 복수의 반도체 칩(10)을 구비할 수도 있다. 이 경우, 각 반도체 칩(10)은, 예를 들면 각각 와이어(30)를 통하여 기재(20)에 전기적으로 접속된다.
기재(20)는, 당업자에게 반도체 칩을 탑재할 수 있다고 인식되는 부재이면 특별히 한정되지 않지만, 예를 들면 인터포저 또는 머더 보드 등의 배선 기판, 리드 프레임, 다른 반도체 칩 등이다.
도 1 및 도 2에 있어서는, 기재(20)가 인터포저인 경우가 예시되어 있다. 이 경우, 기재(20) 중 반도체 칩(10)을 탑재하는 일면과 반대의 타면에는, 복수의 땜납 볼(62)이 마련된다. 기재(20) 및 반도체 칩(10)을 구비하는 반도체 장치(100)는, 예를 들면 땜납 볼(62)을 통하여 다른 배선 기판 상에 탑재된다.
기재(20)는, 접속 단자(22)를 구비하고 있다. 와이어(30)의 일단은, 접속 단자(22)의 표면 부분에 대하여 접합된다.
접속 단자(22)는, 예를 들면 기재(20) 중 반도체 칩(10)을 탑재하는 일면 상에 마련되어 있다. 기재(20)의 일면 상에는, 예를 들면 복수의 접속 단자(22)가 마련된다. 이 경우, 복수의 접속 단자(22)는, 예를 들면 반도체 칩(10)의 외측 가장자리를 따라 마련된다. 도 1에 나타내는 예에 있어서, 접속 단자(22)는, 인터포저를 구성하는 기재(20) 상에 마련된 전극 패드이다.
접속 단자(22) 중 적어도 표면 부분은, 예를 들면 Au를 주성분으로 하는 재료에 의하여 구성된다.
또, 기재(20)가 리드 프레임인 경우에는, 접속 단자(22)의 표면 부분은, 예를 들면 Ag 또는 Ni층, Pd층, 및 Au층이 순서대로 적층된 적층막에 의하여 구성된다.
기재(20) 상에는, 반도체 칩(10)이 탑재되어 있다. 반도체 칩(10)으로서는, 예를 들면 집적 회로, 대규모 집적 회로, 및 고체 촬상 소자를 들 수 있다. 반도체 칩(10)은, 예를 들면 필름 형상 또는 페이스트 형상의 다이 어태치재를 통하여 기재(20)의 일면 상에 접착된다.
반도체 칩(10)은, 전극 패드(12)를 구비하고 있다. 와이어(30) 중 접속 단자(22)에 접합하는 일단과 반대측의 타단은, 전극 패드(12)의 표면 부분에 대하여 접합된다.
전극 패드(12)는, 예를 들면 반도체 칩(10) 중 기재(20)와 대향하는 일면과 반대측의 타면 상에 마련되어 있다. 반도체 칩(10)의 타면 상에는, 예를 들면 복수의 전극 패드(12)가 마련된다. 이 경우, 복수의 전극 패드(12)는, 예를 들면 반도체 칩(10)의 외측 가장자리를 따라 마련된다.
전극 패드(12)는, Al을 주성분으로 하는 제2 금속 재료에 의하여 구성된다. 이 경우, 전극 패드(12) 중 와이어(30)와 접합하는 표면 부분은, 제2 금속 재료에 의하여 구성되게 된다. 본 실시형태에 있어서, 전극 패드(12)를 구성하는 제2 금속 재료는, Al에 더하여, Ni, Au, Pd, Ag, Cu, Si 또는 Pt 등의 다른 금속 재료를 함유하고 있어도 된다.
본 실시형태에 있어서, 전극 패드(12)를 구성하는 제2 금속 재료 중에 있어서 Al의 함유량은, 예를 들면 90중량％ 이상 100중량％ 이하이다.
와이어(30)는, 접속 단자(22) 및 전극 패드(12)에 전기적으로 접속되어 있다. 본 실시형태에 있어서, 예를 들면 와이어(30) 중 일단이 접속 단자(22)에 접합하고, 당해 일단과는 반대의 타단이 전극 패드(12)에 접합되어 있다. 와이어(30)의 선단부(30a)와 전극 패드(12)의 사이에는, 이들이 접합되어 이루어지는 접합부(40)가 형성되게 된다. 도 1에 나타내는 예에 있어서, 반도체 칩(10)에는 복수의 전극 패드(12)가, 기재(20)에는 복수의 접속 단자(22)가, 각각 마련되어 있다. 이 경우, 각 전극 패드(12)와 각 접속 단자(22)를 서로 전기적으로 접속시키는, 복수의 와이어(30)가 마련되게 된다.
본 실시형태에 있어서, 와이어(30)의 직경은, 예를 들면 15μm 이상 25μm 이하이고, 특히 바람직하게는 18μm 이상 20μm 이하이다.
와이어(30)는, Ag를 주성분으로 하여 Pd를 포함하는 제1 금속 재료에 의하여 구성되어 있다. 이 경우, 와이어(30) 중 전극 패드(12)와 접합하는 선단부(30a)는, 제1 금속 재료에 의하여 구성되게 된다. 본 실시형태에 있어서, 와이어(30)를 구성하는 제1 금속 재료는, Ag 및 Pd에 더하여, 예를 들면 Au를 포함하고 있어도 된다. 이로써, 접합부(40)에 있어서의 내습 신뢰성을 보다 효과적으로 향상시킬 수 있다.
와이어(30)를 구성하는 제1 금속 재료 중에 있어서의 Ag의 함유량은, 바람직하게는 85중량％ 이상 99.5중량％ 이하이며, 보다 바람직하게는 85질량％ 이상 96질량％ 이하이다. 이로써, 제조 코스트를 저감하면서, 접합부(40)에 있어서의 내습 신뢰성 및 고온 보관 특성을 보다 효과적으로 향상시켜, 와이어(30)와 전극 패드(12)의 사이에 있어서의 접합 신뢰성의 향상을 도모하는 것이 가능해진다.
또, 와이어(30)를 구성하는 제1 금속 재료 중에 있어서의 Pd의 함유량은, 바람직하게는 0.5중량％ 이상 15중량％ 이하이고, 보다 바람직하게는 2중량％ 이상 10중량％ 이하이며, 더 바람직하게는 3중량％ 이상 6중량％ 이하이다. 이로써, 제조 코스트의 증대를 억제하면서, 내습 신뢰성이나 고온 보관 특성을 보다 효과적으로 향상시키는 것이 가능해진다. 또, 제1 금속 재료 중에 Au가 포함되는 경우, 제1 금속 재료 중에 있어서의 Au의 함유량은, 예를 들면 0중량％ 보다 크고, 또한 10중량％ 이하, 보다 바람직하게는 2중량％ 이상 10중량％ 이하이다. 이로써, 와이어(30)의 본딩성을 향상시키는 것이 가능해진다. 단, Ag 함유량이 94중량％ 이상인 경우는 Au는 사용하지 않아도 지장이 없다.
도 3은, 도 2에 나타내는 접합부(40)의 확대도이다. 도 3에 나타내는 바와 같이, 반도체 칩(10)의 타면 상에는, 예를 들면 폴리이미드 등에 의하여 구성되는 보호막(50)이 형성되어 있다. 보호막(50)에는, 전극 패드(12)의 표면이 노출되도록 개구가 마련되어 있다.
와이어(30)와 전극 패드(12)와의 접합부(40)에는, Ag, Al 및 Pd를 포함하는 합금층(32)이 형성되어 있다. 이로써, 내습 신뢰성이나 고온 보관 특성 등의 밸런스가 우수한 접합부(40)를 실현할 수 있다. Ag, Al 및 Pd를 포함하는 합금층(32)은, 예를 들면 와이어(30)를 구성하는 제1 금속 재료의 조성, 전극 패드(12)를 구성하는 제2 금속 재료의 조성, 및 와이어(30)와 전극 패드(12)의 접합 방법을 각각 적절히 제어함으로써 형성하는 것이 가능하다.
합금층(32) 내에 있어서의 Ag, Al 및 Pd의 조성비는, 예를 들면 합금층(32) 내에 포함되는 각 영역에 있어서 서로 상이해도 된다. 본 실시형태에 있어서의 합금층(32)은, 예를 들면 와이어(30)측에 위치하는 일단부에 있어서, 전극 패드(12)측에 위치하는 타단부보다, Ag 및 Pd의 조성비가 높아지고, 또한 Al의 조성비가 낮아지도록 마련된다. 또한, 본 실시형태에 있어서의 합금층(32)은, 전극 패드(12)측에 위치하는 타단부에 있어서 Pd를 포함하지 않는 영역을 갖고 있어도 되지만, 당해 영역을 갖지 않는 것이 바람직하다.
또, 와이어(30)를 구성하는 제1 금속 재료 중에 Au가 포함되어 있는 경우, 본 실시형태에 있어서의 합금층(32)은, 예를 들면 상기 와이어(30)측에 위치하는 일단부에 있어서, 전극 패드(12)측에 위치하는 타단부보다, Ag, Pd 및 Au의 조성비가 높아지고, 또한 Al의 조성비가 낮아지도록 마련된다.
본 실시형태에 있어서, 와이어(30)와 전극 패드(12)는, 접합부(40)에 형성된 Ag, Al 및 Pd, 또는 Ag, Al, Pd 및 Au를 포함하는 합금층(32)을 통하여 서로 접합되게 된다.
도 3에 나타내는 예에 있어서, 합금층(32)은, 와이어(30) 중 전극 패드(12)에 접합되는 단면에 있어서 층 형상 또는 섬 형상으로 마련되어 있다. 이 때, 와이어(30) 중 전극 패드(12)에 접합되는 단면(端面)은, 선단부(30a)의 바닥면에 일치한다. 또한, 합금층(32)의 형상은 이에 한정되지 않고, 다양한 형상으로 할 수 있다.
반도체 칩(10) 및 와이어(30)는, 예를 들면 에폭시 수지 조성물의 경화물에 의하여 구성되는 밀봉 수지(60)에 의하여 밀봉된다. 이 경우, 와이어(30)와 전극 패드(12)와의 접합부(40)에 대해서도, 상기 에폭시 수지 조성물의 경화물에 의하여 밀봉되게 된다.
반도체 칩(10) 및 와이어(30)를 밀봉하는 에폭시 수지 조성물의 경화물은, 예를 들면 유기 황 화합물을 함유해도 된다. 이 경우, 반도체 칩(10)과, Ag를 주성분으로 하는 제1 금속 재료에 의하여 구성되는 와이어(30)에 대한 에폭시 수지 조성물의 경화물의 밀착성을 양호한 것으로 할 수 있다. 이로 인하여, 에폭시 수지 조성물의 경화물에 의하여 구성되는 밀봉 수지(60)와, 반도체 칩(10) 및 와이어(30)의 사이에 있어서의 박리 등을 억제할 수 있다.
에폭시 수지 조성물의 경화물 중에 있어서의 유기 황 화합물에 유래하는 황의 함유량은, 예를 들면 1ppm 이상 400ppm 이하인 것이 바람직하다. 여기에서는, 에폭시 수지 조성물의 경화물 중에 있어서의 황 함유량을, 유기 황 화합물에 유래하는 황의 함유량으로 하고 있다. 황 함유량은, 예를 들면 이하와 같이 하여 정량된다. 먼저, 에폭시 수지 조성물의 경화물을 약 5mg 칭량하여, 내부를 산소로 채운 플라스크 내에서 연소시켜, 발생한 연소 가스를 5％ 수산화 칼륨 용액에 흡수시킨다. 다음으로, 이온 크로마토그래프법에 의하여 측정한 5％ 수산화 칼륨 용액 중의 황산 이온량을, 에폭시 수지 조성물 중에 있어서의 황 함유량으로 환산한다.
황 함유량을 1ppm 이상으로 함으로써, 와이어(30)나 반도체 칩(10)에 대한 상기 에폭시 수지 조성물의 경화물의 밀착성을 효과적으로 향상시킬 수 있다. 또, 황 함유량을 400ppm 이하로 함으로써, 에폭시 수지 조성물의 경화물에 의하여 밀봉되는 접합부(40)에 있어서의 고온 보관 특성을 향상시키는 것이 가능해진다. 또한, 에폭시 수지 조성물의 경화물 중에 있어서의 황 함유량은, 에폭시 수지 조성물을 구성하는 성분이나 조제 방법을 각각 적절히 제어함으로써 조정하는 것이 가능하다.
반도체 칩(10) 및 와이어(30)를 밀봉하는 에폭시 수지 조성물의 경화물의 pH는, 예를 들면 4 이상 7 이하인 것이 바람직하고, 보다 바람직하게는 4.5 이상 6.5 이하이다. 이 경우, 접합부(40)가, 당해 에폭시 수지 조성물의 경화물에 의하여 부식되게 되는 것을 억제할 수 있다. 따라서, 와이어(30)와 전극 패드(12)의 사이에 있어서의 접합 신뢰성을 향상시키는 것이 가능해진다.
또한, 에폭시 수지 조성물의 경화물의 pH는, 에폭시 수지 조성물을 구성하는 성분이나 조제 방법을 각각 적절히 제어함으로써 조정된다.
이하, 밀봉 수지(60)를 구성하는 에폭시 수지 조성물에 대하여 상세하게 설명한다. 에폭시 수지 조성물은, (A) 에폭시 수지와, (B) 경화제를 포함하고 있다.
((A) 에폭시 수지)
에폭시 수지 조성물에 포함되는 (A) 에폭시 수지로서는, 1분자 내에 에폭시기를 2개 이상 갖는 모노머, 올리고머, 폴리머 전반을 이용할 수 있고, 그 분자량이나 분자 구조는 특별히 한정되지 않는다.
본 실시형태에 있어서, (A) 에폭시 수지로서는, 예를 들면, 바이페닐형 에폭시 수지; 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 테트라메틸비스페놀 F형 에폭시 수지 등의 비스페놀형 에폭시 수지; 스틸벤형 에폭시 수지; 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 트라이페놀메테인형 에폭시 수지, 알킬 변성 트라이페놀메테인형 에폭시 수지 등의 다관능 에폭시 수지; 페닐렌 골격을 갖는 페놀아랄킬형 에폭시 수지, 바이페닐렌 골격을 갖는 페놀아랄킬형 에폭시 수지 등의 아랄킬형 에폭시 수지; 다이하이드록시나프탈렌형 에폭시 수지, 다이하이드록시나프탈렌의 2량체를 글리시딜에터화하여 얻어지는 에폭시 수지 등의 나프톨형 에폭시 수지; 트라이글리시딜아이소사이아누레이트, 모노알릴다이글리시딜아이소사이아누레이트 등의 트라이아진핵 함유 에폭시 수지; 다이사이클로펜타다이엔 변성 페놀형 에폭시 수지 등의 유교 환상 탄화 수소 화합물 변성 페놀형 에폭시 수지를 들 수 있고, 이들은 1종류를 단독으로 이용해도 되고 2종류 이상을 병용해도 된다. 이들 중, 바이페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 및 테트라메틸비스페놀 F형 에폭시 수지 등의 비스페놀형 에폭시 수지, 및 스틸벤형 에폭시 수지는 결정성을 갖는 것이 바람직하다.
에폭시 수지 (A)로서는, 하기 식 (1)로 나타나는 에폭시 수지, 하기 식 (2)로 나타나는 에폭시 수지, 및 하기 식 (3)으로 나타나는 에폭시 수지로 이루어지는 군으로부터 선택되는 적어도 1종을 함유하는 것을 이용하는 것이 특히 바람직하다.
［화학식 1］
Figure pct00001
식 (1) 중, Ar1은 페닐렌기 또는 나프틸렌기를 나타내고, Ar1이 나프틸렌기인 경우, 글리시딜에터기는 α위, β위 중 어느 것에 결합하고 있어도 된다. Ar2는 페닐렌기, 바이페닐렌기 또는 나프틸렌기 중 어느 1개의 기를 나타낸다. R5 및 R6은, 각각 독립적으로 탄소수 1~10의 탄화 수소기를 나타낸다. g는 0~5의 정수이며, h는 0~8의 정수이다. n3은 중합도를 나타내고, 그 평균값은 1~3이다.
［화학식 2］
Figure pct00002
식 (2) 중, 복수 존재하는 R9는, 각각 독립적으로 수소 원자 또는 탄소수 1~4의 탄화 수소기를 나타낸다. n5는 중합도를 나타내고, 그 평균값은 0~4이다.
［화학식 3］
Figure pct00003
식 (3) 중, 복수 존재하는 R10 및 R11은, 각각 독립적으로 수소 원자 또는 탄소수 1~4의 탄화 수소기를 나타낸다. n6은 중합도를 나타내고, 그 평균값은 0~4이다.
(A) 에폭시 수지의 함유량은, 에폭시 수지 조성물 전체에 대하여, 3질량％ 이상인 것이 바람직하고, 5질량％ 이상인 것이 보다 바람직하며, 8질량％ 이상이 더 바람직하다. 이로써, 에폭시 수지 조성물의 점도 상승에 기인한 와이어 끊김을 억제할 수 있다. 또, 에폭시 수지 (A)의 함유량은, 에폭시 수지 조성물 전체에 대하여, 18질량％ 이하인 것이 바람직하고, 13질량％ 이하인 것이 보다 바람직하며, 11질량％ 이하가 더 바람직하다. 이로써, 흡수율 증가에 의한 내습 신뢰성의 저하 등을 억제할 수 있다.
((B) 경화제)
에폭시 수지 조성물에 포함되는 (B) 경화제로서는, 예를 들면 중부가형의 경화제, 촉매형의 경화제, 및 축합형의 경화제의 3타입으로 크게 나눌 수 있다.
(B) 경화제로 이용되는 중부가형의 경화제로서는, 예를 들면 다이에틸렌트라이아민(DETA), 트라이에틸렌테트라민(TETA), 메타자일렌다이아민(MXDA) 등의 지방족 폴리아민, 다이아미노다이페닐메테인(DDM), m-페닐렌다이아민(MPDA), 다이아미노다이페닐설폰(DDS) 등의 방향족 폴리아민 외, 다이사이안다이아마이드(DICY), 유기산 다이하이드라자이드 등을 포함하는 폴리아민 화합물; 헥사하이드로 무수 프탈산(HHPA), 메틸테트라하이드로 무수 프탈산(MTHPA) 등의 지환족 산무수물, 무수 트라이멜리트산(TMA), 무수 파이로멜리트산(PMDA), 벤조페논테트라카복실산(BTDA) 등의 방향족 산무수물 등을 포함하는 산무수물; 노볼락형 페놀 수지, 폴리바이닐페놀 등의 페놀 수지계 경화제; 폴리설파이드, 싸이오에스터, 싸이오에터 등의 폴리머캅탄 화합물; 아이소사이아네이트 프리폴리머, 블록화 아이소사이아네이트 등의 아이소사이아네이트 화합물; 카복실산 함유 폴리에스터 수지 등의 유기산류 등을 들 수 있다.
(B) 경화제로 이용되는 촉매형의 경화제로서는, 예를 들면 벤질다이메틸아민(BDMA), 2,4,6-트리스다이메틸아미노메틸페놀(DMP-30) 등의 3급 아민 화합물; 2-메틸이미다졸, 2-에틸-4-메틸이미다졸(EMI24) 등의 이미다졸 화합물; BF3 착체 등의 루이스산 등을 들 수 있다.
(B) 경화제로 이용되는 축합형의 경화제로서는, 예를 들면 레졸형 페놀 수지; 메틸올기 함유 요소(尿素) 수지와 같은 요소 수지; 메틸올기 함유 멜라민 수지와 같은 멜라민 수지 등을 들 수 있다.
이들 중에서도, 내연성, 내습성, 전기 특성, 경화성, 및 보존 안정성 등에 대한 밸런스를 향상시키는 관점에서, 페놀 수지계 경화제가 바람직하다. 페놀 수지계 경화제로서는, 1분자 내에 페놀성 수산기를 2개 이상 갖는 모노머, 올리고머, 폴리머 전반을 이용할 수 있고, 그 분자량, 분자 구조는 특별히 한정되지 않는다.
(B) 경화제로 이용되는 페놀 수지계 경화제로서는, 예를 들면 페놀 노볼락 수지, 크레졸 노볼락 수지, 비스페놀 노볼락 등의 노볼락형 수지; 폴리바이닐페놀; 트라이페놀메테인형 페놀 수지 등의 다관능형 페놀 수지; 터펜 변성 페놀 수지, 다이사이클로펜타다이엔 변성 페놀 수지 등의 변성 페놀 수지; 페닐렌 골격 및/또는 바이페닐렌 골격을 갖는 페놀아랄킬 수지, 페닐렌 및/또는 바이페닐렌 골격을 갖는 나프톨아랄킬 수지 등의 아랄킬형 수지; 비스페놀 A, 비스페놀 F 등의 비스페놀 화합물 등을 들 수 있고, 이들은 1종류를 단독으로 이용해도 되고 2종류 이상을 병용해도 된다.
(B) 경화제로서는, 하기 식 (4)로 나타나는 화합물로 이루어지는 군으로부터 선택되는 적어도 1종의 경화제를 이용하는 것이 특히 바람직하다.
［화학식 4］
Figure pct00004
식 (4) 중, Ar3은 페닐렌기 또는 나프틸렌기를 나타내고, Ar3이 나프틸렌기인 경우, 수산기는 α위, β위 중 어느 것에 결합하고 있어도 된다. Ar4는, 페닐렌기, 바이페닐렌 또는 나프틸렌기 중 어느 1개의 기를 나타낸다. R7 및 R8은, 각각 독립적으로 탄소수 1~10의 탄화 수소기를 나타낸다. i는 0~5의 정수이며, j는 0~8의 정수이다. n4는 중합도를 나타내고, 그 평균값은 1~3이다.
(B) 경화제의 함유량은, 에폭시 수지 조성물 전체에 대하여, 2질량％ 이상인 것이 바람직하고, 3질량％ 이상인 것이 보다 바람직하며, 6질량％ 이상인 것이 더 바람직하다. 이로써, 충분한 유동성을 갖는 에폭시 수지 조성물을 얻을 수 있다. 또, (B) 경화제의 함유량은, 에폭시 수지 조성물 전체에 대하여, 15질량％ 이하인 것이 바람직하고, 11질량％ 이하인 것이 보다 바람직하며, 8질량％ 이하인 것이 더 바람직하다. 이로써, 흡수율 증가에 의한 내습 신뢰성의 저하 등을 일으킬 우려를 줄일 수 있다.
(B) 경화제로서 페놀 수지계 경화제를 이용하는 경우에 있어서의, (A) 에폭시 수지와, 페놀 수지계 경화제인 (B) 경화제의 배합 비율로서, 전체 에폭시 수지의 에폭시기 수(EP)와 전체 페놀 수지계 경화제의 페놀성 수산기 수(OH)의 당량비(EP)/(OH)가 0.8 이상 1.3 이하인 것이 바람직하다. 당량비를 상기 범위로 함으로써, 에폭시 수지 조성물의 경화성의 저하, 또는 에폭시 수지 경화물의 물성의 저하 등을 억제할 수 있다.
에폭시 수지 조성물에는, (C) 충전재, (D) 중화제, (E) 경화 촉진제, 또는 (F) 유기 황 화합물이, 각각 필요에 따라 포함되어 있어도 된다.
((C) 충전재)
(C) 충전재로서는, 일반의 반도체 밀봉용 에폭시 수지 조성물에 사용되고 있는 것을 이용할 수 있고, 예를 들면 용융 구상(球狀) 실리카, 용융 파쇄 실리카, 결정 실리카, 탈크, 알루미나, 타이타늄 화이트, 질화 규소 등의 무기 충전재, 오가노 실리콘 파우더, 폴리에틸렌 파우더 등의 유기 충전재를 들 수 있다. 이들 중, 용융 구상 실리카를 이용하는 것이 특히 바람직하다. 이들 충전재는, 1종을 단독으로 이용해도 되고 2종 이상을 병용해도 지장이 없다.
(C) 충전재의 형상으로서는, 에폭시 수지 조성물의 용융 점도의 상승을 억제하면서, 충전재의 함유량을 높이는 관점에서, 가능한 한 진구(眞球) 형상이고, 또한 입도 분포가 넓은 것이 바람직하다. 또, (C) 충전재는, 커플링제에 의하여 표면 처리되어 있어도 된다. 또한, 필요에 따라 (C) 충전재를 에폭시 수지 또는 페놀 수지 등을 이용하여 미리 처리하여 이용해도 된다. 이 때의 처리 방법으로서는, 용매를 이용하여 혼합한 후에 용매를 제거하는 방법이나, 직접 충전재에 첨가하고, 혼합기를 이용하여 혼합 처리하는 방법 등이 있다.
(C) 충전재의 함유량은, 에폭시 수지 조성물의 충전성, 반도체 장치의 신뢰성의 관점에서, 에폭시 수지 조성물 전체에 대하여, 65질량％ 이상인 것이 바람직하고, 75질량％ 이상인 것이 보다 바람직하며, 80질량％ 이상이 더 바람직하다. 이로써, 저흡습성 및 저열팽창성을 향상시켜, 내습 신뢰성을 양호한 것으로 할 수 있다. 또, (C) 충전재의 함유량은, 성형성을 향상시키는 관점에서, 에폭시 수지 조성물 전체에 대하여, 93질량％ 이하인 것이 바람직하고, 91질량％ 이하인 것이 보다 바람직하며, 86질량％ 이하가 더 바람직하다. 이로써, 유동성이 저하하여 성형 시에 충전 불량 등이 발생하거나, 고점도화에 의한 반도체 장치 내의 와이어 변형 등의 문제가 발생할 우려를 저감할 수 있다.
((D) 중화제)
(D) 중화제로서는, 에폭시 수지 조성물, 또는 그 경화물인 밀봉 수지(60)를 가열할 때에 발생하는 산성의 부식성 가스를 중화하는 것을 이용할 수 있다. 이로써, 와이어(30)와 반도체 칩(10)의 전극 패드(12)와의 접합부(40)의 부식(산화 열화)을 억제할 수 있다. (D) 중화제로서는, 예를 들면 염기성 금속염, 특히 칼슘 원소를 포함하는 화합물, 알루미늄 원소를 포함하는 화합물 및 마그네슘 원소를 포함하는 화합물로 이루어지는 군으로부터 선택되는 적어도 1종을 이용할 수 있다.
(D) 중화제로 이용되는 칼슘 원소를 포함하는 화합물로서는, 탄산 칼슘, 붕산 칼슘, 메타규산 칼슘 등을 들 수 있다. 이들 중에서도, 불순물의 함유량, 내수성 및 저흡수율의 관점에서 탄산 칼슘이 바람직하고, 탄산 가스 반응법에 의하여 합성된 침강성 탄산 칼슘이 보다 바람직하다.
(D) 중화제로 이용되는 알루미늄 원소를 포함하는 화합물로서는, 수산화 알루미늄, 베마이트 등을 들 수 있다. 이들 중에서도, 수산화 알루미늄이 바람직하다. 또, (D) 중화제로 이용되는 수산화 알루미늄으로서는, 2단계 바이어법으로 합성된 저소다 수산화 알루미늄이 보다 바람직하다.
(D) 중화제로 이용되는 마그네슘 원소를 포함하는 화합물로서는, 하이드로탈사이트, 산화 마그네슘, 탄산 마그네슘 등을 들 수 있다. 이들 중에서도, 불순물의 함유량 및 저흡수율의 관점에서, 하기 식 (5)로 나타나는 하이드로탈사이트를 이용하는 것이 특히 바람직하다.
MaAlb(OH)2a ＋3b-2c(CO3)c·mH2O (5)
(식 (5) 중, M은 적어도 Mg를 포함하는 금속 원소를 나타낸다. a, b, c는, 각각 2≤a≤8, 1≤b≤3, 0.5≤c≤2를 만족시키는 수이며, m은 0 이상의 정수이다.)
(D) 중화제로 이용되는 하이드로탈사이트로서는, 예를 들면 Mg6Al2(OH)16(CO3)·mH2O, Mg3ZnAl2(OH)12(CO3)·mH2O, Mg4 . 3Al2(OH)12 .6(CO3)·mH2O 등을 들 수 있다.
(D) 중화제의 함유량으로서는, 에폭시 수지 조성물 전체에 대하여 0.01질량％ 이상 10질량％ 이하가 바람직하다. (D) 중화제의 함유량을 0.01질량％ 이상으로 함으로써, (D) 중화제의 첨가 효과를 충분히 발휘시킬 수 있고, 와이어(30)와 전극 패드(12)와의 접합부(40)의 부식(산화 열화)을 보다 확실히 방지하여, 반도체 장치(100)의 고온 보관 특성을 향상시킬 수 있다. 또, (D) 중화제의 함유량을 10질량％ 이하로 함으로써, 흡습률을 저하시킬 수 있기 때문에, 내땜납 크랙성이 향상되는 경향이 있다. 특히, 부식 방지제로서 탄산 칼슘이나 하이드로탈사이트를 이용한 경우에는, 상기와 동일한 관점에서, 그 함유량은, 에폭시 수지 조성물 전체에 대하여 0.05질량％ 이상 2질량％ 이하인 것이 보다 바람직하다.
((E) 경화 촉진제)
(E) 경화 촉진제는, (A) 에폭시 수지의 에폭시기와, (B) 경화제(예를 들면, 페놀 수지계 경화제의 페놀성 수산기)의 가교 반응을 촉진시키는 것이면 되고, 일반적인 반도체 밀봉용 에폭시 수지 조성물에 사용하는 것을 이용할 수 있다. (E) 경화 촉진제로서는, 예를 들면 유기 포스핀, 테트라 치환 포스포늄 화합물, 포스포베타인 화합물, 포스핀 화합물과 퀴논 화합물의 부가물, 포스포늄 화합물과 실레인 화합물의 부가물 등의 인 원자 함유 화합물; 1,8-다이아자바이사이클로(5,4,0)운데센-7, 벤질다이메틸아민, 2-메틸이미다졸 등이 예시되는 아미딘이나 3급 아민, 나아가서는 상기 아미딘, 아민의 4급 염 등의 질소 원자 함유 화합물 등을 들 수 있고, 이들은 1종류를 단독으로 이용해도 되고 2종 이상을 병용해도 지장이 없다.
(E) 경화 촉진제의 함유량은, 에폭시 수지 조성물 전체에 대하여, 0.05질량％ 이상인 것이 바람직하고, 0.1질량％ 이상인 것이 보다 바람직하다. 이로써, 경화성이 저하하는 것을 억제할 수 있다. 또, (E) 경화 촉진제의 함유량은, 에폭시 수지 조성물 전체에 대하여, 1질량％ 이하인 것이 바람직하고, 0.5질량％ 이하인 것이 보다 바람직하다. 이로써, 유동성이 저하하는 것을 억제할 수 있다.
((F) 유기 황 화합물)
(F) 유기 황 화합물은, 1분자 중에 황 원자를 1개 이상 함유하는 화합물이다. 에폭시 수지 조성물에 (F) 유기 황 화합물을 함유시킴으로써, 반도체 칩(10) 및 와이어(30)에 대한 에폭시 수지 조성물의 밀착성을 향상시킬 수 있다. (F) 유기 황 화합물로서는, 예를 들면 3-머캅토프로필트라이메톡시실레인 등의 머캅토실레인 화합물, 또는 3-아미노-5-머캅토-1,2,4-트라이아졸 등의 트라이아졸 골격을 갖는 머캅토 화합물, 트랜스-4,5-다이하이드록시-1,2-다이싸이안 등의 다이싸이안계 화합물, 2-(메틸싸이오)-2-싸이아졸린계 화합물, 2-머캅토벤조싸이아졸 등의 벤조싸이아졸계 화합물, 2-머캅토에탄올, 3-머캅토-1,2-프로페인다이올 등의 머캅토기 함유 알코올을 들 수 있고 이들은 1종류를 단독으로 이용해도 되고 2종 이상을 병용해도 지장이 없다.
이들 중에서도, 3-머캅토프로필트라이메톡시실레인 등의 머캅토실레인 화합물을 (F) 유기 황 화합물로서 이용하는 것이 특히 바람직하다. 이로써, 반도체 칩(10)이나 와이어(30)에 대한 밀착성 및 고온 보관 특성의 밸런스가 우수한 에폭시 수지 조성물을 실현할 수 있다. 또한, 3-머캅토프로필트라이메톡시실레인 등의 머캅토실레인 화합물은, 커플링제로서도 기능한다.
(F) 유기 황 화합물의 함유량은, 에폭시 수지 조성물 전체에 대하여, 0.05질량％ 이상 1질량％ 이하인 것이 바람직하고, 0.1질량％ 이상 0.5질량％ 이하인 것이 특히 바람직하다. 이로써, 에폭시 수지 조성물의 경화물 중에 있어서의 황의 함유량을, 밀착성 및 고온 보관 특성의 밸런스가 우수한 에폭시 수지 조성물을 실현하기 위하여 적합한 것으로 할 수 있다.
밀봉 수지(60)를 구성하는 에폭시 수지 조성물에는, 추가로 필요에 따라, 수산화 지르코늄 등의 알루미늄 부식 방지제; 산화 비스무트 수화물 등의 무기 이온 교환체; γ-글라이시독시프로필트라이메톡시실레인, 3-아미노프로필트라이메톡시실레인, 에폭시실레인 등의 커플링제; 카본 블랙, 벵갈라 등의 착색제; 실리콘 고무 등의 저응력 성분; 카나우바 왁스 등의 천연 왁스, 합성 왁스, 스테아르산 아연 등의 고급 지방산 및 그 금속염류 또는 파라핀 등의 이형제; 수산화 알루미늄, 수산화 마그네슘, 붕산 아연, 몰리브데넘산 아연, 포스파젠 등의 난연제, 산화 방지제 등의 각종 첨가제를 적절히 배합해도 된다.
밀봉 수지(60)를 구성하는 에폭시 수지 조성물로서는, 예를 들면 상술한 각 성분을, 믹서 등을 이용하여 15℃~28℃에서 혼합한 것이나, 추가로 롤, 니더 또는 압출기 등의 혼련기로 용융 혼련하여, 냉각한 후에 분쇄한 것 등, 필요에 따라 적절히 분산도나 유동성 등을 조정한 것을 이용할 수 있다.
도 4는, 도 1에 나타내는 반도체 장치(100)의 제1 변형예를 나타내는 평면도이다.
본 변형예에 있어서, 기재(20)는, 반도체 칩(10)을 탑재하는 다이 패드(24)와, 이너 리드를 포함하는 리드 프레임이다. 이 경우, 기재(20)에 마련되는 접속 단자(22)는, 예를 들면 이너 리드에 의하여 구성된다. 이로 인하여, 본딩 와이어(30)는, 반도체 칩(10)에 마련된 전극(12)과, 이너 리드에 의하여 구성되는 접속 단자(22)를 서로 접속하게 된다.
본 실시형태에 있어서, 기재(20)는, 예를 들면 Cu 합금 또는 42 알로이에 의하여 구성된다. 또, 접속 단자(22)에 대하여, 그 표면 부분은, 예를 들면 Ag 또는 Ni층, Pd층, Au층이 순서대로 적층된 적층막에 의하여 구성된다. 이 경우, 본딩 와이어(30)와 접속 단자(22)와의 사이에 있어서 높은 접합 신뢰성을 실현하는 것이 가능해진다.
도 5는, 도 1에 나타내는 반도체 장치(100)의 제2 변형예를 나타내는 단면도이다.
본 변형예에 있어서, 기재(20) 상에는, 복수의 반도체 칩(10)이 서로 적층된다. 복수의 반도체 칩(10) 중 임의의 2개의 반도체 칩(10)의 사이는, 예를 들면 와이어(34)에 의하여 서로 전기적으로 접속된다. 즉, 와이어(34)는, 1개의 반도체 칩(10)의 전극 패드(12)와, 다른 반도체 칩(10)의 전극 패드(12)에 대하여 접속되게 된다. 와이어(34)는, 예를 들면 와이어(30)와 동일한 구성을 가질 수 있다.
와이어(34)와 전극 패드(12)와의 접합부에는, Ag, Al 및 Pd를 포함하는 합금층이 형성된다. 와이어(34)와 전극 패드(12)와의 접합부에 마련되는 합금층은, 상술한 와이어(30)와 전극 패드(12)와의 접합부에 마련되는 합금층(32)과 동일한 구성을 갖는다. 이 경우, 서로 적층되는 2개의 반도체 칩(10)을 접속하는 와이어(34)와, 와이어(34)에 접속되는 전극 패드(12)의 사이에 있어서도, 내습 신뢰성 및 고온 보관 특성 등의 밸런스가 우수한 접합부를 실현하는 것이 가능해진다.
도 5에 있어서는, 기재(20) 상에, 2개의 반도체 칩(10)이 적층되는 경우가 예시되어 있다. 또한, 본 변형예에 관한 반도체 장치(100)의 구성은, 도 5에 나타내는 것에 한정되지 않는다. 본 변형예에 있어서는, 예를 들면 임의의 수의 반도체 칩(10)을 기재(20) 상에 적층하는 것이 가능하다.
다음으로, 본 실시형태에 관한 반도체 장치(100)의 제조 방법의 일례에 대하여 설명한다.
먼저, 전극 패드(12)를 구비하는 반도체 칩(10)을 준비한다. 반도체 칩(10)은, 예를 들면 트랜지스터 등의 소자가 형성된 웨이퍼 상에 다층 배선층을 형성한 후, 당해 웨이퍼를 다이싱하여 각 반도체 칩(10)에 개편화(個片化)함으로써 얻어진다.
이어서, 접속 단자(22)를 구비하는 기재(20) 상에, 반도체 칩(10)을 탑재한다. 여기에서는, 기재(20) 중 접속 단자(22)가 마련되어 있지 않은 영역 상에 반도체 칩(10)이 배치된다. 본 실시형태에 있어서는, 예를 들면 기재(20) 상에 마련된 다이 어태치재를 통하여, 기재(20) 상에 반도체 칩(10)을 탑재한다.
다음으로, 반도체 칩(10)의 전극 패드(12)와, 기재(20)의 접속 단자(22)를 와이어(30)에 의하여 와이어 본딩한다. 이로써, 전극 패드(12)와 접속 단자(22)가 전기적으로 접속되게 된다. 상기 와이어 본딩은, 예를 들면 당업자가 Au 와이어를 이용하여 와이어 본딩을 행하는 일반적인 조건을 기본으로 하여, 질소, 아르곤 또는 헬륨 등의 불활성 가스 분위기하에서 행해진다. 또, 본딩 장치로서는, 예를 들면 Cu 와이어용의 본딩 장치 등을 이용할 수 있다.
다음으로, 반도체 칩(10) 및 와이어(30)를, 에폭시 수지 조성물에 의하여 밀봉한다. 에폭시 수지 조성물은, 예를 들면 트랜스퍼 몰드, 컴프레션 몰드, 또는 인젝션 몰드 등의 성형 방법을 이용하여 경화 성형된다.
이어서, 에폭시 수지 조성물에 대하여, 80℃~200℃ 정도의 온도에서, 10분~24시간 정도의 시간 동안 후경화를 행한다. 이로써, 에폭시 수지 조성물의 경화물에 의하여 구성되는 밀봉 수지(60)가 형성된다. 상기 후경화는, 150℃~200℃, 2~16시간의 조건하에 의하여 행하는 것이 특히 바람직하다.
본 실시형태에 의하면, 예를 들면 이와 같이 하여 반도체 장치(100)가 형성된다.
이상, 본 실시형태에 의하면, Ag를 주성분으로 하여 Pd를 포함하는 제1 금속 재료에 의하여 구성되는 와이어(30)와, Al을 주성분으로 하는 제2 금속 재료에 의하여 구성되어 있는 전극 패드(12)와의 접합부(40)에는, Ag, Al 및 Pd를 포함하는 합금층이 형성되어 있다. 이로써, 와이어와 전극 패드의 사이에 있어서의 접합 신뢰성을 향상시키는 것이 가능해진다.
실시예
다음으로, 본 발명의 실시예에 대하여 설명한다.
(에폭시 수지 조성물의 조정)
제조예 1~3의 각각에 대하여, 이하와 같이 에폭시 수지 조성물을 조정했다.
먼저, 표 1에 따라 배합된 각 성분을, 믹서를 이용하여 15~28℃에서 혼합했다. 이어서, 얻어진 혼합물을, 70~100℃에서 롤 혼련했다. 이어서, 혼련 후의 혼합물을 냉각하고, 분쇄하여 에폭시 수지 조성물을 얻었다. 또한, 표 1 중에 있어서의 각 성분의 상세는 하기와 같다. 또, 표 1 중의 단위는, 질량％이다.
(A) 에폭시 수지
EP-BA(바이페닐렌 골격을 갖는 페놀아랄킬형 에폭시 수지)： NC3000P, 닛폰가야쿠(주)제, 에폭시 당량 276, Cl 이온 농도 280ppm
(B) 경화제
HD-BA(바이페닐렌 골격을 갖는 페놀아랄킬 수지)： MEH-7851SS, 메이와 가세이(주)제, 수산기 당량 203
(C) 충전재
실리카： FB-820, 덴키 가가쿠 고교(주)제, 평균 입경 26.5μm, 105μm 이상의 입자 1％ 이하
(D) 중화제
하이드로탈사이트： DHT-4A(등록 상표)(상기 식 (5)에 있어서, a가 4.3이며, b가 2이고, c가 1인 하이드로탈사이트) 교와 가가쿠 고교(주)제
(E) 경화 촉진제
트라이페닐포스핀(TPP), 홋코 가가쿠 고교(주)제
(F) 유기 황 화합물
화합물 1： 3-머캅토프로필트라이메톡시실레인
화합물 2： 3-아미노-5-머캅토-1,2,4-트라이아졸
(G) 그 외의 성분
커플링제： 에폭시실레인
착색제： 카본 블랙
이형제： 카나우바 왁스
(스파이럴 플로)
저압 트랜스퍼 성형기(고타키 세이키(주)제 “KTS-15”)를 이용하고, EMMI-1-66에 준한 스파이럴 플로 측정용의 금형에, 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 120초의 조건에서, 제조예 1~3의 에폭시 수지 조성물을 각각 주입하여, 유동 길이를 측정했다. 표 1에 있어서의 단위는 cm이다.
(젤 타임)
175℃로 가열한 열판 상에서 제조예 1~3의 에폭시 수지 조성물을 각각 용융한 후, 스패츌러로 반죽하면서 경화할 때까지의 시간을 측정했다. 표 1에 있어서의 단위는 초이다.
(pH의 측정)
제조예 1~3의 에폭시 수지 조성물의 경화물을, 금형 온도 175℃, 주입 압력 7.5MPa, 경화 시간 2분의 조건하에서 저압 트랜스퍼 성형기(고타키 세이키(주)제 “KTS-15”)를 이용하여 성형하고, 50mmφ×3mm의 시험편을 얻었다. 이어서, 얻어진 시험편을 175℃ 4시간의 조건하에서 후경화한 후에 미세 분쇄하여, 분쇄품을 얻었다. 이어서, 5g의 분쇄품에 50ml의 증류수를 더하여, 테플론(등록 상표) 라이닝한 용기에 넣고, 125℃ 20시간의 처리를 행하여, 추출액을 얻었다. pH 미터를 사용하여 추출액의 pH를 측정했다.
(황 함유량의 측정)
제조예 1~3의 에폭시 수지 조성물의 경화물을 약 5mg 측량하여, 내부를 산소로 채운 플라스크 내에서 연소시켰다. 이로써 발생한 연소 가스를 5％ 수산화 칼륨 용액에 흡수시켰다. 이온 크로마토그래프법에 의하여 측정한 5％ 수산화 칼륨 용액 중의 황산 이온량으로부터, 에폭시 수지 조성물 중에 있어서의 황 함유량으로 환산했다. 표 1에 있어서의 단위는 ppm이다.
［표 1］
Figure pct00005
(반도체 장치의 제작)
실시예 1~7, 비교예 1~2의 각각에 대하여, 이하와 같이 반도체 장치를 제작했다.
Al 순도 95.0％(Cu 5.0％)의 금속 재료에 의하여 구성되는 전극 패드를 구비하는 TEG(Test Element Group) 칩(3.5mm×3.5mm)을, 352핀 BGA(기판은 두께 0.56mm, 비스말레이미드·트라이아진 수지/유리 크로스 기판, 패키지 사이즈는 30mm×30mm, 두께 1.17mm) 상에 탑재했다. 이어서, TEG 칩의 전극 패드(이하, 전극 패드)와, BGA 기판의 접속 단자(이하, 접속 단자)를 표 2 및 3에 따른 금속 재료에 의하여 구성되는 와이어를 이용하여 와이어 피치 80μm로 와이어 본딩했다.
이로써 얻어진 구조체를, 저압 트랜스퍼 성형기(TOWA제 “Y시리즈”)를 이용하여, 금형 온도 175℃, 주입 압력 6.9MPa, 경화 시간 2분의 조건에서, 표 2 및 3에 따른 제조예에 의하여 얻어진 에폭시 수지 조성물을 이용하여 밀봉 성형하고, 352핀 BGA 패키지를 제작했다. 그 후, 얻어진 BGA 패키지를 175℃, 4시간의 조건에서 후경화하여, 반도체 장치를 얻었다.
(TEM 분석)
실시예 1~7, 비교예 1~2의 각각에 대하여, 얻어진 반도체 장치를 175℃, 16시간, 대기 중의 조건하에 있어서 가열한 후, 와이어와 전극 패드와의 접합부의 구조를, 투과형 전자 현미경(TEM)을 이용하여 해석했다.
실시예 1~7의 반도체 장치에서는, 와이어와 전극 패드와의 접합부에 있어서 Ag, Al 및 Pd를 포함하는 합금층이 관찰되었다. 한편, 비교예 1~2의 반도체 장치에서는, 와이어와 전극 패드와의 접합부에 있어서 Ag, Al 및 Pd를 포함하는 합금층은 관찰되지 않았다.
(내습 신뢰성)
실시예 1~7, 비교예 1~2의 반도체 장치에 대하여, HAST(불포화 내습성 시험)를 행했다. HAST는, IEC68-2-66에 준거하여, 온도 130℃, 습도 85％RH, 인가 전압 20V, 96시간의 시험 조건하에 있어서 행했다. 시험 후의 반도체 장치에 대하여 와이어와 전극 패드의 사이에 있어서의 전기 저항값을 측정하여, 초기 저항값에 대하여 110％ 미만의 전기 저항값을 나타내는 것을 ◎, 110％ 이상 120％ 이하의 전기 저항값을 나타내는 것을 ○, 120％보다 큰 전기 저항값을 나타내는 것을 ×로 했다.
(고온 보관 특성)
실시예 1~7, 비교예 1~2의 반도체 장치에 대하여, HTSL(고온 보관 시험)을 행했다. HTSL은, 온도 185℃, 1000시간의 시험 조건하에 있어서 행했다. 시험 후의 반도체 장치에 대하여 와이어와 전극 패드의 사이에 있어서의 전기 저항값을 측정하여, 초기 저항값에 대하여 110％ 미만의 전기 저항값을 나타내는 것을 ◎, 110％ 이상 120％ 이하의 전기 저항값을 나타내는 것을 ○, 120％보다 큰 전기 저항값을 나타내는 것을 ×로 했다.
(밀착성)
실시예 1~7, 비교예 1~2의 각각에 대하여, 얻어진 반도체 장치 4개에 대하여 85℃ 상대 습도 85％의 환경하에서 168시간 처리한 후, IR 리플로 처리(260℃)를 행했다. 이어서, 처리 후의 반도체 장치 내부를 초음파 탐상 장치로 관찰하여, 밀봉 수지가 반도체 칩 또는 와이어로부터 박리한 박리 면적을 산출했다. 모든 반도체 장치에 대하여 박리 면적이 5％ 미만인 경우를 ◎, 5％ 이상 10％ 이하인 경우를 ○, 10％를 넘는 경우를 ×로 했다.
［표 2］
Figure pct00006
［표 3］
Figure pct00007
상술한 바와 같이, 실시예 1~7에서는, 와이어와 전극 패드와의 접합부에 있어서 Ag, Al 및 Pd를 포함하는 합금층이 관찰되었다. 이와 같은 실시예 1~7에서는, 모두 고온 보관 특성, 내습 신뢰성 시험 및 밀착성에 있어서 양호한 결과가 얻어졌다. 이 중에서도, 실시예 1, 2, 3, 7에 있어서는, 다른 실시예와 비교하여 밀착성이 특히 우수한 반도체 장치가 얻어졌다. 또, 실시예 1~6에 있어서는, 실시예 7과 비교하여 고온 보관 특성이 특히 우수한 반도체 장치가 얻어졌다. 또한, 실시예 1, 2, 4, 5, 7에서는, 다른 실시예와 비교하여 내습 신뢰성이 특히 우수한 반도체 장치가 얻어졌다.
이 출원은, 2013년 6월 20일에 출원된 일본 특허출원 2013-129375를 기초로 하는 우선권을 주장하고, 그 개시의 전부를 여기에 원용한다.

Claims (5)

  1. 전극 패드를 구비하는 반도체 칩과,
    상기 전극 패드에 전기적으로 접속된 와이어
    를 구비하고,
    상기 와이어는, Ag를 주성분으로 하여 Pd를 포함하는 제1 금속 재료에 의하여 구성되어 있으며,
    상기 전극 패드는, Al을 주성분으로 하는 제2 금속 재료에 의하여 구성되어 있고,
    상기 와이어와 상기 전극 패드와의 접합부에는, Ag, Al 및 Pd를 포함하는 합금층이 형성되어 있는, 반도체 장치.
  2. 청구항 1에 있어서,
    상기 와이어를 구성하는 상기 제1 금속 재료 중에 있어서의 Ag의 함유량은, 85중량％ 이상 99.5질량％ 이하인, 반도체 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 반도체 칩 및 상기 와이어는, 에폭시 수지 조성물의 경화물에 의하여 밀봉되어 있고,
    상기 에폭시 수지 조성물의 경화물 중에 있어서의 황의 함유량은, 1ppm 이상 400ppm 이하인, 반도체 장치.
  4. 청구항 3에 있어서,
    상기 에폭시 수지 조성물의 경화물은, 유기 황 화합물을 포함하는, 반도체 장치.
  5. 청구항 3 또는 청구항 4에 있어서,
    상기 에폭시 수지 조성물의 경화물의 pH는, 4 이상 7 이하인, 반도체 장치.
KR1020167000689A 2013-06-20 2014-06-11 반도체 장치 KR102215169B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013129375 2013-06-20
JPJP-P-2013-129375 2013-06-20
PCT/JP2014/065429 WO2014203777A1 (ja) 2013-06-20 2014-06-11 半導体装置

Publications (2)

Publication Number Publication Date
KR20160022864A true KR20160022864A (ko) 2016-03-02
KR102215169B1 KR102215169B1 (ko) 2021-02-10

Family

ID=52104514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167000689A KR102215169B1 (ko) 2013-06-20 2014-06-11 반도체 장치

Country Status (5)

Country Link
JP (1) JP6341203B2 (ko)
KR (1) KR102215169B1 (ko)
CN (1) CN105308731B (ko)
TW (1) TWI611532B (ko)
WO (1) WO2014203777A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037924A (ja) * 2015-08-07 2017-02-16 株式会社ジェイデバイス 半導体パッケージ
JP2017179185A (ja) * 2016-03-31 2017-10-05 住友ベークライト株式会社 半導体封止用エポキシ樹脂組成物および半導体装置
JP7146719B2 (ja) * 2019-10-31 2022-10-04 タツタ電線株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176912A (ja) 1999-12-16 2001-06-29 Noge Denki Kogyo:Kk 金被覆した銀線ボンディングワイヤ
JP2001196411A (ja) 2000-01-11 2001-07-19 Noge Denki Kogyo:Kk 金被覆した銀線ボンディングワイヤ
JP2008174779A (ja) 2007-01-17 2008-07-31 Tanaka Electronics Ind Co Ltd ワイヤ材料およびその製造方法
JP2009152561A (ja) * 2007-11-29 2009-07-09 Sumitomo Bakelite Co Ltd 半導体装置並びに封止用エポキシ樹脂組成物及びその製造方法
JP2010114408A (ja) * 2008-10-10 2010-05-20 Sumitomo Bakelite Co Ltd 半導体装置
WO2010106851A1 (ja) 2009-03-17 2010-09-23 新日鉄マテリアルズ株式会社 半導体用ボンディングワイヤ
JP2012049198A (ja) 2010-08-24 2012-03-08 Sumitomo Metal Mining Co Ltd 銀ボンディングワイヤ
JP2012169374A (ja) * 2011-02-10 2012-09-06 Tanaka Electronics Ind Co Ltd Ａｇ−Ａｕ−Ｐｄ三元合金系ボンディングワイヤ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4596467B2 (ja) * 2005-06-14 2010-12-08 田中電子工業株式会社 高い接合信頼性、圧着ボールの高い真円性、高い直進性および高い耐樹脂流れ性を有するボンディングワイヤ用金合金線
JP2008166314A (ja) * 2006-12-26 2008-07-17 Sumitomo Bakelite Co Ltd 半導体装置及び封止用エポキシ樹脂組成物
JP2008251635A (ja) * 2007-03-29 2008-10-16 Tanaka Electronics Ind Co Ltd 高い接合信頼性および圧着ボールの高い真円性を有し、さらにＡｌパッドとその下部が損傷しにくくかつ一層高い耐樹脂流れ性を有するボンディングワイヤ用金合金線
US20110089549A1 (en) * 2008-10-10 2011-04-21 Sumitomo Bakelite Co., Ltd Semiconductor device
US8101123B2 (en) * 2009-03-23 2012-01-24 Lee Jun-Der Composite alloy bonding wire and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176912A (ja) 1999-12-16 2001-06-29 Noge Denki Kogyo:Kk 金被覆した銀線ボンディングワイヤ
JP2001196411A (ja) 2000-01-11 2001-07-19 Noge Denki Kogyo:Kk 金被覆した銀線ボンディングワイヤ
JP2008174779A (ja) 2007-01-17 2008-07-31 Tanaka Electronics Ind Co Ltd ワイヤ材料およびその製造方法
JP2009152561A (ja) * 2007-11-29 2009-07-09 Sumitomo Bakelite Co Ltd 半導体装置並びに封止用エポキシ樹脂組成物及びその製造方法
JP2010114408A (ja) * 2008-10-10 2010-05-20 Sumitomo Bakelite Co Ltd 半導体装置
WO2010106851A1 (ja) 2009-03-17 2010-09-23 新日鉄マテリアルズ株式会社 半導体用ボンディングワイヤ
JP2012049198A (ja) 2010-08-24 2012-03-08 Sumitomo Metal Mining Co Ltd 銀ボンディングワイヤ
JP2012169374A (ja) * 2011-02-10 2012-09-06 Tanaka Electronics Ind Co Ltd Ａｇ−Ａｕ−Ｐｄ三元合金系ボンディングワイヤ

Also Published As

Publication number Publication date
TWI611532B (zh) 2018-01-11
TW201517228A (zh) 2015-05-01
KR102215169B1 (ko) 2021-02-10
CN105308731A (zh) 2016-02-03
WO2014203777A1 (ja) 2014-12-24
JPWO2014203777A1 (ja) 2017-02-23
JP6341203B2 (ja) 2018-06-13
CN105308731B (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
US8963344B2 (en) Epoxy resin composition for semiconductor encapsulation, cured product thereof, and semiconductor device
JP5532258B2 (ja) 半導体装置
US20120292774A1 (en) Semiconductor device
US9230892B2 (en) Semiconductor device and method of manufacturing the same
JP6094573B2 (ja) 半導体装置
JP2013209450A (ja) 半導体封止用エポキシ樹脂組成物
JP7247563B2 (ja) 封止用樹脂組成物およびパワーモジュール
KR102215169B1 (ko) 반도체 장치
JP6628010B2 (ja) 封止用樹脂組成物および半導体装置
US8766420B2 (en) Semiconductor device
JP2008045075A (ja) 封止用エポキシ樹脂組成物及び電子部品装置
WO2013145609A1 (ja) 半導体封止用エポキシ樹脂組成物、その硬化体及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant