DE102009032263A1 - Halbleiterbauelement und Verfahren zum Herstellen desselben - Google Patents

Halbleiterbauelement und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102009032263A1
DE102009032263A1 DE102009032263A DE102009032263A DE102009032263A1 DE 102009032263 A1 DE102009032263 A1 DE 102009032263A1 DE 102009032263 A DE102009032263 A DE 102009032263A DE 102009032263 A DE102009032263 A DE 102009032263A DE 102009032263 A1 DE102009032263 A1 DE 102009032263A1
Authority
DE
Germany
Prior art keywords
layer
conductive
conductive layer
sidewall
capping layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102009032263A
Other languages
English (en)
Inventor
Wolfgang Dickenscheid
Heinrich Koerner
Dirk Meinhold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009032263A1 publication Critical patent/DE102009032263A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein oder mehrere Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, das folgende Merkmale umfasst: eine leitfähige Schicht, die eine Seitenwand umfasst; eine leitfähige Verkappungsschicht, die über der leitfähigen Schicht angeordnet ist und sich einen lateralen Überhang über die Seitenwand der leitfähigen Schicht hinaus lateral erstreckt; und eine leitfähige Durchkontaktierung, die mit der leitfähigen Verkappungsschicht in elektrischem Kontakt steht.

Description

  • Die vorliegende Erfindung bezieht sich auf Halbleiterbauelemente und Verfahren zum Herstellen von Halbleiterbauelementen.
  • Bei modernen integrierten Schaltungen können innerhalb dielektrischer Schichten leitfähige Leitungen angeordnet sein, um Halbleiterbauelemente miteinander zu verbinden. Diese leitfähigen Leitungen können aus Metall gebildet sein und können beispielsweise auf verschiedenen Metallisierungsebenen angeordnet sein. Die leitfähigen Leitungen können von zwischen Ebenen vorliegenden dielektrischen Schichten (ILD-Schichten) (ILD = interlevel dielectrics, Dielektrika zwischen den Ebenen) umgeben oder durch dieselben voneinander getrennt sein. Zwischen den leitfähigen Leitungen können leitfähige Durchkontaktierungen gebildet sein, um eine leitfähige Verbindung zwischen verschiedenen Metallisierungsebenen zu liefern.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, Halbleiterbauelemente und ein Verfahren zum Herstellen derselben zu liefern.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen finden sich in den abhängigen Ansprüchen.
  • Ein oder mehrere Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, das folgende Merkmale aufweist: eine leitfähige Schicht, die eine Seitenwand umfasst; eine leitfähige Verkappungsschicht, die über der leitfähigen Schicht angeordnet ist und sich einen lateralen Überhang über die Seitenwand der leitfähigen Schicht hinaus lateral erstreckt; und eine leitfähige Durchkontaktierung, die mit der Verkappungsschicht in elektrischem Kontakt steht. Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Schicht ein metallisches Material umfassen. Bei einem oder mehreren Ausführungsbeispielen kann das metallische Material ein reines Metall und/oder eine Metalllegierung umfassen.
  • Ein oder mehrere Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, das folgende Merkmale aufweist: eine leitfähige Schicht, die eine Seitenwand umfasst; eine leitfähige Verkappungsschicht, die über der leitfähigen Schicht angeordnet ist und sich einen lateralen Überhang, der größer ist als 2% der lateralen Breite der leitfähigen Schicht, über die Seitenwand der leitfähigen Schicht hinaus lateral erstreckt; und eine leitfähige Durchkontaktierung, die mit der leitfähigen Verkappungsschicht in elektrischem Kontakt steht.
  • Ein oder mehrere Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, das folgende Merkmale aufweist: eine leitfähige Schicht, die eine Seitenwand umfasst; eine leitfähige Verkappungsschicht, die über der leitfähigen Schicht angeordnet ist und sich einen lateralen Überhang über die Seitenwand der leitfähigen Schicht hinaus lateral erstreckt; und eine leitfähige Durchkontaktierung, die über der leitfähigen Verkappungsschicht angeordnet ist und einen Abschnitt umfasst, der lateral zu der Seitenwand der leitfähigen Schicht angeordnet ist, wobei der Abschnitt der Durchkontaktierung von der Seitenwand beabstandet ist.
  • Ein oder mehrere Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement, das folgende Merkmale aufweist: eine metallische Schicht, die eine Seitenwand umfasst; eine an der Seitenwand der metallischen Schicht angeordnete Passivierungsschicht; eine über der metallischen Schicht angeordnete leitfähige Verkappungsschicht; und eine leitfähige Durchkontaktierung, die über der Verkappungsschicht angeordnet ist und einen Abschnitt umfasst, der auf der Passivierungsschicht angeordnet ist.
  • Ein oder mehrere Ausführungsbeispiele beziehen sich auf ein Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren folgende Schritte umfasst: Bilden einer ersten leitfähigen Schicht mit einer Seitenwand; Bilden einer zweiten leitfähigen Schicht über der ersten leitfähigen Schicht derart, dass die zweite leitfähige Schicht einen Überhang aufweist, der sich lateral über die Seitenwand der ersten leitfähigen Schicht hinaus erstreckt; und Bilden einer dritten leitfähigen Schicht über der zweiten leitfähigen Schicht, wobei die dritte leitfähige Schicht einen Abschnitt umfasst, der zu der Seite der ersten leitfähigen Schicht gebildet ist, wobei ein dielektrisches Material zwischen dem Abschnitt der dritten leitfähigen Schicht und der Seitenwand vorliegt, wobei das dielektrische Material Teil einer zwischen Ebenen vorliegenden dielektrischen Schicht ist.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 eine leitfähige Durchkontaktierung, die auf einer leitähigen Verkappungsschicht endet, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 eine fehlausgerichtete leitfähige Durchkontaktierung;
  • 3a–3c einen Vergleich zwischen ausgerichteten und fehlausgerichteten herkömmlichen leitfähigen Durchkontaktierungen;
  • 4a–4e einen Fertigungsfluss zum Bilden einer leitfähigen Schicht mit einer leitfähigen Verkappungsschicht gemäß einem Ausführungsbeispiel;
  • 5 einen Überhang, der durch die leitfähige Verkappungsschicht und eine verstärkte Seitenwandpassivierung der leitfähigen Schicht geliefert wird;
  • 6 eine Ausfallverteilung für eine leitfähige Durchkontaktierung unter Verwendung der leitfähigen Verkappungsschicht gemäß Ausführungsbeispielen der vorliegenden Erfindung; und
  • 7 eine leitfähige Durchkontaktierung, die auf einer leitfähigen Verkappungsschicht endet, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Bevor Ausführungsbeispiele der vorliegenden Erfindung im Folgenden auf der Grundlage der Zeichnungen ausführlicher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass auf eine wiederholte Beschreibung dieser Elemente verzichtet wird.
  • Bei modernen integrierten Schaltungen sind leitfähige Schichten zwischen Halbleiterbauelementen oft als Metallschichten oder -leitungen gebildet, die in dielektrischen Schichten angeordnet sind. Diese Metallschichten oder -leitungen können beispielsweise auf verschiedenen Metallisierungsebenen angeordnet sein und können durch zwischen Ebenen vorliegende dielektrische Schichten (ILD-Schichten) voneinander getrennt sein. Die zwischen Ebenen vorliegenden dielektrischen Schichten können ein beliebiges dielektrisches Material umfassen. Beispiele umfassen Oxide, Nitride, Oxynitride oder Kombinationen derselben.
  • Bei einem oder mehreren Ausführungsbeispielen können die Metallschichten oder -leitungen ein beliebiges metallisches Material umfassen. Die Metallschichten oder -leitungen können reine Metalle und/oder Metalllegierungen umfassen. Leitfähige-Durchkontaktierung-Zwischenverbindungen oder einfach leitfähige Durchkontaktierungen können gebildet sein, um zwischen verschiedenen Zwischenverbindungen oder Metallleitungen eine leitfähige Verbindung zu liefern. Für eine zuverlässige Verbindung ist es wichtig, dass die leitfähigen Durchkontaktierungen auf den Metallleitungen aufliegen und dass keine Kurzschlüsse auftreten, und dass somit eine zuverlässige fehlausgerichtete oder randlose Durchkontaktierungszwischenverbindung gebildet wird. Bei einem oder mehreren Ausführungsbeispielen können die leitfähigen Durchkontaktierungen ein beliebiges metallisches Material umfassen. Das metallische Material kann ein reines Metall und/oder eine Metalllegierung umfassen.
  • Bei der Back-End-Of-Line-Technologie (BEOL-Technologie, BEOL = back end of line, hinteres Ende der Fertigung) kann ein Verdrahtungskonzept von Metallleitungen beispielsweise Al (das Element Aluminium) und/oder Cu (das Element Kupfer) umfassen. Somit können die Metallleitungen beispielsweise ein oder mehrere der Materialien umfassen, die aus der aus Aluminiummetall und Kupfermetall bestehenden Gruppe ausgewählt sind. Das Aluminiummetall kann reines Aluminium und/oder eine Aluminiumlegierung umfassen. Die Aluminiumlegierung kann beispielsweise eine Aluminium/Kupfer-Legierung sein. Das Kupfermetall kann reines Kupfer und/oder eine Kupferlegierung umfassen. Die Kupferlegierung kann beispielsweise eine Kupfer/Aluminium-Legierung sein. Bei einem oder mehreren Ausführungsbeispielen können die Metallleitungen beispielsweise als Stapel aus erstes Metall/zweites Metall-Stapel gebildet sein, wobei das erste Metall/zweite Metall Aluminiummetall/Kupfermetall sein kann oder Kupfermetall/Aluminiummetall sein kann.
  • Über den Metallleitungen kann eine Verkappungsschicht gebildet sein. Die Verkappungsschicht kann beispielsweise einen Stapel aus Titanmetall und Titannitrid (Ti/TiN) oder einen Stapel aus Tantalmetall und Tantalnitrid (Ta/TaN) umfassen. Das Titanmetall kann reines Titan und/oder eine Titanlegierung umfassen. Das Tantalmetall kann reines Tantal und/oder eine Tantallegierung umfassen.
  • Anschließend kann über der Verkappungsschicht eine leitfähige Durchkontaktierung gebildet sein und die Verkappungsschicht elektrisch berühren. Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Durchkontaktierung die Verkappungsschicht in der Tat physisch berühren. Die leitfähige Durchkontaktierung kann in der Verkappungsschicht enden. Die leitfähige Durchkontaktierung kann ein Wolframmetall umfassen. Das Wolframmetall kann reines Wolfram und/oder eine Wolframlegierung umfassen.
  • Bei einem oder mehreren Ausführungsbeispielen kann eine Verkappungsschicht einen TiN- oder TaN-Film umfassen, der eine Keimbildung der Füllung aus Wolframmetall fördern kann. Die Verkappungsschicht kann den für die Wolframmetallfüllung verwende ten Vorläufern keine Einkapselung liefern, und es kann ein Problem auftreten, wenn die leitfähige Durchkontaktierung eine Seitenwand der Metallleitung auf Grund eines Laterale-Überlagerung-Fehlers bezüglich der darunter liegenden Metallleitung berührt oder durchbohrt. Dieses Problem kann vermieden werden, wenn die Metallleitung bezüglich der leitfähigen Durchkontaktierung und der Metallleitung einen ausreichenden Überhang aufweist, wobei das Ausmaß des Überhangs durch die Herstellungstoleranzen oder die Herstellungsfehler gegeben ist.
  • Andererseits ist herkömmliche BEOL-Technologie zum Zweck einer Minimierung der Chipfläche oft mit einer null betragenden Überlappung zwischen Durchkontaktierung und Leitung oder mit einer entsprechenden marginalen Überlagerungsspezifikation entworfen, die geringer ist als die üblichen Toleranzen und Varianzen der Prozesse und des Integrationsschemas. Die Folge besteht darin, dass leitfähige Durchkontaktierungen oft nicht vollständig über der Metallleitung aufliegen, sich die Durchkontaktierungslochätzung seitlich neben der Leitung jedoch tief in die zwischen Ebenen vorliegende dielektrischen Schicht (ILD-Schicht) hinein erstreckt. In einem extremen Fall führt dies zu einem erhöhten Leck oder sogar zu Kurzschlüssen innerhalb einer Ebene oder zwischen Ebenen. Jedoch können die Durchkontaktierungslochätzung, eine anschließende Reinigung des Durchkontaktierungslochs und der Wolframmetalldurchkontaktierungsfüllvorgang sogar dann, wenn derartige Kurzschlüsse zwischen Ebenen vermieden werden können, schädliche Auswirkungen auf die Seitenwand der Metallleitung haben, die von diesen Vorgängen betroffen ist. Vor allem kann ein Durchkontaktierungslochfüllvorgang, der beispielsweise Wolframhexafluorid(WF6)-Vorläufer verwendet, bezüglich einer Metallleitung sehr aggressiv sein.
  • Falls die leitfähige Durchkontaktierung auf Grund eines direkten Durchbruchs nicht zuverlässig in der Verkappungsschicht endet, oder falls die leitfähige Durchkontaktierung die Metallleitungsseitenwand (auf Grund des Laterale-Überlagerung-Fehlers bezüglich der darunter liegenden Metallleitung) berührt oder durchbohrt, kann der Durchgangskontaktierungslochätzvorgang und/oder der Durchkontaktierungslochreinigungsvorgang und/oder der Auskleidungsfüllvorgang auf der Metallleitungsoberfläche (z. B. entlang der Seitenwand) stattfinden, was dazu führt, dass eine Anzahl von Mechanismen die Grenzfläche zwischen Durchkontaktierung und Metall behindern. Außerdem ist der Wolframmetallfüllvorgang eventuell nicht mehr durch die Verkappungsschicht eingekapselt und kann die Grenzfläche zwischen leitähiger Durchkontaktierung und Verkappungsschicht und Metallleitung beeinflussen und/oder das exemplarische Aluminiummetall- oder Kupfermetallmaterial der Metallleitung angreifen.
  • Je nach den für die Wolframfüllung verwendeten Vorläufern resultiert daraus eine hochohmige AlF(Aluminiumfluorid)-Grenzfläche oder ein Leerraum zwischen einer AlCu-Legierung und einer Wolframmetalldurchkontaktierung. Dies kann eine Verschiebung des Widerstandes der Grenzfläche zwischen leitfähiger Durchkontaktierung und Metallleitung bewirken und liefert einen Mechanismus für einen Elektromigrationsausfall und somit eine Verringerung der Betriebsdauer bis zu einem Ausfall. Deshalb ist es wichtig, zu gewährleisten, dass die Metallleitung während des Vorgang des Bildens der leitfähigen Durchkontaktierung abgeschirmt bleibt. In der Tat ist die Elektromigrationslebensdauer von Zwischenverbindungen zwischen fehlausgerichteter Durchkontaktierung und Leitung wesentlich schlechter als eine gut verarbeitete Referenz.
  • Um den oben erwähnten Mechanismus zu vermeiden, sollte die leitfähige Durchkontaktierung, während sie bezüglich der darunter liegenden Metallleitung teilweise fehlausgerichtet ist, die Metallleitung (die beispielsweise eine AlCu-Legierung sein kann) nicht durchbohren.
  • Herkömmliche Lösungsansätze versuchen entweder, die Fehlausrichtung zwischen leitfähiger Durchkontaktierung und Leitung zu vermeiden, indem sie
    • (i) Anschlussbereichskontaktstellen bereitstellen, die den erwarteten Überlagerungsfehler überdecken; oder
    • (ii) den tolerierbaren Überlagerungsfehler begrenzen.
  • Bei diesen Lösungsansätzen ist entweder der Leitwegabstand und somit die Chipgröße beträchtlich erhöht, oder die Überlagerungsnachbearbeitung ist erhöht. Außerdem kann bzw. können eine höhere Leistungsfähigkeit und/oder teurere lithographische Hilfsmittel benötigt werden. Bei anderen herkömmlichen Lösungsansätzen ist die Fehlausrichtung erlaubt, der nachteilige Angriff der Metallleitung wird jedoch vermieden, indem entweder eine oder mehrere Ätzstoppschichten/Hartmaskenschicht(en) verwendet wird bzw. werden oder indem neben den Seitenwänden der Metallleitung zusätzliche Abstandshalter eingesetzt werden. Diese herkömmlichen Lösungsansätze nehmen Chipfläche ein, erhöhen die Verarbeitungskosten und -komplexität und liefern keinen zuverlässigen Gesamtschutz. Vor allem bei aggressiven Entwurfsvorgaben besteht ein latentes Risiko, dass leitfähige Durchkontaktierungen (gelegentlich) fehlausgerichtet sein könnten und dass die Zuverlässigkeit von leitfähiger Durchkontaktierung und Metallleitung die Anforderungen nicht mehr erfüllen könnte.
  • Deshalb besteht ein Bedarf an einer Lösung, die randlose oder sogar fehlausgerichtete leitfähige Durchkontaktierungen ermöglicht, ohne das Zuverlässigkeitsverhalten zu opfern oder die Prozess-Komplexität und -Kosten zu erhöhen.
  • Ausführungsbeispiele der vorliegenden Erfindung bewerkstelligen dies, indem sie einen absichtlichen Überhang der leitfähigen Leitung mit einer leitfähigen Verkappungsschicht, die einen Überhang bezüglich der darunter liegenden Metallleitung aufweist, und optional eine absichtlich erhöhte Passivierung der Seitenwand der Metallleitung verwenden. Die Passivierungsschicht kann beispielsweise ein Oxid und/oder ein Nitrid umfassen. Bei einem oder mehreren Ausführungsbeispielen kann die Passivierungsschicht mit dem Überhang verwendet werden. Bei einem oder mehreren Ausführungsbeispielen kann die Passivierungsschicht ohne den Überhang verwendet werden. Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Durchkontaktierung die Passivierungsschicht berühren.
  • Deshalb beziehen sich Ausführungsbeispiele der vorliegenden Erfindung auf ein Halbleiterbauelement, das eine leitfähige Schicht (beispielsweise eine Metallschicht oder Metallleitung), die eine Seitenwand (beispielsweise eine laterale Seitenwand) aufweist, eine leitfähige Verkappungsschicht, die über der leitfähigen Schicht angeordnet ist und die sich einen Überhang über die Seitenwand (z. B. die laterale Seitenwand) der leitfähigen Schicht hinaus lateral erstreckt, aufweist. Bei einem oder mehreren Ausführungsbeispielen kann der Überhang größer als etwa 5 nm sein. Bei einem oder mehreren Ausführungsbeispielen kann der Überhang größer als etwa 10 nm sein. Bei einem oder mehreren Ausführungsbeispielen kann der Überhang größer als etwa 15 nm sein. Bei einem oder mehreren Ausführungsbeispielen kann der Überhang größer als etwa 20 nm sein. Bei einem oder mehreren Ausführungsbeispielen kann der Überhang kleiner als etwa 50 nm sein. Bei einem oder mehreren Ausführungsbeispielen kann der Überhang kleiner als etwa 40 nm sein. Bei einem oder mehreren Ausführungsbeispielen kann der Überhang zwischen etwa 5 nm und etwa 50 nm betragen.
  • Das Halbleiterbauelement umfasst ferner eine leitfähige Durchkontaktierung. Die leitfähige Durchkontaktierung kann über der leitfähigen Verkappungsschicht gebildet sein und kann mit der leitfähigen Verkappungsschicht in elektrischem Kontakt stehen. Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Durchkontaktierung mit der leitfähigen Verkappungsschicht in Kontakt stehen. Eine oder mehrere dielektrische Schichten, beispielsweise eine oder mehrere zwischen Ebenen vorliegende dielektrische Schichten (ILD-Schichten), kann bzw. können die leitfähige Schicht, die leitfähige Verkappungsschicht und die leitfähige Durchkontaktierung lateral umgeben.
  • Ausführungsbeispiele der vorliegenden Erfindung umfassen ferner ein Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren ein Bilden einer leitfähigen Schicht, ein Bilden einer leitfähigen Verkappungsschicht über der leitfähigen Schicht, so dass sich die leitfähige Schicht einen lateralen Überhang über die Seitenwand der leitfähigen Schicht hinaus erstreckt, umfasst. Bei einem oder mehreren Ausführungsbeispielen kann sich der laterale Überhang über etwa 5 nm erstrecken. Das Verfahren umfasst ein optionales Strukturieren, oder Musterbilden in, der leitfähigen Schicht und der leitfähigen Verkappungsschicht. Der Strukturierungsschritt umfasst beispielsweise einen Tempervorgang und/oder einen selektiven nasschemischen Ätzvorgang und/oder einen Trockenätzvorgang. Bei einem oder mehreren Ausführungsbeispielen kann der Trockenätzvorgang reaktives Ionenätzen (RIE – reactive ion etching) von Metall umfassen. Optional umfasst das Verfahren einen Passivierungsschritt nach dem Trockenätzen (beispielsweise RIE-Ätzen) oder einen nasschemischen Schritt. Optional umfasst das Verfahren nach dem RIE-Metallätzen einen Temperschritt.
  • Ausführungsbeispiele liefern somit einen Überhang der leitfähigen Verkappungsschicht bezüglich der Metallleitung und können optional eine erhöhte Seitenwandpassivierung der Metallleitung umfassen.
  • Durch Verwenden eines absichtlich ausgeprägten Überhangs der Verkappungsschicht bezüglich der darunter liegenden Metallleitung und/oder optional durch eine absichtlich erhöhte Passivierung der Leitungsseitenwand gibt eine teilweise fehlausgerichtete Durchkontaktierung eventuell einem Angriff der Leitung während des Verarbeitens nicht nach. Folglich tolerieren Ausführungsbeispiele der Erfindung randlose oder fehlausgerichtete leitfähige Durchkontaktierungen und verhindern jeglichen schädlichen Angriff auf die Metallleitung. Dies kann bewerkstelligt werden, indem entweder eine schmale zwischen Ebenen vorliegende dielektrische Schicht oder ein schmales Volumen zwischen der leitfähigen Durchkontaktierung und der Metallleitung belassen wird und/oder indem eine absichtliche Seitenwandpassivierung geliefert wird. Die Seitenwandpassivierung kann beispielsweise eine Oxid- oder eine Nitridoberfläche der Metallleitung liefern. Ausführungsbeispiele zeigen ein einzigartiges elektrisches und Zuverlässigkeitsverhalten, ohne die Verfahrenskosten, die Komplexität oder die Chipgröße zu erhöhen.
  • Somit ermöglichen Ausführungsbeispiele randlose und/oder fehlausgerichtete Durchkontaktierungen, indem sie jeglichen schädlichen Angriff auf die Metallleitung vermeiden, indem sie ein deutliches Volumen der zwischen Metall vorliegenden dielektrischen Schicht (z. B. der ILD-Schicht) und/oder optional eine andere Art von Schutzschicht zwischen einer Seitenwand der Metallleitung und einem Teil der leitfähigen Durchkontaktierung, der von der Seitenwand lateral beabstandet ist, belassen. Ein schädlicher Angriff der Metallleitung kann beispielsweise durch die Durchkontaktierungsätzung, die Reinigung oder die WF6-Chemie (Wolframhexafluorid-Chemie) und sonstige Prozesse verursacht werden. Somit ist die Metallleitungsseitenwand sogar im Fall einer teilweise fehlausgerichteten Durchkontaktierung in keinem Verarbeitungszustand mehr einem Angriff ausgesetzt.
  • Weitere Vorteile von Ausführungsbeispielen umfassen Strukturen mit fehlausgerichteten Durchkontaktierungen, die ein identisches Zuverlässigkeitsverhalten, beispielsweise in Bezug auf Elektromigration und Spannungsmigration, und identische elektrische Parameter wie diejenigen bei vollständig aufliegenden Durchkontaktierungen zeigen. Ausführungsbeispiele erfordern oder benötigen keine separate Anschlussbereichskontaktstelle, und somit wird weniger Chipfläche verbraucht. Außerdem können die Vorschriften in Bezug auf Überlagerungen gelockert werden, und sogar randlose Durchkontaktierungen werden toleriert. Weitere Vorteile umfassen, dass Hilfsmittel einer geringeren Leistungsfähigkeit (einer geringeren Überlagerung) für die Exposition verwendet werden können, und dass weniger Nachbearbeitung erforderlich ist (es werden keine teuren photolithographischen Hilfsmittel benötigt). Da keine zusätzlichen Schichten oder Prozesse benötigt werden, können auch geringe Kosten und eine geringe Komplexität beibehalten werden, und für eine Wolframfüllung kann eine standardmäßige PVD-Auskleidung (PVD = physical vapor deposition, physikalische Aufdampfung) verwendet werden.
  • 1 zeigt ein Halbleiterbauelement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, bei dem eine leitfähige Schicht 110, die eine Seitenwand 112 (beispielsweise eine laterale Seitenwand) aufweist und bei der eine leitfähige Verkappungsschicht 120 über der leitfähigen Schicht 110 angeordnet ist und sich den lateralen Überhang D lateral über die laterale Seitenwand 112 der leitfähigen Schicht 110 hinaus erstreckt. Bei einem oder mehreren Ausführungsbeispielen kann der laterale Überhang D größer als etwa 5 nm sein. Bei einem oder mehreren Ausführungsbeispielen kann der laterale Überhang D größer als etwa 10 nm sein. Bei einem oder mehreren Ausführungsbeispielen kann der laterale Überhang D größer als etwa 15 nm sein. Bei einem oder mehreren Ausführungsbeispielen kann der laterale Überhang D größer als etwa 20 nm sein. Bei einem oder mehreren Ausführungsbeispielen kann der Überhang D kleiner als etwa 50 nm sein. Bei einem oder mehreren Ausführungsbeispielen kann der Überhang D kleiner als etwa 40 nm sein.
  • Bei dem in 1 gezeigten Ausführungsbeispiel umfasst das Halbleiterbauelement eine leitfähige Durchkontaktierung 130, die über der Verkappungsschicht 120 angeordnet ist und mit der Verkappungsschicht 120 in elektrischem Kontakt steht. Bei dem gezeigten Ausführungsbeispiel ist die leitfähige Durchkontaktierung 130 auf der Verkappungsschicht 120 angeordnet, bei anderen Ausführungsbeispielen ist es jedoch möglich, dass zwischen der leitfähigen Schicht 130 und der Verkappungsschicht 120 eine oder mehrere zusätzliche Schichten angeordnet sind. Das Bauelement kann ferner eine dielektrische Schicht 140 umfassen, die die leitfähige Schicht 110 und die leitfähige Verkappungsschicht 120 sowie die leitfähige Durchkontaktierung 130 lateral umgibt. Die dielektrische Schicht 140 kann eine oder mehrere zwischen Ebenen vorliegende dielektrische Schichten (ILD-Schichten) umfassen.
  • Mögliche Materialien für die Schichten können so gewählt sein, dass die leitfähige Schicht 110 ein beliebiges leitfähiges Material umfassen kann. Bei einem oder mehreren Ausführungsbeispielen kann das leitfähige Material ein beliebiges metallisches Material umfassen. Bei einem oder mehreren Ausführungsbeispielen kann das leitfähige Material zumindest eines der Elemente Al oder Cu umfassen. Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Schicht 110 (die beispielsweise eine Metallschicht oder eine Metallleitung sein kann) beispielsweise Aluminiummetall und/oder Kupfermetall umfassen, umfasst die leitfähige Verkappungsschicht 120 beispielsweise Titanmetall und/oder Titannitrid, und umfasst die leitfähige Durchkontaktierung 130 beispielsweise Wolframmetall. Das Titanmetall kann reines Titan oder eine Titanlegierung sein. Das Wolframmetall kann reines Wolfram oder eine Wolframlegierung sein. Das Aluminiummetall kann reines Aluminium oder eine Aluminiumlegierung sein. Das Kupfermetall kann reines Kupfer oder eine Kupferlegierung sein. Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Schicht eine Aluminiumlegierung sein.
  • Die leitfähige Verkappungsschicht 120 kann beispielsweise als reflexmindernde Beschichtung (ARC – anti-reflective coating) während lithographischer Prozesse, als Spannungsfreisetzung zwischen dem Material der leitfähigen Durchkontaktierung 130 und der leitfähigen Schicht 110 dienen und kann außerdem als Ätzstoppschicht bei dem Vorgang des Bildens einer Öffnung für die leitfähige Durchkontaktierung 130 in der dielektrischen Schicht 140 verwendet werden. Die dielektrische Schicht 140 kann beispielsweise eine der zwischen Ebenen vorliegenden dielektrischen Schichten (ILD-Schichten) oder zwischen Metall vorliegenden dielektrischen Schichten in einer integrierten Schaltung sein. Bei einem oder mehreren Ausführungsbeispielen kann die Verkappungsschicht 120 ein leitfähiges Nitrid umfassen. Beispiele umfassen TiN und TaN. Bei einem oder mehreren Ausführungsbeispielen kann die Verkappungsschicht 120 ein Stapel wie z. B. ein Stapel aus Titanmetall/TiN oder ein Stapel aus Tantalmetall/TaN sein.
  • 2 zeigt eine über der Verkappungsschicht 120 angeordnete, teilweise fehlausgerichtete leitfähige Durchkontaktierung 130. Die leitfähige Durchkontaktierung 130 ist bezüglich einer Verkappungsschicht 120 um eine Fehlausrichtung M fehlausgerichtet. Bei dem Ausführungsbeispiel, wie es in 2 gezeigt ist, tritt die Fehlausrichtung M bezüglich der linken Seite der leitfähigen Verkappungsschicht 120 auf. Folglich setzt sich, wenn eine Öffnung für die leitfähige Durchkontaktierung 130 in der dielektrischen Schicht 140 gebildet wird, die Öffnung auf der linken Seite der Verkappungsschicht 120 bis zu einer Tiefe L unter der leitfähigen Verkappungsschicht 120 fort. Folglich umfasst die leitfähige Durchkontaktierung 130 einen Abschnitt, der direkt über der Verkappungsschicht 120 liegt, sowie einen Abschnitt 130P, der lateral zu der leitfähigen Schicht 110 angeordnet ist und von der Seitenwand 112 der leitfähigen Schicht 110 beabstandet ist. Deshalb umfasst die leitfähige Durchkontaktierung 130 auf Grund der Tatsache, dass sich die Verkappungsschicht 120 lateral über die Seitenwand 112 hinaus erstreckt, einen Abschnitt 130P, der lateral von der Seitenwand 112 angeordnet und auch von derselben beabstandet ist. Der Abschnitt 130P ist durch einen Abschnitt der dielektrischen Schicht 140 in einer Region R von der Seitenwand 112 lateral getrennt. Der Abschnitt der dielektrischen Schicht 140 in der Region R kann auch Bestandteil einer zwischen Ebenen vorliegenden dielektrischen Schicht (ILD-Schicht) sein.
  • Der Abschnitt der dielektrischen Schicht 140 in der Region R kann ungefähr so dick sein wie der laterale Überhang D der leitfähigen Verkappungsschicht 120 über der leitfähigen Schicht 110, und spiegelt den zuvor erwähnten Überhangseffekt der leitfähigen Verkappungsschicht 120 bezüglich der leitfähigen Schicht 110 wider. Außerdem kann der Überhang D so gewählt sein, dass der Abschnitt der dielektrischen Schicht 140 in der Region R stark genug ist, um der Verarbeitung (z. B. der verwendeten aggressiven Chemie) der leitfähigen Durchkontaktierung 130 standzuhalten.
  • Bei dem Ausführungsbeispiel, wie es in 2 gezeigt ist, kann zwischen der leitfähigen Verkappungsschicht 120 und der leitfähigen Schicht 110 eine optionale Zwischenschicht 125 angeordnet sein, die beispielsweise als weitere Spannungsfreisetzung zwischen der leitfähigen Verkappungsschicht 120 und der leitfähigen Schicht 110 verwendet werden kann.
  • Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Schicht 110 als weitere Option eine Passivierungsschicht 116 umfassen, die entlang der Seitenwand 112 der leitfähigen Schicht 110 gebildet sein kann. Die Passivierungsschicht 116 kann als zusätzlicher Schutz in Bezug auf Prozesse des Bildens der leitfähigen Durchkontaktierung 130 dienen.
  • Die optionale Passivierungsschicht 116 kann beispielsweise ein Oxid oder ein Nitrid umfassen. Das Oxid kann beispielsweise Aluminiumoxid sein, das anhand eines Oxidationsprozesses gebildet wird, was beispielsweise nach dem Bilden der leitfähigen Schicht 110 erfolgt.
  • Bei einem oder mehreren Ausführungsbeispielen kann unterhalb der leitfähigen Schicht 110 eine Basisschicht 118 gebildet sein. Die Basisschicht 118 kann beispielsweise Titanmetall und/oder Titannitrid (TiN) umfassen.
  • Bei einem oder mehreren Ausführungsbeispielen umfasst die leitfähige Verkappungsschicht 120 eine Dicke B1, die beispielsweise in einem Bereich von etwa 10 nm bis etwa 80 nm oder zwischen etwa 30 nm und etwa 60 nm oder zwischen etwa 40 nm und etwa 45 nm liegen kann.
  • Bei einem oder mehreren Ausführungsbeispielen kann der laterale Überhang D der leitfähigen Verkappungsschicht 120 im Bereich von etwa 5 nm und etwa 50 nm liegen. Der Überhang D kann bezüglich der Seitenwand 112 der leitfähigen Schicht 110 gemessen werden. Beispiele umfassen, sind aber nicht beschränkt auf, Überhangentfernungen von etwa 5 nm, 10 nm, 15 nm, 20 nm, 25 nm, 30 nm und 40 nm. Bei einem oder mehreren Ausführungsbeispielen kann der Überhang D größer als etwa 2% einer lateralen Breite W der leitähigen Schicht 110 sein. Bei einem Ausführungsbeispiel kann der Überhang D zumindest etwa 50% einer lateralen Breite W der leitfähigen Schicht 110 betragen. Bei einem Ausführungsbeispiel kann der Überhang D zumindest etwa 10% einer lateralen Breite W der leitfähigen Verkappungsschicht 120 betragen. Bei einem Ausführungsbeispiel kann der Überhang D weniger als etwa 20% der lateralen Breite der leitfähigen Schicht 110 betragen. Bei einem Ausführungsbeispiel kann der Überhang D weniger als etwa 15% der lateralen Breite der leitfähigen Schicht 110 betragen.
  • Zwischen der Verkappungsschicht 120 und der leitfähigen Durchkontaktierung 130 kann eine optionale Zwischenschicht 125 angeordnet sein. Die Zwischenschicht kann aus einem leitfähigen Material gebildet sein. Bei einem oder mehreren Ausführungsbeispielen kann die Zwischenschicht metallisch sein. Bei einem oder mehreren Ausführungsbeispielen kann die Zwischenschicht ein leitfähiges Nitrid sein. Die Zwischenschicht 125 umfasst eine Dicke B2, die beispielsweise in einem Bereich von etwa 2 nm bis etwa 12 nm oder zwischen etwa 2 nm und etwa 7 nm oder zwischen etwa 3 nm bis etwa 6 nm oder etwa 5 nm liegt.
  • Die leitfähige Schicht 110 umfasst eine Dicke B3, die z. B. in einem Bereich zwischen etwa 200 nm und etwa 1000 nm oder zwischen etwa 200 nm und etwa 500 nm oder zwischen etwa 250 nm und etwa 500 nm oder zwischen etwa 300 und etwa 350 nm oder etwa 330 nm liegt. Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Schicht 110 eine Metallschicht wie beispielsweise eine Metallleitung sein. Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Schicht 110 ein metallisches Material umfassen. Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Schicht 110 das Element Al und/oder das Element Cu umfassen. Die leitfähige Schicht 110 kann eine AlCu-Legierung umfassen, die Al mit etwa einem Anteil an Cu (Element Kupfer) in einem Bereich von etwa 0,2% bis etwa 1% oder etwa 0,5% umfasst. Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Schicht 110 zumindest ein Material umfassen, das aus der aus reinem Aluminium, einer Aluminiumlegierung, reinem Kupfer und einer Aluminiumlegierung bestehenden Gruppe ausgewählt ist.
  • Bei weiteren Ausführungsbeispielen umfasst die Verkappungsschicht 120 einen Schichtstapel weiterer Schichten mit derartigen Materialien, dass eine weitere Spannungsfreisetzung erzielt wird oder die Elektromigration oder Spannungsmigration weiter beschränkt wird. Senkrecht zu der Zeichnungsebene kann sich die leitfähige Schicht 110 über die leitfähige Durchkontaktierung 130 hinaus erstrecken, die die leitfähige Schicht 110 eventuell lediglich in einer Kontaktregion berühren kann. Bei weiteren Ausführungsbeispielen bildet die leitflähige Durchkontaktierung 130 eine leitfähige Zwischenverbindung, so dass die leitfähige Durchkontaktierung 130 leitfähige Schichten an beiden Enden elektrisch kontaktiert, was bedeutet, dass in 2 lediglich eine leitfähige Schicht gezeigt ist und sich die leitfähige Durchkontaktierung 130 bis zu einer nächsten Ebene nach oben erstreckt, in der eine weitere leitfähige Schicht angeordnet ist (hin zu dem oberen Ende der Zeichnungsebene in 2, in 2 nicht gezeigt).
  • 3a bis 3c zeigen ein herkömmliches Bauelement mit einer leitfähigen Durchkontaktierung 230a, die auf einer herkömmlichen Verkappungsschicht 220 endet.
  • 3a zeigt Herstellungsvariationen für ein bearbeitetes Bauelement, beispielsweise an verschiedenen Stellen auf einem Wafer. Im Einzelnen sind oben zwei Figuren, eine auf der linken und eine auf der rechten Seite, gezeigt, bei denen die leitfähigen Durchkontaktierungen 230a, 230a' bezüglich ihrer lateralen Ausrichtung etwas variieren. Jede obere Figur umfasst eine erste herkömmliche leitfähige Schicht 210a, 210a' und eine zweite herkömmliche leitfähige Schicht 210b, 210b', wobei die ersten leitfähigen Schichten 210a, 210a' erste Verkappungsschichten 220a, 220a' umfassen und die zweiten leitfähigen Schichten 210b, 210b' eine zweite leitfähige Verkappungsschicht 220b, 220b' umfassen. Die ersten leitfähigen Schichten 210a, 210a' werden mit den herkömmlichen leitfähigen Durchkontaktierungen 230a, 230a' kontaktiert, die beide um die Fehlausrichtung M (für die erste leitfähige Durchkontaktierung 230a auf der linken Seite der oberen Figuren) oder um die Fehlausrichtung M' (für die erste leitfähige Durchkontaktierung 230a' auf der rechten Seite der oberen Figuren) teilweise fehlausgerichtet sind. Folglich erstrecken sich in beiden Fällen die leitfähigen Durchkontaktierungen 230a, 230a' entlang der Seitenwände 212a, 212a' der leitfähigen Schichten 210a, 210a'.
  • Unten auf der 3a sind vergrößerte Bilder der oberen Figuren gezeigt, die mehr Einzelheiten der leitfähigen Durchkontaktierungen 230a, 230a' und der Verkappungsschichten 220a, 220a' zeigen. Für diese herkömmlichen Verkappungsschichten 220 ist für die leitfähigen Schichten 210 kein Schutz vorgesehen, und somit sind Letztere in direktem Kontakt mit den leitfähigen Durchkontaktierungen 230. Somit kann beim Verarbeiten der leitfähigen Durchkontaktierungen 230, die oft aggressive Chemie verwenden, eine Beschädigung der leitfähigen Schicht 210 oder einer optionalen Zwischenschicht im Prinzip nicht ausgeschlossen werden. Die lateralen Fehlausrichtungen M, M' umfassen beispielsweise einen Wert in einem Bereich zwischen etwa 50 und etwa 80 nm.
  • 3b zeigt im Gegensatz zu 3a eine ausgerichtete leitfähige Durchkontaktierung 230c mit der leitfähigen Schicht 210a. Dies ist die ideale Situation, die im Allgemeinen nicht gewährleistet werden kann, oder nur mit einem Anstieg der Herstellungskomplexität und -kosten. Fehlausgerichtete Durchkontaktierungen können nur dann vermieden werden, wenn ein Sicherheitsspielraum E der leitfähigen Durchkontaktierung 230c bezüglich des Randes der leitfähigen Verkappungsschicht 220a größer ist als die Herstellungsvariationen bei der Fehlausrichtung M.
  • 3c zeigt ein Diagramm einer Ausfallverteilung N mit zwei Beispielen A und B von fehlausgerichteten leitfähigen Durchkontaktierungen und zwei Beispielen C und D von ausgerichteten Durchkontaktierungen. Diese Verteilung umfasst die Statistik, die aus der Herstellung eines Bauelements beispielsweise an verschiedenen Stellen auf einem Wafer oder auf verschiedenen Wafern erhalten wird. Die Ausfallverteilung, wie sie in 3c gezeigt ist, liefert einen Prozentsatz in Abhängigkeit von der Zeit t, die in Betriebsstunden gemessen wird, beispielsweise wenn ein Ausfall auftritt. Die Verteilungen N sind normiert, so dass N = 0 etwa einer Ausfallrate von 50% entspricht. Die fehlausgerichteten Beispiele A und B gruppieren sich entlang der Linien 310a und 310b, wohingegen sich die ausgerichteten Beispiele C und D entlang der Linien 310c und 310d gruppieren. Aus diesem Diagramm geht klar hervor, dass die ausgerichteten Beispiele C und D eine beträchtliche Verbesserung der Ausfallrate umfassen, was bedeutet, dass der Ausfall zu späteren Zeitpunkten erfolgt.
  • 4a bis 4e zeigen einen möglichen Fertigungsfluss zum Bilden einer leitfähigen Schicht 110 mit einer leitfähigen Verkappungsschicht 120 gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 4a zeigt einen ersten Schritt, bei dem auf einem Substrat 410 die leitfähige Schicht 110 und die leitfähige Verkappungsschicht 120 derart gebildet werden, dass die leitfähige Schicht 110 zwischen der leitfähigen Verkappungsschicht 120 und dem Substrat 410 angeordnet ist. Optional können zwischen dem Substrat 410 und der leitfähigen Schicht 110 weitere leitfähige oder dielektrische Schichten gebildet werden.
  • 4b zeigt einen nächsten Schritt eines Strukturierens oder Musterbildens, der beispielsweise durch Verwendung einer (Hart-)Maskenschicht 420 durchgeführt werden kann, die auf der leitfähigen Verkappungsschicht 120 gebildet ist. Die Maskenschicht 420 definiert die Position oder die Region, in der die leitfähige Schicht 110 gebildet werden soll.
  • 4c zeigt den nächsten Schritt, bei dem beispielsweise eine Ätzung derart durchgeführt wird, dass die leitfähige Verkappungsschicht 120 und die leitfähige Schicht 110 außerhalb der Region, die durch die Hartmaskenschicht 420 definiert wurde, entfernt werden. Das Ätzen kann beispielsweise mehrere Ätzschritte umfassen, die bezüglich des für die leitfähige Verkappungsschicht 120 verwendeten Materials selektiv sind, und eine andere Ätzung kann bezüglich des Materials für die leitfähige Schicht 110 selektiv sein. Das Substrat 410 fungiert als Stoppschicht für diesen Ätzvorgang. Für den Ätzvorgang verwendete Ausführungsbeispiele weisen unterschiedliche Selektivitäten bezüglich der Materialien der Verkappungsschicht 120 und der leitfähigen Schicht 110 auf, so dass die leitfähige Schicht 110 in Richtung der Seitenwand 112 der leitfähigen Schicht 110 (oder in einer zu einem Normalvektor der Seitenwand 112 antiparallelen Richtung) lateral ausgespart ist. Auf Grund dieser Aussparung erstreckt sich die leitfähige Verkappungsschicht 120 lateral über die Seitenwände 112 der leitfähigen Schicht 110 hinaus. Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Schicht 110 mit einer höheren Geschwindigkeit geätzt werden als die Verkappungsschicht 120.
  • 4d zeigt den nächsten Schritt, bei dem die dielektrische Schicht 140 auf dem Substrat 410 und der verbleibenden Hartmaskenschicht 420 gebildet wird.
  • Schließlich zeigt 4e, wie die dielektrische Schicht 140 geöffnet und mit leitfähigem Material gefüllt wird, so dass die leitfähige Durchkontaktierung 130 die leitfähige Verkappungsschicht 120 berührt. Der Vorgang des Öffnens der dielektrischen Schicht 140 kann beispielsweise einen Ätzschritt umfassen, der bezüglich des Materials der dielektrischen Schicht 140 sowie bezüglich des Materials der Maskenschicht 420 selektiv ist. Folglich wird die Maskenschicht 420 auf der leitfähigen Verkappungsschicht 120 entfernt, und die leitfähige Durchkontaktierung 130 kommt in direkten Kontakt mit der leitfähigen Verkappungsschicht 120. Ein restlicher Teil der Hartmaskenschicht 430 kann lateral neben der leitfähigen Durchkontaktierung 130 verbleiben, die durch diesen zweiten Ätzschritt nicht geöffnet wurde. Diese Öffnung kann einen Überlagerungsfehler M umfassen, so dass die laterale Position der leitfähigen Durchkontaktierung 130 innerhalb von Herstellungsvariationen schwanken kann und sich die leitfähige Durchkontaktierung 130 folglich auch lateral neben der leitfähigen Verkappungsschicht 120 bis zu einer Tiefe L unter einer Oberfläche der leitfähigen Verkappungsschicht 120 erstrecken kann.
  • Diese Verarbeitung ergibt eine leitfähige Verkappungsschicht 120, die dazu verwendet werden kann, den Angriff der Seitenwand 112 der leitfähigen Schicht 110 zu vermeiden, da die fehlausgerichtete Durchkontaktierung immer noch einen Abschnitt der zwischen Metall vorliegenden dielektrischen Schicht (IMD-Schicht, IMD = intermetal layer dielectrics, Dielektrika zwischen Metall) 140 in der Region R zwischen der leitfähigen Schicht 110 und der leitfähigen Durchkontaktierung 130 von der leitfähigen Schicht 110 getrennt ist.
  • Der Überhang der Verkappungsschicht 120 bezüglich der leitfähigen Schicht 110 darunter kann anhand mehrerer weiterer Techniken oder durch ein Kombinieren mehrerer Mechanismen bewerkstelligt werden. Ein Beispiel umfasst einen Temperschritt nach der Metall ätzung, wie in 4c gezeigt ist, was zu der lateralen Aussparung der leitfähigen Schicht 110 bezüglich der leitfähigen Verkappungsschicht 120 über die gesamte Seitenwand 112 führt. Dieser Temperschritt kann auch derart modifiziert werden, dass er zusätzlich eine Bildung von Aluminiumtitanat in dem oberen oder unteren Teil der leitfähigen Schicht 110 verwendet. Dieses Aluminiumtitanat tritt beispielsweise deshalb auf, weil die leitfähige Schicht das Element Al umfassen kann (beispielsweise kann sie Aluminiummetall umfassen) und die leitfähige Verkappungsschicht 120 oder die optionale Zwischenschicht 125 das Element Titan umfassen kann (beispielsweise kann sie Titanmetall wie beispielsweise reines Metall oder eine Titanlegierung umfassen) und beide Materialien bei dem Temperschritt reagieren können.
  • Die Bildung des Aluminiumtitanats kann zu einer Reduzierung des Volumens führen, da Aluminiumtitanat ein geringeres Volumen umfassen kann als Titanmetall selbst. Dieser Vorgang kann beispielsweise durch die Menge des hinzugefügten Elements Titan gesteuert werden.
  • Eine weitere Möglichkeit, den Überhang der leitfähigen Verkappungsschicht 120 zu bewerkstelligen, kann beispielsweise einen selektiven Nassätzschritt nach der Metallätzung umfassen, wobei das selektive Nassätzen Material von der leitfähigen Schicht 110, aber weniger Material von der leitfähigen Verkappungsschicht 120 entfernt. Der Metallätzschritt umfasst beispielsweise reaktives Ionenätzen (RIE), und wie in 4c erläutert ist, kann dieses reaktive Ionenätzen auch dazu verwendet werden, auf Grund seiner geringeren lateralen Ätzgeschwindigkeit der leitfähigen Verkappungsschicht 120 im Vergleich zu dem Material der leifähigen Schicht 110 das Dach der leitfähigen Verkappungsschicht 120 direkt zu entwickeln.
  • Optional können zwischen den Schritten, wie sie in 4c und 4d gezeigt sind, weitere Schritte durchgeführt werden, um die Erhöhte-Passivierung-Schicht 116 entlang der Seitenwände 112 der leitfähigen Schicht 110 zu erzeugen. Diese erhöhte Seitenwandpassivierung kann auch dazu verwendet werden, den Angriff der Seitenwand 112 der leitfähigen Schicht durch das Bearbeiten der fehlausgerichteten Durchkontaktierung zu vermeiden. Die folgenden Schritte können beispielsweise diese Passivierungserhöhung bewerkstelligen. Eine Möglichkeit ist ein Passivierungsschritt nach dem RIE-Ätzen, was beispielsweise dazu verwendet wurde, die Struktur zu bilden, wie sie in 4c gezeigt ist. Dieser Passivierungsschritt kann beispielsweise eine Oxidation, eine Plasmaoxidation oder eine Nitrierung umfassen. Eine weitere Möglichkeit, die Passivierung zu erzielen, umfasst einen nasschemischen Passivierungsschritt, der beispielsweise eine DSP-Reinigung (DSP = double side polishing, doppelseitiges Polieren) umfassen kann. Schließlich kann auch ein optionaler Temperschritt nach dem Metallätzschritt die Passivierungsschicht 116 erzeugen.
  • 5 zeigt eine fehlausgerichtete Durchkontaktierung, wobei sich die leitfähige Durchkontaktierung 130 auf Grund des Überlagerungsfehlers M bis zu einer Tiefe L unter der leitfähigen Verkappungsschicht 120 erstreckt. Auf Grund des Überhangs der leitfähigen Verkappungsschicht 120 liegt in der Region R zwischen der leitfähigen Durchkontaktierung 130 und der leitfähigen Schicht 110 immer noch eine Barriere vor. Die dielektrische Schicht 140 kann beispielsweise ein ILD-Oxid umfassen. Außerdem umfasst die leitfähige Schicht 110 die optionale Passivierungsschicht 116, die eine zusätzliche Passivierungsbarriere zwischen der leitfähigen Durchkontaktierung 130 und der leitfähigen Schicht 110 liefert. 5 zeigt auch den übrigen Teil 430 der Hartmaskenschicht, der nach der Öffnung der dielektrischen Schicht 140 übrig blieb, wie in 4e gezeigt ist. Die leitfähige Durchkontaktierung 130 kontaktiert die leitfähige Verkappungsschicht 120 über eine Kontaktregion C1, die einen Durchmesser in einem Bereich von beispielsweise etwa 100 nm bis 150 nm oder etwa 124 nm aufweist. Auf Grund des Überlagerungsfehlers M kontaktiert die leitfähige Durchkontaktierung 130 die leitfähige Schicht 110 nicht in einem Bereich C2, der beispielsweise einen Wert zwischen 50 nm und 100 nm oder von etwa 82 nm aufweisen kann. Der Überlagerungsfehler M kann beispielsweise einen Wert in einem Bereich von etwa 10 nm bis etwa 100 nm oder von etwa 55 nm aufweisen. Der übrige Teil der Hartmaskenschicht 430 kann beispielsweise Siliziumoxynitrid (SON) umfassen.
  • Das Ausführungsbeispiel, wie es in 5 gezeigt ist, umfasst deshalb beide Merkmale, das erste Merkmal des Überhangs der leitfähigen Verkappungsschicht 120 bezüglich der leitfähigen Schicht 110, und das zweite Merkmal der erhöhten Seitenwandpassivierung 116, die entlang der Seitenwand 112 der leitfähigen Schicht 110 gebildet ist. Die leitfähige Schicht 110 kann beispielsweise durch Verwendung einer Siliziumoxynitrid-Hartmaske strukturiert werden.
  • 6 zeigt eine weitere Ausfallverteilung, nun jedoch unter Verwendung einer leitfähigen Verkappungsschicht 120 gemäß Ausführungsbeispielen. Wiederum ist ein Prozentsatz eines Ausfalls von leitfähigen Durchkontaktierungen in Abhängigkeit von der Zeit (in Betriebsstunden gemessen) gezeigt. Bei einem Beispiel ist die leitfähige Durchkontaktierung ausgerichtet, ein erstes Beispiel A umfasst fehlausgerichtete leitfähige Durchkontaktierungen bezüglich z. B. 10 nm in einer Richtung, und ein zweites Beispiel B entspricht einer Fehlausrichtung von etwa 50 nm bezüglich der anderen Richtung. Die Ausfallzeiten aller drei Beispiele zeigen nun vergleichbare Ergebnisse, so dass die fehlausgerichteten leitfähigen Durchkontaktierungen keine schädlichen Auswirkungen bezüglich der Ausfallzeit zeigen. Somit weisen Ausführungsbeispiele der vorliegenden Erfindung zuverlässige fehlausgerichtete oder randlose Durchkontaktierungen mit vergleichbaren Ausfallzeiten und derselben Ausbreitung σ wie eine POR-Referenz auf.
  • Um die Vorteile der Ausführungsbeispiele zu erzielen, können eine äußerst selektive Durchkontaktierungsätzung und eine ausreichende Dicke für die leitfähige Verkappungsschicht verwendet werden.
  • Bei einem oder mehreren Ausführungsbeispielen kann die leitfähige Verkappungsschicht eine Durchkontaktierungslochätzung durch das Zwischenschichtdielektrikum umfassen, die selektiv in der Verkappungsschicht endet. Bei einem oder mehreren Ausführungsbeispielen kann die Verkappungsschicht als reflexmindernde Beschichtungsschicht dienen. Bei einem oder mehreren Ausführungsbeispielen kann die Verkappungsschicht beispielsweise TiN oder TaN umfassen. Bei einem oder mehreren Ausführungsbeispielen kann die Verkappungsschicht einen Stapel aus Titanmetall/TiN und/oder einen Stapel aus Tantalmetall/TaN umfassen. Eine Durchkontaktierungsätzung kann mit einem Stopp in der Verkappungsschicht oder mit einem Stopp in der verbleibenden Hartmaske 430, kombiniert mit einem selektiven Hartmaskendurchbruch, durchgeführt werden. Ausführungsbeispiele der vorliegenden Erfindung umfassen auch eine Modifikation der typischen Metallätzung (beispielsweise der RIE-Ätzung), so dass die Ätzrate bezüglich der Materialien der leitfähigen Schicht 110 und der leitfähigen Verkappungsschicht 120 selektiv ist. Beispielsweise kann die Selektivität so gewählt werden, dass mehr Material der leitfähigen Schicht 110 entfernt wird als Material der leitfähigen Verkappungsschicht 120, wodurch automatisch der laterale Überhang der leitfähigen Verkappungsschicht 120 gebildet wird. Auch eine optionale DSP-Reinigung kann enthalten sein. Dieser Ätzvorgang kann so angepasst werden, dass die Rate des lateralen Ätzens und somit der gewünschte Überhang (lateraler Überhang) der leitfähigen Verkappungsschicht 120 über der Seitenwand 112 der leitfähigen Schicht 110 oder über dieselbe hinaus erzielt wird. Der resultierende Überhang umfasst eine laterale Abmessung der Verkappungsschicht, die größer ist als die Abmessung der leitfähigen Schicht selbst (die beispielsweise eine Metallleitung sein kann).
  • Die optionale Zwischenschicht 125 umfasst ein Material, das die Elektromigration zwischen der leitfähigen Verkappungsschicht 120 und der leitfähigen Schicht 110 minimieren kann. Bei einem oder mehreren Ausführungsbeispielen kann die Zwischenschicht 125 ein beliebiges leitfähiges Material umfassen. Bei einem oder mehreren Ausführungsbeispielen kann die Zwischenschicht 125 ein metallisches Material sein. Bei einem oder mehreren Ausführungsbeispielen umfasst die Zwischenschicht das Element Ti. Die Zwischenschicht kann Titanmetall umfassen, beispielsweise reines Titan und/oder eine Titanlegierung. Bei einem Ausführungsbeispiel kann die Zwischenschicht das Element Tantal umfassen und kann Tantalmetall umfassen (beispielsweise reines Tantal und/oder eine Tantallegierung).
  • Ein weiterer Aspekt besteht ferner darin, dass die Spannungsmigration minimiert werden sollte. Somit zeigen Ausführungsbeispiele identische Elektromigration und/oder Spannungsmigration und elektrische Parameter als nicht-fehlausgerichtete Teststrukturen.
  • Die oben beschriebenen Konzepte sind auch auf Damaszenerprozesse (beispielsweise einfache oder Dual-Damaszenerprozesse) anwendbar. Die Damaszenerverarbeitung kann bei Anwendungen, die auf einer Kupfermetallleitungstechnologie beruhen, besonders nützlich sein. Ein weiteres Ausführungsbeispiel der Erfindung ist in 7 gezeigt. 7 zeigt eine untere Metallschicht 510, eine Verkappungsschicht 520, eine Metalldurchkontaktierung 530 und eine obere Metallschicht 540. 7 zeigt auch ein dielektrisches Material 550.
  • Die obere Metallschicht 540 und die Durchkontaktierung 530 können unter Verwendung eines Damaszenerprozesses gebildet werden. Zunächst können Öffnungen in dem dielektrischen Material 550 gebildet werden. Anschließend kann auf den Oberflächen der Öffnungen eine Keimschicht gebildet werden, und danach kann die Keimschicht mit einem metallischen Material galvanisiert werden. Bei einem oder mehreren Ausführungsbeispielen können die untere Metallleitung 510, die obere Metallleitung 540 sowie die leitfähige Durchkontaktierung 530 ein beliebiges metallisches Material umfassen. Bei einem oder mehreren Ausführungsbeispielen kann das metallische Material die Elemente Cu und Al umfassen. Bei einem oder mehreren Ausführungsbeispielen kann das metallische Material Kupfermetall und/oder Aluminiummetall umfassen. Das Kupfermetall kann reines Kupfer oder eine Kupferlegierung sein. Das Aluminiummetall kann Aluminiummetall oder eine Aluminiumlegierung sein.
  • Die Öffnungen 532 und 542 können beispielsweise anhand eines Dual-Damaszenerprozesses gebildet werden. Eine Verkappungsschicht 520 wird über der unteren Metallleitung 510 gebildet. Die Verkappungsschicht 520 ist so gebildet, dass sie einen Überhang D aufweist. Die Verkappungsschicht 520 kann beliebige der oben für die Verkappungsschicht beschriebenen Materialien umfassen. Eine Zwischenschicht kann zwischen der Verkappungsschicht 520 und der Metallleitung 510 angeordnet sein. Die leitfähige Durchkontaktierung 530 ist über der Metallleitung 510 angeordnet.
  • Bei dem gezeigten Ausführungsbeispiel ist die leitfähige Durchkontaktierung derart fehlausgerichtet, dass sich ein Abschnitt 535 der leitfähigen Durchkontaktierung 530 unter der oberen Oberfläche der unteren Metallschicht 510 erstreckt. Der Abschnitt 535 ist so angeordnet, dass er einen Abschnitt des dielektrischen Materials 550 von einer Seitenwandoberfläche der unteren Schicht 510 beabstandet ist.
  • Merkmale von Ausführungsbeispielen der vorliegenden Erfindung können ohne weiteres mit beliebigen anderen Merkmalen, Prozessen oder Verfahren kombiniert werden, um die Vorteile in Bezug auf bestimmte Aspekte zu optimieren.

Claims (28)

  1. Halbleiterbauelement, das folgende Merkmale aufweist: eine leitfähige Schicht (110), die eine Seitenwand (112) umfasst; eine leitfähige Verkappungsschicht (120), die über der leitfähigen Schicht angeordnet ist und sich einen lateralen Überhang (D) über die Seitenwand der leitfähigen Schicht hinaus lateral erstreckt; und eine leitfähige Durchkontaktierung (130), die mit der Verkappungsschicht in elektrischem Kontakt steht.
  2. Bauelement gemäß Anspruch 1, bei dem der laterale Überhang (D) größer ist als etwa 5 nm.
  3. Bauelement gemäß Anspruch 1 oder 2, bei dem der laterale Überhang (D) größer ist als etwa 10 nm.
  4. Bauelement gemäß einem der Ansprüche 1 bis 3, bei dem der laterale Überhang (D) kleiner ist als etwa 50 nm.
  5. Bauelement gemäß einem der Ansprüche 1 bis 4, das ferner eine Passivierungsschicht (116) entlang der Seitenwand (112) der leitfähigen Schicht (110) aufweist.
  6. Bauelement gemäß einem der Ansprüche 1 bis 5, das ferner eine zwischen der leitfähigen Verkappungsschicht (120) und der leitfähigen Schicht (110) angeordnete Zwischenschicht aufweist.
  7. Bauelement gemäß einem der Ansprüche 1 bis 6, bei dem die leitfähige Schicht (110) ein metallisches Material umfasst.
  8. Halbleiterbauelement, das folgende Merkmale aufweist: eine leitfähige Schicht (110), die eine Seitenwand (112) umfasst; eine leitfähige Verkappungsschicht (120), die über der leitfähigen Schicht angeordnet ist und sich einen lateralen Überhang (D), der größer ist als 2% einer lateralen Breite der leitfähigen Schicht, über die Seitenwand der leitfähigen Schicht hinaus lateral erstreckt; und eine leitfähige Durchkontaktierung (130), die mit der leitfähigen Verkappungsschicht in elektrischem Kontakt steht.
  9. Bauelement gemäß Anspruch 8, bei dem der laterale Überhang (D) größer ist als 5% der lateralen Breite der leitfähigen Schicht (110).
  10. Bauelement gemäß Anspruch 8 oder 9, bei dem der laterale Überhang (D) kleiner ist als 20% der lateralen Breite der leitfähigen Schicht (110).
  11. Bauelement gemäß einem der Ansprüche 8 bis 10, das ferner eine zwischen der leitfähigen Verkappungsschicht (120) und der leitfähigen Schicht (110) angeordnete Zwischenschicht umfasst.
  12. Bauelement gemäß einem der Ansprüche 8 bis 11, das ferner eine Passivierungsschicht (116) entlang der Seitenwand (112) der leitfähigen Schicht (110) umfasst.
  13. Bauelement gemäß einem der Ansprüche 8 bis 12, bei dem die leitfähige Schicht (110) ein metallisches Material umfasst.
  14. Halbleiterbauelement, das folgende Merkmale aufweist: eine leitfähige Schicht (110), die eine Seitenwand (112) umfasst; eine leitfähige Verkappungsschicht (120), die über der leitfähigen Schicht angeordnet ist und sich einen lateralen Überhang (D) über die Seitenwand der leitfähigen Schicht hinaus lateral erstreckt; und eine leitfähige Durchkontaktierung (130), die über der leitfähigen Verkappungsschicht (120) angeordnet ist und einen Abschnitt umfasst, der lateral zu der Seitenwand (112) der leitfähigen Schicht (110) angeordnet ist, wobei der Abschnitt der Durchkontaktierung (130) von der Seitenwand (112) beabstandet ist.
  15. Bauelement gemäß Anspruch 14, das ferner ein dielektrisches Material umfasst, das zwischen dem Abschnitt der Durchkontaktierung (130) und der Seitenwand (112) angeordnet ist, wobei das dielektrische Material Bestandteil einer IDL-Schicht ist.
  16. Bauelement gemäß Anspruch 14 oder 15, das ferner eine zwischen der leitfähigen Verkappungsschicht (120) und der leitfähigen Schicht (110) angeordnete Zwischenschicht umfasst.
  17. Bauelement gemäß einem der Ansprüche 14 bis 16, das ferner eine Passivierungsschicht (116) entlang der Seitenwand (112) der leitfähigen Schicht (110) umfasst.
  18. Bauelement gemäß einem der Ansprüche 14 bis 17, bei dem die leitfähige Schicht (110) ein metallisches Material umfasst.
  19. Halbleiterbauelement, das folgende Merkmale aufweist: eine leitfähige Schicht (110), die eine Seitenwand (112) umfasst; eine leitfähige Verkappungsschicht (120), die über der leitfähigen Schicht angeordnet ist und sich einen lateralen Überhang (D) über die Seitenwand der leitfähigen Schicht hinaus lateral erstreckt; und eine leitfähige Durchkontaktierung (130), die mit der leitfähigen Verkappungsschicht in elektrischem Kontakt steht und die einen Abschnitt umfasst, der lateral zu der Seitenwand der leitfähigen Schicht angeordnet ist, wobei der Abschnitt von der Seitenwand beabstandet ist; und ein dielektrisches Material zwischen dem Abschnitt der Durchkontaktierung und der Seitenwand, wobei das dielektrische Material Teil einer IDL-Schicht ist.
  20. Bauelement gemäß Anspruch 19, das ferner eine Passivierungsschicht entlang der Seitenwand der leitfähigen Schicht umfasst.
  21. Bauelement gemäß Anspruch 19 oder 20, bei dem die leitfähige Schicht ein metallisches Material umfasst.
  22. Bauelement gemäß einem der Ansprüche 19 bis 21, bei dem die leitfähige Durchkontaktierung (130) in direktem Kontakt mit der Verkappungsschicht (120) steht.
  23. Halbleiterbauelement, das folgende Merkmale aufweist: eine metallische Schicht, die eine Seitenwand umfasst; eine an der Seitenwand der metallischen Schicht angeordnete Passivierungsschicht; eine über der metallischen Schicht angeordnete leitfähige Verkappungsschicht; und eine leitfähige Durchkontaktierung, die über der Verkappungsschicht angeordnet ist und einen Abschnitt umfasst, der auf der Passivierungsschicht angeordnet ist.
  24. Bauelement gemäß Anspruch 23, bei dem die Passivierungsschicht ein Oxid oder ein Nitrid umfasst.
  25. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren folgende Schritte umfasst: Bilden einer ersten leitfähigen Schicht mit einer Seitenwand; Bilden einer zweiten leitfähigen Schicht über der ersten leitfähigen Schicht derart, dass die zweite leitfähige Schicht einen Überhang aufweist, der sich lateral über die Seitenwand der ersten leitfähigen Schicht hinaus erstreckt; und Bilden einer dritten leitfähigen Schicht über der zweiten leitfähigen Schicht, wobei die dritte leitfähige Schicht einen Abschnitt umfasst, der zu einer Seite der ersten leitfähigen Schicht gebildet ist, wobei ein dielektrisches Material zwischen einem Abschnitt der dritten leitfähigen Schicht und der Seitenwand vorliegt, wobei das dielektrische Material Teil einer zwischen Ebenen vorliegenden dielektrischen Schicht ist.
  26. Verfahren gemäß Anspruch 25, bei dem der Überhang zumindest teilweise durch eine Nassätzung gebildet wird.
  27. Verfahren gemäß Anspruch 25 oder 26, das ferner ein Bilden einer Passivierungsschicht entlang der Seitenwand der ersten leitfähigen Schicht umfasst.
  28. Verfahren gemäß einem der Ansprüche 25 bis 27, bei dem das Bilden der dritten leitfähigen Schicht ein Durchführen eines Damaszenerprozesses umfasst.
DE102009032263A 2008-08-29 2009-07-08 Halbleiterbauelement und Verfahren zum Herstellen desselben Ceased DE102009032263A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/201,888 US8994179B2 (en) 2008-08-29 2008-08-29 Semiconductor device and method for making same
US12/201,888 2008-08-29

Publications (1)

Publication Number Publication Date
DE102009032263A1 true DE102009032263A1 (de) 2010-03-04

Family

ID=41606313

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009032263A Ceased DE102009032263A1 (de) 2008-08-29 2009-07-08 Halbleiterbauelement und Verfahren zum Herstellen desselben

Country Status (2)

Country Link
US (3) US8994179B2 (de)
DE (1) DE102009032263A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299625B2 (en) 2010-10-07 2012-10-30 International Business Machines Corporation Borderless interconnect line structure self-aligned to upper and lower level contact vias
US9041210B2 (en) * 2012-06-19 2015-05-26 International Business Machines Corporation Through silicon via wafer and methods of manufacturing
US9385037B2 (en) * 2014-04-16 2016-07-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement comprising metal cap and dielectric layer defining air gap
US9786633B2 (en) 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
US10418350B2 (en) 2014-08-11 2019-09-17 Massachusetts Institute Of Technology Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure
US9881904B2 (en) 2014-11-05 2018-01-30 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
US10658424B2 (en) 2015-07-23 2020-05-19 Massachusetts Institute Of Technology Superconducting integrated circuit
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US10541204B2 (en) * 2015-10-20 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure and method of forming the same
WO2017079417A1 (en) 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
US9984967B2 (en) 2015-12-21 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US10468300B2 (en) * 2017-07-05 2019-11-05 Globalfoundries Inc. Contacting source and drain of a transistor device
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect
US11848273B2 (en) * 2021-11-17 2023-12-19 International Business Machines Corporation Bridge chip with through via

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452276B1 (en) * 1998-04-30 2002-09-17 International Business Machines Corporation Ultra thin, single phase, diffusion barrier for metal conductors
US5982035A (en) * 1998-06-15 1999-11-09 Advanced Micro Devices, Inc. High integrity borderless vias with protective sidewall spacer
US6146996A (en) * 1998-09-01 2000-11-14 Philips Electronics North America Corp. Semiconductor device with conductive via and method of making same
US6339027B1 (en) * 1999-11-22 2002-01-15 Chartered Semiconductor Manufacturing Ltd. Process for borderless stop in tin via formation
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7304388B2 (en) * 2003-06-26 2007-12-04 Intel Corporation Method and apparatus for an improved air gap interconnect structure
AU2003300962A1 (en) * 2003-12-16 2005-07-14 International Business Machines Corporation Bipolar and cmos integration with reduced contact height
US7714441B2 (en) * 2004-08-09 2010-05-11 Lam Research Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
JP4106048B2 (ja) * 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
US7476618B2 (en) * 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
US7317253B2 (en) * 2005-04-25 2008-01-08 Sony Corporation Cobalt tungsten phosphate used to fill voids arising in a copper metallization process
JP2008294335A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 半導体装置の製造方法
KR20090069366A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
US9312172B2 (en) 2016-04-12
US20150054175A1 (en) 2015-02-26
US20100052178A1 (en) 2010-03-04
US9263328B2 (en) 2016-02-16
US8994179B2 (en) 2015-03-31
US20150206797A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
DE102009032263A1 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102005020132B4 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE112011103278B4 (de) Elektronische Sicherung und programmierte elektronische Sicherung
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE10316835A1 (de) Halbleiterbaugruppe
DE102010002454A1 (de) Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
DE112019003120B4 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE102004005697B4 (de) Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur
DE102006062034B4 (de) Teststruktur mit erhöhter Robustheit im Hinblick auf Barrieredefekte in Kontaktlochöffnungen beim Abschätzen von Elektromigrationseffekten sowie dazugehöriges Herstellungsverfahren
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE112018004421B4 (de) Damaszener-dünnschichtwiderstand (tfr) in polymetall-dielektrikum und verfahren zur herstellung
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102006025405B4 (de) Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120612