DE2235749B2 - Verfahren zum Herstellen eines Leitbahnenmusters - Google Patents

Verfahren zum Herstellen eines Leitbahnenmusters

Info

Publication number
DE2235749B2
DE2235749B2 DE19722235749 DE2235749A DE2235749B2 DE 2235749 B2 DE2235749 B2 DE 2235749B2 DE 19722235749 DE19722235749 DE 19722235749 DE 2235749 A DE2235749 A DE 2235749A DE 2235749 B2 DE2235749 B2 DE 2235749B2
Authority
DE
Germany
Prior art keywords
protective layer
interconnect pattern
layer
openings
covered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722235749
Other languages
English (en)
Other versions
DE2235749A1 (de
DE2235749C3 (de
Inventor
Georges Calon
Wolfgang Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19722235749 priority Critical patent/DE2235749C3/de
Priority to AU57952/73A priority patent/AU5795273A/en
Priority to GB3278373A priority patent/GB1411864A/en
Priority to IT2644173A priority patent/IT991124B/it
Priority to FR7326105A priority patent/FR2194046B1/fr
Priority to JP8259673A priority patent/JPS5734647B2/ja
Publication of DE2235749A1 publication Critical patent/DE2235749A1/de
Publication of DE2235749B2 publication Critical patent/DE2235749B2/de
Application granted granted Critical
Publication of DE2235749C3 publication Critical patent/DE2235749C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Leitbahnenmusters nach Patentanspruch 1.
Aus der deutschen Auslegeschrift 1614374 ist ein Verfahren zum Herstellen eines Leitbahnenmusters bekannt, welches Muster Zonen eines planaren Halbleiterelements durch öffnungen in einer als Diffusionsmaskierung verwendeten Isolierschicht kontaktiert und miteinander verbindet. Ein solches Leitbahnenmuster weist im allgemeinen auch Kontaktflecke auf, an die Lötkontakte, Thermokompressionskontakt, usw. angebracht werden. Beim bekannten Verfahren ist zur Stabilisierung der elektrischen Eigenschaften und gleichzeitig zum mechanischen Schutz eine unerwünschte Verunreinigung getternde Schutzschicht aus einem Isoliermaterial auf das Halbleiterelement aufgebracht, so daß das Leitbahnenmuster bedeckt ist. Solche Isoliermaterialien, welche getternde Eigenschaften aufweisen, sind beispielsweise aus der Zeitschrift »IBM Journal« (September 1964), Seiten 376 bis 384 und (April 1964), Seiten 102 bis 114 allgemein bekannt.
Dieses aus der deutschen Auslegeschrift 1614374 bekannte Verfahren weist jedoch einige Nachteile auf, welche auf der Verfahrensmaßnahme beruhen, daß das Leitbahnenmuster schon vor dem Aufbringen der Schutzschicht auf der als Diffusionsmaskierung verwendeten Isolierschicht hergestellt wird. Im Falle der Verwendung von Aluminium als Material für das Leitbahnenmuster ist der Getterungsprozeß zunächst einmal für Temperaturen unterhalb von etwa 500° C beschränkt. Ferner ist bei einer wirtschaftlichen Fertigung eine chemische Ätzung bei einem Ätzmaskierungsprozeß zum Herstellen des Leitbahnenmusters aus einer einheitlichen Metallschicht erforderlich, wobei unerwünschte Metallionen auftreten, welche an die Halbleiteroberfläche und in die als Diffusionsmaskierung verwendete Isolierschicht gelangen können, wodurch das Halbleiterbauelement bezüglich der elektrischen Eigenschaften unstabil wird. Außerdem sind Fehler in der Ätzmaskierungsschicht Ursache von fehlerhaften Verbindungen und Unterbrechungen. Schließlich könne.; Kurzschlüsse zwischen dicht nebeneinanderliegenden Leitbahnen auftreten, die auf der Bildung von winzigen Wasserstoffbläschen beim Ätzen auftreten
Ein weiterer Nachteil des bekannten Verfahrens nach der deutschen Auslegeschrift 1614374 besteht darin, daß die Herstellung von reproduzierbar gut an Kontaktflächen des Leitbahnenmusters haftenden Thermokompressionsverbindungen schwierig ist. Dieser Nachteil beruht auf nicht vollständig entfernten Resten der aus Photolack bestehenden Älzmaskierungsschicht auf dem Leitbahnenmuster und Resten von bei der Ätzbehantflung entstandenen Verbindungen, die durch Fehler in der Ätzmaskierungsschicht oder seitwärts bei schlechter Haftung der Ätzmaskierungsschicht auf dem Leitbahnenmuster an die Kontaktstelle zwischen den Kontaktflecken und der Thermokompressionsverbindung gelangen können. Schließlich ist das Wachstum der Schutzschicht beim Aufbringen auf das Halbleiterelement durch die Anwesenheit des Leitbahnenmusters gestört.
Die Erfindung geht von der Erkenntnis aus, daß ein nach der deutschen Offenlegungsschrift 2049908 in dem grabenförmigen Durchbruch einer Isolierschicht verlaufendes Leitbahnenmuster ebenfalls weitgehend gegen eine mechanische Beschädigung geschützt ist.
Die obengenannten Nachteile, insbesondere die Beschränkung auf relativ niedrige Getterungstemperaturen, des Verfahrens nach der deutschen Auslegeschrift 1614374 werden erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Verfahrensmaßnahmen vermieden.
Der Gettern der Ionen von unerwünschten Verunreinigungen kann dabei nach dem Aufbringen der Schutzschicht oder auch während des Aufbringens bei ausreichender Temperatur erfolgen. Der letztere Fall bezieht sich insbesondere auf das Aufbringen der Schutzschicht durch thermische Zersetzung aus der Gasphase. Es ist besonders günstig, eine glasförmige Schutzschicht aufzubringen, da eine solche Schutz-
schicht Ionen von unerwünschten Metallen besonders gut gettert.
Die Erfindung wird im folgenden anhand der Figuren der Zeichnungen erläutert, welche aufeinanderfolgende Arbeitsgänge eines bevorzugten Ausführungsbeispiels betrifft. Die Fig. 1 bis 6 zeigen schematisch Ausschnitte von Querschnittsansichten senkrecht zur Halbleiteroberfläche, in die Zonen eines planaren Halbleiterelementes eingebracht wurden. Der Begriff Kalbleiterbauelement umfaßt sowohl ein aus einem Halbleiterelement bestehendes Halbleiterbauelement als auch ein eine Mehrzahl von Halbleiterelementen aufweisendes Halbleiterbauelement, d. h. eine integrierte Festkörperschaltung.
Die Fig. 1 der Zeichnung veranschaulicht den Ausschnitt einer in einem Halbleiterkörper 22 angeordneten monolithischen Festkörperschaltung, die das Planartransistorelement 15 mit der Basiszone 17 und der Emitterzone 18 sowie ein Widerstandselement 16 mit der Widerstandszone 19 und der Einschnürzone 20 zur Einengung der Widerstandszone 19 aufweist. Das Halbleiterbauelement weist entsprechend den bereits durchgeführten Plananliffusionsprozessen die als Diffusionsmaskierung verwendete Isolierschicht 21 auf. Diese Isolierschicht 21 durchbrechen öffnungen 1, 2, 3 und 4 zur Kontaktierung der angrenzenden Zonen.
Das Verfahren geht von einer bekannten Anordnung gemäß der Fig. 1 aus.
Danach wird nun gemäß der Fig. 2 die gesamte die öffnungen enthaltende Oberflächenseite 5 des planaren Halbleiterelementes mit der Schutzschicht 6 bedeckt, welche die öffnungen 1, 2,3 und 4 verschließt. Diese Schutzschicht 6 weist im allgemeinen eine unterschiedliche chemische Zusammensetzung und damit in bezug auf ein bestimmtes Ätzmittel unterschiedliche Ätzbarkeit zur Isolierschicht 21 auf. Es ist günstig, aus den für die Schutzschicht 6 in Frage kommenden Materialien solche auszuwählen, welche unterschiedlich, insbesondere stark unterschiedlich, im Vergleich mit der Isolierschicht 21 ätzbar sind. Geeignete Materialien und deren Ätzbarkeit bezüglich bestimmter Ätzmittel sind aus der Literatur bekannt. Ferner sollte bei der Materialwahl beachtet werden, daß glasartige Schutzschichten die Ionen von unerwünschten Verunreinigungen besonders stark gettern.
Nach Aufbringen der Schutzschicht 6 wird die Anordnung gemäß der Fig. 2 bei einer zum Gettern der Ionen ausreichenden Temperatur wärmebehandelt, weiche Temperatur im allgemeinen wesentlich tiefer liegt als die beim Planardiffusionsverfahren verwendete, so daß die Ausdehnung der Zonen nicht verändert wird. Das Gettern kann auch bereits, zumindest teilweise, beim Aufbringen der Schutzschicht 6 durchgeführt werden.
Anschließend wird gemäß der Fig. 3 die Schutzschicht 6 unter Anwendung des photolithographischen Verfahrens mit einer Ätzmaskierungsschicht 7 aus Photolack bedeckt, wobei sie Durrhbrüche 8, 9,
10 und 11 entsprechend der Struktur des Leitbahnenmusters aufweist. Danach wird gemäß der Fig, 4 die Schutzschicht 6 durch die Durchbrüche 8, 9, 10 und
11 der Ätzmaskierungsschicht 7 bis auf die Halbleiteroberfläche 12 geätzt. Wird bei dieser Ätzung ein Ätzmittel angewendet, welches das Material der Schutzschicht 6 wesentlich stärker angreift als das Material der Isolierschicht 21, so ist der Prozeß leicht αϊ steuern, da die Öffnungen 1, 2, 3 und 4, durch welche die Kontaktierung erfolgt, ohne stärkeren Angriff der Isolierschicht 21 freigelegt werden können. In diesem Falle ist auch eine günstigere Unterätzung der Ätzmaskierungsschicht möglich.
Anschließend wird gemäß der Fig. 5 die gesamte, die Schutzschicht 6 aufweisende freiliegende Oberflächenseite 5 des Halbleiterelementes mit einer Schicht 14 aus dem Material des Leitbahnenmusters, z. B. durch Aufdampfung im Hochvakuum, bedeckt. Die Dicke des Materials des Leitbahnenmusters wird kleiner als die Dicke der Schutzschicht 6 bemessen, um nach Fertigstellung des Halbleiterelementes eine mechanische Beschädigung auszuschließen und eine mechanische Trennung des Leitbahnenmusters 13 von den Teilen 14 des Materials des Leitbahnenmusters 13 auf der Ätzmaskierungsschicht 7 zu gewährleisten. Die Überhänge der Ätzmaskierungsschicht 7 haben femer den Vorteil, daß das Leitbahneiunuster 13 die Ränder der Schutzschicht 6 kaum oder gar nicht benetzt, was, im Hinblick auf die unterschiedlichen thermischen Ausdehnungskoeffizient.. ;i und die dadurch möglicherweise verursachten Risse giListig ist. Ferner wird die anschließend erfolgende Entfernung der Reste der Ätzmaskierungsschicht 7 mit den daraufliegenden Teilen 14 des Materials des Leitbahnenmusters 1 egünstigt.
Die fertige Anordnung veranschaulicht die Fig. 6. Dabei verlaufen die Leitbahnen vollständig in grabenförmigen Durchbrüchen der Schutzschicht 6 über die Isolierschicht 21, welche ihrerseits Durchbrüche 1, 2, 3 und 4 dort aufweist, wo im Halbleiterkörper 22 angeordnete Zonen zu kontaktieren sind.
Das Verfahren nach der Erfindung weist den Vorteil auf, daß die Leitbahnen eines Leitbahnmusters, insbesondere aus Aluminium, sehr eng geführt werden können, ohne daß Kurzschlüsse befürchtet werden müssen. Ferner wird der im allgemeinen zur Freilegung der Kontaktflecken bei einem Verfahren nach der genannten deutschen Auslegeschrift 1614374 erforderliche photolithographische Prozeß eingespart. Das Anbringen von Thermokompressionskontakten erfolgt auf Oberflächen des Leitbahnenmusters, welche weder mit Photolack noch mit chemischen Ätzmitteln in Berührung gekommen sind, war. die Haftung der Kontakte begünstigt. Es können auch für das Leitbahnenmuster Materialien verwendet werden, welche schwer ätzbar sind.
Die Anwendung des Verfahrens nach der Erfindung ist besonders günstig bei monolithischen Festkörperschaltungen in Halbleiterkörpern 22 aus Silicium mit Leitbahnenmustern 13 aus Aluminium.
Bei einer solchen Anwendung wurde nach dem Aufbringen einer Schutzschicht aus PhosphorsilikatgJas f. s'gestellt, daß sich eine besonders niedcrohmige Kontaktierung der p-leitenden Zonen ergibt. Dies beruht darauf, daß Lei der Getterung Phosphoratome oberflächlich in die zu kontaktierenden p-leitenden Zonen ohne Umkehrung des Leitungstyps diffundieren, so daß sich aus metallurgischen Gründen besonders niederohmige Kontakte mit einem Leitbahnenmuster 13 aus Aluminium ergeben.
Das Verfahren nach der Erfindung ergib; ferner eine besonders günstige Lösung für eine Mehrebenenverdrahtung gemäß der deutschen Offenlegungsschrift 2049908, d? es keine Schwierigkeit bereitet, die Gräben, in denen das Leitbahnenmuster verläuft, mit einem geeigneten Isoliermaterial aufzufüllen, bevor die nächste Verdrahtungsebene hergestellt wird.
Hierzu 2 Blatt Zeichnunger.

Claims (3)

Patentansprüche:
1. Verfahren zum Herstellen eines Leitbahnenmusters, das durch eine, zugleich Ionen von unerwünschten Verunreinigungen getternde Schutzschicht aus Isoliermaterial gegen mechanische Beschädigungen geschützt ist und Zonen eines planaren Halbleiterbauelementes durch öffnungen in einer als Diffusionsmaskierung verwendeten Isolierschicht kontaktiert und miteinander oder mit Kontaktflecken galvanisch verbindet, dadurch gekennzeichnet,
- daß nach dem Herstellen der öffnungen (1, 2,3,4) in der Isolierschicht (21) die Oberflächenseite (5) des planaren Halbleiterbauelementes (22) einschließlich der genannten öffnungen mit der Schutzschicht (6) bedeckt wird, deren Material im Vergleich zum Material der Isolierschicht stärker von einem Ätzmittel abgetragen wird, daß die Anordnung dann bei einer zum Gettern der Ionen von unerwünschten Verunreinigungen ausreichenden Temperatur wärmebehandelt wird,
- daß anschließend die Schutzschicht (6) mit einer Ätzmaskierungsschicht (7) bedeckt wird, welche Durchbräche (8,9,10,11) entsprechend der Struktur des Leitbahnenmusters (13) aufweist,
- daß danach die Schutzschicht (6) durch die Durchbrüche (8,9,10,11) durch die Isolierschicht (21) hindurch bis auf die Halbleiteroberfläche (12) geätzt wird,
- daß anschließend die gesamte, mit der Schutzschicht (b) bedeckte freiliegende Oberflächenseite (5) de:> Halbleiterbauelementes mit dem elektrisch leitenden Material des Leitbahnenmusters (13) in einer Dicke von weniger als die Dicke der Schutzschicht (6) bedeckt wird,
- und daß schließlich die Reste der Ätzmaskierungsschicht (7) mit den daraufliegenden Teilen (14) des Materials des Leitbahnenmusters entfernt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine glasartige Schutzschicht (6) aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Zonen einer monolithischen Festkörperschaltung in einem Halbleiterkörper (22) aus Silicium mit einem Leitbahnenmuster (13) aus Aluminium kontaktiert werden.
DE19722235749 1972-07-21 1972-07-21 Verfahren zum Herstellen eines Leitbahnenmusters Expired DE2235749C3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19722235749 DE2235749C3 (de) 1972-07-21 1972-07-21 Verfahren zum Herstellen eines Leitbahnenmusters
AU57952/73A AU5795273A (en) 1972-07-21 1973-07-10 Method of manufacturing an interconnection pattern
GB3278373A GB1411864A (en) 1972-07-21 1973-07-10 Method of manufacturing an interconnection pattern
IT2644173A IT991124B (it) 1972-07-21 1973-07-11 Metodo di fabbricazione di un tracciato di interconnessioni
FR7326105A FR2194046B1 (de) 1972-07-21 1973-07-17
JP8259673A JPS5734647B2 (de) 1972-07-21 1973-07-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19722235749 DE2235749C3 (de) 1972-07-21 1972-07-21 Verfahren zum Herstellen eines Leitbahnenmusters

Publications (3)

Publication Number Publication Date
DE2235749A1 DE2235749A1 (de) 1974-01-31
DE2235749B2 true DE2235749B2 (de) 1978-12-14
DE2235749C3 DE2235749C3 (de) 1979-09-20

Family

ID=5851230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722235749 Expired DE2235749C3 (de) 1972-07-21 1972-07-21 Verfahren zum Herstellen eines Leitbahnenmusters

Country Status (6)

Country Link
JP (1) JPS5734647B2 (de)
AU (1) AU5795273A (de)
DE (1) DE2235749C3 (de)
FR (1) FR2194046B1 (de)
GB (1) GB1411864A (de)
IT (1) IT991124B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3109801A1 (de) * 1981-03-13 1982-09-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiterbauelementen

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
JPS55163860A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
JPS60153122A (ja) * 1984-01-20 1985-08-12 Matsushita Electronics Corp 半導体装置の製造方法
TWI721032B (zh) * 2015-11-06 2021-03-11 以色列商馬維爾以色列股份有限公司 製備用於多用途產品的半導體晶圓之方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3109801A1 (de) * 1981-03-13 1982-09-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiterbauelementen

Also Published As

Publication number Publication date
FR2194046B1 (de) 1977-02-18
DE2235749A1 (de) 1974-01-31
AU5795273A (en) 1975-01-16
IT991124B (it) 1975-07-30
JPS5734647B2 (de) 1982-07-24
FR2194046A1 (de) 1974-02-22
DE2235749C3 (de) 1979-09-20
JPS4980973A (de) 1974-08-05
GB1411864A (en) 1975-10-29

Similar Documents

Publication Publication Date Title
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2401333A1 (de) Verfahren zur herstellung von isolierfilmen auf verbindungsschichten
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1621477B2 (de) Waessrige aetzloesung zum selektiven aetzen von silicium dioxid und phosphatglasschichten auf halbleiterkoerpern und verwendung der loesung zur reinigenden aetzung von halbleiterkoerpern
DE2351437B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material
DE19520768A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE2235749C3 (de) Verfahren zum Herstellen eines Leitbahnenmusters
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE10306310B4 (de) Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE1546014A1 (de) Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung
EP1344245B1 (de) Verfahren zum herstellen eines eine mikrostruktur aufweisenden festkörpers
DE2900747A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2546316C2 (de) Verfahren zur Behandlung von Körpern mit einem Fluorid enthaltenden Ätzmittel und seine Anwendung bei der Herstellung von Halbleiteranordnungen
DE1614691B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2150859A1 (de) Verfahren zum Anbringen von kleinen OEffnungen in Isolierschichten bei der Herstellung von Halbleiterbausteinen
DE2634095C2 (de) Verfahren zur Abflachung und Einebnung von Stufen auf der Oberfläche einer integrierte Schaltungen aufweisenden Halbleiterscheibe
DE1564136B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1958800A1 (de) Mehrfachschutzschichten zur Passivierung von Halbleiterbauelementen und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee