JPH0783055B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0783055B2 JPH0783055B2 JP60224410A JP22441085A JPH0783055B2 JP H0783055 B2 JPH0783055 B2 JP H0783055B2 JP 60224410 A JP60224410 A JP 60224410A JP 22441085 A JP22441085 A JP 22441085A JP H0783055 B2 JPH0783055 B2 JP H0783055B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- fuse
- insulating film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法、特に、半導体基板上に
容量素子と溶断可能なヒューズ膜を有する半導体装置の
製造方法に関する。
容量素子と溶断可能なヒューズ膜を有する半導体装置の
製造方法に関する。
（従来の技術） 第３図は第４図は従来の半導体装置を示す図であり、図
中１は半導体基板を示している。半導体基板１上にはフ
ィールド酸化膜２が積層されており、フィールド酸化膜
２上には所定パターンのフューズ膜３がポリシリコンま
たは容量プレートで形成されている。フューズ膜３は中
央部を除き絶縁膜４で被われており、絶縁膜４上には、
スルーホール5,6を通ってフューズ膜３の両端部にそれ
ぞれ接続された配線7,8が延在している。配線7,8はフュ
ーズ膜３の中央部を除き保護膜９で被われており、その
結果、フューズ膜３の中央部は開口10により露出されて
いる。
中１は半導体基板を示している。半導体基板１上にはフ
ィールド酸化膜２が積層されており、フィールド酸化膜
２上には所定パターンのフューズ膜３がポリシリコンま
たは容量プレートで形成されている。フューズ膜３は中
央部を除き絶縁膜４で被われており、絶縁膜４上には、
スルーホール5,6を通ってフューズ膜３の両端部にそれ
ぞれ接続された配線7,8が延在している。配線7,8はフュ
ーズ膜３の中央部を除き保護膜９で被われており、その
結果、フューズ膜３の中央部は開口10により露出されて
いる。
上記構成に係わる半導体装置のフューズ膜は、レーザー
光あるいは通電により溶断され、その目的に応じ使用さ
れる。
光あるいは通電により溶断され、その目的に応じ使用さ
れる。
（発明が解決しようとする問題点） 上記従来の半導体装置には開口10が設けられているの
で、フューズ膜３の溶断時に保護膜９が急激に加熱され
ても、その熱歪は開口で吸収され保護膜９にクラック等
が発生するのを防止できるものの、開口10を通して重金
属や水が絶縁膜２中に侵入し、半導体基板１との界面の
特性を変化させ、半導体基板１に形成されている能動素
子等に悪影響を与えるという問題点があった。
で、フューズ膜３の溶断時に保護膜９が急激に加熱され
ても、その熱歪は開口で吸収され保護膜９にクラック等
が発生するのを防止できるものの、開口10を通して重金
属や水が絶縁膜２中に侵入し、半導体基板１との界面の
特性を変化させ、半導体基板１に形成されている能動素
子等に悪影響を与えるという問題点があった。
一方、開口10を形成しないと、フューズ膜３の溶断時に
クラックが保護膜９に生じ、該クラックから重金属等が
侵入するという問題点が生じる。
クラックが保護膜９に生じ、該クラックから重金属等が
侵入するという問題点が生じる。
（問題点を解決するための手段） 本発明は容量素子とヒューズ膜とを有する半導体装置の
製造方法において、容量素子の高誘電膜をフィールド部
の絶縁膜上の所定の領域にも形成し、この領域の高誘電
膜上にヒューズ膜を形成することにより、この領域の高
誘電膜をパッシベーション膜として利用することを特徴
とする。
製造方法において、容量素子の高誘電膜をフィールド部
の絶縁膜上の所定の領域にも形成し、この領域の高誘電
膜上にヒューズ膜を形成することにより、この領域の高
誘電膜をパッシベーション膜として利用することを特徴
とする。
（実施例） 第１図と第２図とは本発明の一実施例による半導体装置
の構造を示す図であり、図中11は半導体基板を示してい
る。半導体基板11上にはフィールド酸化膜12が成長さ
れ、該フィールド酸化膜12を貫通するガードリング13が
形成されている。ガードリング13下方の基板11には高濃
度不純物拡散層14が形成されている。ガードリング13内
のフィールド酸化膜12上には、パッシベーション膜15が
被着されており、パッシベーション膜15上にはパターン
形成されたフューズ膜16が積層されている。フューズ膜
16にはその両端部に配線接続部17a,17bが重畳され、配
線接続部17a,17bの対向部を除き絶縁膜18で被われてい
る。絶縁膜18にはスルーホール19,20が穿設され、該ス
ルーホール19,20を通って配線接続部17a,17bの両端部に
接続されたアルミ配線21,22が絶縁膜18上を延在してい
る。アルミ配線21,22は保護膜23で被われており、保護
膜23には開口24が設けられ、配線接続部17a,17b間の開
口25に連通している。したがって、開口24,25を通して
フューズ膜16の溶断部26が露出されている。
の構造を示す図であり、図中11は半導体基板を示してい
る。半導体基板11上にはフィールド酸化膜12が成長さ
れ、該フィールド酸化膜12を貫通するガードリング13が
形成されている。ガードリング13下方の基板11には高濃
度不純物拡散層14が形成されている。ガードリング13内
のフィールド酸化膜12上には、パッシベーション膜15が
被着されており、パッシベーション膜15上にはパターン
形成されたフューズ膜16が積層されている。フューズ膜
16にはその両端部に配線接続部17a,17bが重畳され、配
線接続部17a,17bの対向部を除き絶縁膜18で被われてい
る。絶縁膜18にはスルーホール19,20が穿設され、該ス
ルーホール19,20を通って配線接続部17a,17bの両端部に
接続されたアルミ配線21,22が絶縁膜18上を延在してい
る。アルミ配線21,22は保護膜23で被われており、保護
膜23には開口24が設けられ、配線接続部17a,17b間の開
口25に連通している。したがって、開口24,25を通して
フューズ膜16の溶断部26が露出されている。
次に、第１図と第２図に示された半導体装置の製造方法
を第５図乃至第８図に基づき説明する。
を第５図乃至第８図に基づき説明する。
半導体基板11上にフィールド酸化膜12を成長させ、フィ
ールド酸化膜12上に約50乃至400Åの窒化シリコン膜31
を被着し、窒化シリコン膜31上には不純物、例えば、リ
ンの拡散された約3000乃至6000Åの第１ポリシリコン膜
32が重畳されて約2000乃至4000Åの絶縁膜33で被われて
いる（第５図）。これら窒化シリコン膜31と第１ポリシ
リコン膜32からはパッシベーション膜15とフューズ膜16
とが形成されるだけでなく、容量素子の高誘電膜と一方
のプレートとも形成される。また、絶縁膜33は、第１ポ
リシリコン膜32を熱酸化して得てもよく、CVD法で被着
してもよい。
ールド酸化膜12上に約50乃至400Åの窒化シリコン膜31
を被着し、窒化シリコン膜31上には不純物、例えば、リ
ンの拡散された約3000乃至6000Åの第１ポリシリコン膜
32が重畳されて約2000乃至4000Åの絶縁膜33で被われて
いる（第５図）。これら窒化シリコン膜31と第１ポリシ
リコン膜32からはパッシベーション膜15とフューズ膜16
とが形成されるだけでなく、容量素子の高誘電膜と一方
のプレートとも形成される。また、絶縁膜33は、第１ポ
リシリコン膜32を熱酸化して得てもよく、CVD法で被着
してもよい。
続いて、絶縁膜33がパターン形成され第１ポリシリコン
膜32は溶断部26を除いて露出され、絶縁膜12には基板11
の表面に達する溝34が窒化シリコン膜31の周囲に穿設さ
れる（第６図）。
膜32は溶断部26を除いて露出され、絶縁膜12には基板11
の表面に達する溝34が窒化シリコン膜31の周囲に穿設さ
れる（第６図）。
この後、CVD法で第２ポリシリコン膜35が溝34内および
第１ポリシリコン膜32、さらに絶縁膜33上に被着され、
これに不純物、例えばリンを導入した後、反応性イオン
エッチングで溝34の内周部で第1,第２ポリシリコン膜3
2,35が除去され、絶縁膜12上の第２ポリシリコン膜35も
除去される。こうして、ガードリング13と配線接続部17
a,17bとが形成され、溶断部26もパターン形成される
（第７図）。
第１ポリシリコン膜32、さらに絶縁膜33上に被着され、
これに不純物、例えばリンを導入した後、反応性イオン
エッチングで溝34の内周部で第1,第２ポリシリコン膜3
2,35が除去され、絶縁膜12上の第２ポリシリコン膜35も
除去される。こうして、ガードリング13と配線接続部17
a,17bとが形成され、溶断部26もパターン形成される
（第７図）。
こうして溶断部26等の形成が終了すると、配線接続部17
a,17bの対向部を除き絶縁膜18が被着され、スルーホー
ル19,20の穿設後、アルミニウム膜が被着され、これを
パターン形成してアルミ電極21,22が得られる（第８
図）。最後に全体を保護膜23で被い、開口24を設ける。
a,17bの対向部を除き絶縁膜18が被着され、スルーホー
ル19,20の穿設後、アルミニウム膜が被着され、これを
パターン形成してアルミ電極21,22が得られる（第８
図）。最後に全体を保護膜23で被い、開口24を設ける。
続いて、上記一実施例に係わる半導体装置のフューズ膜
16を溶断部26にて溶断する場合の作用を説明する。溶断
部26にレーザー光を照射するか、あるいは高電圧を印加
して大電流を流すと、溶断部26は高温になり、溶断部26
は切断される。このときの発熱により保護膜23に生じる
熱歪は開口24で吸収され、保護膜23にクラックは生じな
い。また、開口24,25を通って重金属あるいは水等が侵
入しても、パッシベーション膜15でブロックされ、半導
体基板11の界面には達しないので、半導体基板11に形成
された能動素子等の特性が劣化することはない。
16を溶断部26にて溶断する場合の作用を説明する。溶断
部26にレーザー光を照射するか、あるいは高電圧を印加
して大電流を流すと、溶断部26は高温になり、溶断部26
は切断される。このときの発熱により保護膜23に生じる
熱歪は開口24で吸収され、保護膜23にクラックは生じな
い。また、開口24,25を通って重金属あるいは水等が侵
入しても、パッシベーション膜15でブロックされ、半導
体基板11の界面には達しないので、半導体基板11に形成
された能動素子等の特性が劣化することはない。
なお、上記一実施例では開口24が設けられたが、開口24
は必ずしも必要ではなく、仮にクラックが保護膜23に生
じても、侵入する重金属等はパッシベーション膜15で阻
止されるので、能動素子等の特性劣化は生じない。
は必ずしも必要ではなく、仮にクラックが保護膜23に生
じても、侵入する重金属等はパッシベーション膜15で阻
止されるので、能動素子等の特性劣化は生じない。
（効 果） 以上説明してきたように、本発明では、フィールド部の
酸化膜上の所定の領域に、容量素子の高誘電膜と同時に
形成した高誘電膜からなるパッシベーション膜を設け、
この膜上にヒューズ膜を形成したので、本質的に外部か
ら汚染され易いヒューズ膜を有する半導体装置でも、汚
染を防止でき、半導体装置の特性を良好に維持できると
いう効果が得られる。
酸化膜上の所定の領域に、容量素子の高誘電膜と同時に
形成した高誘電膜からなるパッシベーション膜を設け、
この膜上にヒューズ膜を形成したので、本質的に外部か
ら汚染され易いヒューズ膜を有する半導体装置でも、汚
染を防止でき、半導体装置の特性を良好に維持できると
いう効果が得られる。
第１図は本発明の実施例による半導体装置のヒューズ膜
部分を示す平面図、第２図は第１図のII−II断面図、第
３図は従来例を示す平面図、第４図はIV−IV断面図、第
５図乃至第８図は本発明の実施例の各工程を示す断面図
である。 11……半導体基板、12……絶縁膜、13……ガードリン
グ、15……パッシベーション膜、16……フューズ膜、23
……保護膜、31……パッシベーション材、32,35……ポ
リシリコン、34……溝。
部分を示す平面図、第２図は第１図のII−II断面図、第
３図は従来例を示す平面図、第４図はIV−IV断面図、第
５図乃至第８図は本発明の実施例の各工程を示す断面図
である。 11……半導体基板、12……絶縁膜、13……ガードリン
グ、15……パッシベーション膜、16……フューズ膜、23
……保護膜、31……パッシベーション材、32,35……ポ
リシリコン、34……溝。
Claims (2)
- 【請求項１】容量素子とヒューズ膜とを有する半導体装
置の製造方法において、前記容量素子の高誘電膜をフィ
ールド部の絶縁膜上の所定の領域にも形成し、前記領域
の前記高誘電膜上にヒューズ膜を形成することを特徴と
する半導体装置の製造方法。 - 【請求項２】前記領域の周囲にガードリングを形成する
工程を有することを特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224410A JPH0783055B2 (ja) | 1985-10-07 | 1985-10-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224410A JPH0783055B2 (ja) | 1985-10-07 | 1985-10-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6284521A JPS6284521A (ja) | 1987-04-18 |
| JPH0783055B2 true JPH0783055B2 (ja) | 1995-09-06 |
Family
ID=16813328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60224410A Expired - Lifetime JPH0783055B2 (ja) | 1985-10-07 | 1985-10-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783055B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4200587B2 (ja) | 1999-05-14 | 2008-12-24 | 株式会社豊田自動織機 | 車両等におけるパネル取り付け構造 |
| JP5054370B2 (ja) | 2006-12-19 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 半導体チップ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851541A (ja) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | 半導体装置のガ−ドリング |
| JPS5989434A (ja) * | 1982-11-15 | 1984-05-23 | Toshiba Corp | 半導体装置 |
| JPS6065545A (ja) * | 1983-09-21 | 1985-04-15 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造方法 |
-
1985
- 1985-10-07 JP JP60224410A patent/JPH0783055B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6284521A (ja) | 1987-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5024970A (en) | Method of obtaining semiconductor chips | |
| US5084402A (en) | Method of fabricating a semiconductor substrate, and semiconductor device, having thick oxide films and groove isolation | |
| US4179310A (en) | Laser trim protection process | |
| JPS63217243A (ja) | 半導体絶対圧力センサの製造方法 | |
| JPH05235170A (ja) | 半導体装置 | |
| EP0189598B1 (en) | Method for manufacturing a semiconductor device | |
| JPH0783055B2 (ja) | 半導体装置の製造方法 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| KR0161774B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5321296A (en) | Semiconductor device having an interconnection layer of a polysilicon layer and a metallic layer | |
| JPS6130060A (ja) | 半導体ヒユ−ズ素子の製造方法 | |
| JPS6120141B2 (ja) | ||
| JPS6258152B2 (ja) | ||
| JPS5933252B2 (ja) | 半導体装置の製造方法 | |
| JPH01198061A (ja) | 半導体装置の製造方法 | |
| JPS6113383B2 (ja) | ||
| JPH09232116A (ja) | 半導体装置及びその製造方法 | |
| JPS6038873A (ja) | 半導体装置の製造方法 | |
| JPS6177358A (ja) | 半導体記憶装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0479137B2 (ja) | ||
| JPS6255305B2 (ja) | ||
| JPS60167325A (ja) | 半導体装置の製造方法 | |
| JPS637463B2 (ja) |