JPS60167325A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60167325A JPS60167325A JP2224584A JP2224584A JPS60167325A JP S60167325 A JPS60167325 A JP S60167325A JP 2224584 A JP2224584 A JP 2224584A JP 2224584 A JP2224584 A JP 2224584A JP S60167325 A JPS60167325 A JP S60167325A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- metal
- insulating film
- contact hole
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 230000008018 melting Effects 0.000 claims abstract description 15
- 238000002844 melting Methods 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 150000002739 metals Chemical class 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかがシ、特に金属配線
の製造方法に関するものである。
の製造方法に関するものである。
（従来技術）
半導体装置において、素子の一部、または素子と素子の
接続に金属層を配線として用いることが従来より行なわ
れている（第１図参照）。この場合、素子やシリコン基
板１１の主面に形成されてフィールド絶縁膜１２の上の
他の配線１４を形成した後に、それらの上に絶縁膜１５
を形成し、絶縁膜ｔｌ−７オトレジストをマスクとして
エツチングしてコンタクトホールをあけ、その後金属層
１７を全面に形成し、フォトレジストヲマスクとして金
属層をパターニングして金属配線とするのが常例である
。
接続に金属層を配線として用いることが従来より行なわ
れている（第１図参照）。この場合、素子やシリコン基
板１１の主面に形成されてフィールド絶縁膜１２の上の
他の配線１４を形成した後に、それらの上に絶縁膜１５
を形成し、絶縁膜ｔｌ−７オトレジストをマスクとして
エツチングしてコンタクトホールをあけ、その後金属層
１７を全面に形成し、フォトレジストヲマスクとして金
属層をパターニングして金属配線とするのが常例である
。
しかしながら、このようにコンタクトホールをあけ、そ
の上に金属層を真空蒸着により形成すると第１図のよう
にコンタクトホール１６の側壁において、金属層１７が
不連続になりやすいという欠点がめった。
の上に金属層を真空蒸着により形成すると第１図のよう
にコンタクトホール１６の側壁において、金属層１７が
不連続になりやすいという欠点がめった。
つまり、コンタクトホールの下の材質と金属配線が電気
的に接続されていない状態になる。これは、半導体装置
において内部に含まれる素子数が増大した場合に、必然
的にコンタクトホールの数本増加し、コンタクトホール
での金属層の接続が不完全になりやすく、半導体装置の
製造歩留りが減少するという問題にな名。
的に接続されていない状態になる。これは、半導体装置
において内部に含まれる素子数が増大した場合に、必然
的にコンタクトホールの数本増加し、コンタクトホール
での金属層の接続が不完全になりやすく、半導体装置の
製造歩留りが減少するという問題にな名。
又、この問題点を改善するため金属層を熱処理で融かす
と、コンタクトホール下部は連続状態になるが、段差が
ある部分で新たに、不連続部分が生じたり、平面部分で
も溶融金属の表面張力により不連続部分が生じやすいと
いう欠点があった。
と、コンタクトホール下部は連続状態になるが、段差が
ある部分で新たに、不連続部分が生じたり、平面部分で
も溶融金属の表面張力により不連続部分が生じやすいと
いう欠点があった。
（発明の目的）
本発明の目的は、コンタクトホール部において金属配線
とコンタクトホール下部の材質が確実に電気的接続がな
される半導体装置の製造方法を提供することにある。
とコンタクトホール下部の材質が確実に電気的接続がな
される半導体装置の製造方法を提供することにある。
（発明の構成）
すなわち、本発明による製造方法は、半導体装置におけ
る素子が形成された後にその上に絶縁膜を形成する工程
と、フォトレジストをマスクとして前記絶縁膜にコンタ
クトホールをエツチングする工程と、その後全面に第１
の金属層を形成する工程と、第１の金属層の上に第１の
金属より融点の低い第２の金属層を形成する工程と熱処
理により第２の金属のみを融かす工程とを含むことを特
徴とするものである。
る素子が形成された後にその上に絶縁膜を形成する工程
と、フォトレジストをマスクとして前記絶縁膜にコンタ
クトホールをエツチングする工程と、その後全面に第１
の金属層を形成する工程と、第１の金属層の上に第１の
金属より融点の低い第２の金属層を形成する工程と熱処
理により第２の金属のみを融かす工程とを含むことを特
徴とするものである。
すなわち本発明は、熱処理により第２の金属のみを融か
すことにより、コンタクトホール下部で金属層が不連続
に形成されている状態でもその不連続部分はごく短い距
離であす、第２の金属が融けて第１の金属の不連続部分
に入り連続状態にすることが可能なことに着目し、半導
体装置において、絶縁膜にコンタクトホールを形成した
後に全面に第１と第２の金属層を形成し、その後記２の
金属層のみが融ける温度で熱処理し、コンタクトホール
下部の第１の金属層の不連続部分を連続状態にし、コン
タクトホールの下部の材質と金属配線の電気的接続を確
実にすることができる。
すことにより、コンタクトホール下部で金属層が不連続
に形成されている状態でもその不連続部分はごく短い距
離であす、第２の金属が融けて第１の金属の不連続部分
に入り連続状態にすることが可能なことに着目し、半導
体装置において、絶縁膜にコンタクトホールを形成した
後に全面に第１と第２の金属層を形成し、その後記２の
金属層のみが融ける温度で熱処理し、コンタクトホール
下部の第１の金属層の不連続部分を連続状態にし、コン
タクトホールの下部の材質と金属配線の電気的接続を確
実にすることができる。
（実施例）
以下第２図乃至第４図を用いて本発明の実施例について
説明する。
説明する。
第２図は、Ｐ型半導体基板２１にフィールド絶縁膜２２
とＮ型不純物を導入した拡散層２３と多結晶シリコン配
線２４を形成した、製作途上の半導体装置の断面図でｂ
る。
とＮ型不純物を導入した拡散層２３と多結晶シリコン配
線２４を形成した、製作途上の半導体装置の断面図でｂ
る。
第３図は、その後表面に絶縁膜３５を１μｍの厚さに形
成し、フォトレジストをマスクとし、コンタクトホール
３６をエツチングをし、その後に全面に例えばアルミニ
ウムＣ融点６６０．２℃）等の第１の金属層３７を１μ
ｍの厚さに、その上に例えばスズ（融点２３１８４℃）
等の第２の金属層３８を０．２μｍの厚さに形成した状
態である。
成し、フォトレジストをマスクとし、コンタクトホール
３６をエツチングをし、その後に全面に例えばアルミニ
ウムＣ融点６６０．２℃）等の第１の金属層３７を１μ
ｍの厚さに、その上に例えばスズ（融点２３１８４℃）
等の第２の金属層３８を０．２μｍの厚さに形成した状
態である。
第４図は第１と第２の金属の融点の間の温度、例えば３
５０℃の熱処理をし、融点の低い第２の金属層のみを融
かし、コンタクトホール下部の第１の金属層の不連続部
分に第２の金属が入り連続状態にしたところである。こ
の場合第２の金属は、熱処理の温度（３５０°Ｃ）とそ
の融点（６６０，２°０）の差が太きいため、変化しな
い。
５０℃の熱処理をし、融点の低い第２の金属層のみを融
かし、コンタクトホール下部の第１の金属層の不連続部
分に第２の金属が入り連続状態にしたところである。こ
の場合第２の金属は、熱処理の温度（３５０°Ｃ）とそ
の融点（６６０，２°０）の差が太きいため、変化しな
い。
（発明の効果）
以上のように本発明では、半導体装置において絶縁膜に
コンタクトホールを形成し、その全面に第１の金属Ｎｉ
を形成しその上に第１の金属より低融点の第２の金属層
を形成した後に、第２の金属層だけが融ける温度で熱処
理をしコンタクトホール下部の第１の金属層の不連続部
分に第２の金属を入れ連続状態にし、コンタクトホール
下部の物質と金属配線との電気的接続を確実にし、半導
体装置の製造歩留りを良くすることができるという利点
がある。又この場合、金属層を従来のように一つの層だ
けで形成し、その融点以上に熱処理した場合に起きるよ
うな、段差部での金属層の新たな不連続部分の出現はな
い。
コンタクトホールを形成し、その全面に第１の金属Ｎｉ
を形成しその上に第１の金属より低融点の第２の金属層
を形成した後に、第２の金属層だけが融ける温度で熱処
理をしコンタクトホール下部の第１の金属層の不連続部
分に第２の金属を入れ連続状態にし、コンタクトホール
下部の物質と金属配線との電気的接続を確実にし、半導
体装置の製造歩留りを良くすることができるという利点
がある。又この場合、金属層を従来のように一つの層だ
けで形成し、その融点以上に熱処理した場合に起きるよ
うな、段差部での金属層の新たな不連続部分の出現はな
い。
以上の実施例ではＰ型基板を用い、Ｎ型不純物を拡散層
に導入したが、それぞれＰ、！：Ｎを逆にしても本発明
を適用できる。又、絶縁膜、金属層の厚さを変えても本
発明の有効性は変わらない。
に導入したが、それぞれＰ、！：Ｎを逆にしても本発明
を適用できる。又、絶縁膜、金属層の厚さを変えても本
発明の有効性は変わらない。
第１図は従来技術を示す断面図であり、第２図乃至第４
図は本発明の実施例の工程を示す断面図である。 １１．２１・・・・・・シリコン基板、１２ 、２２−
−−−−−フィールド絶縁膜、２３・・・・・・拡散層
、１４．２４・・・・・・多結晶シリコン、１５．３５
・・・・・・絶縁膜、１６．３６・・・・・・コンタク
トホール部、１７・・・・・・金属層、３７・・・・・
・第１の金属層、３８・・・・・・第２の金属層、であ
る。 ／／ 第 ／ 図 ン／ 第２図 、３ノ 第３図 ２／ 奉４ 図
図は本発明の実施例の工程を示す断面図である。 １１．２１・・・・・・シリコン基板、１２ 、２２−
−−−−−フィールド絶縁膜、２３・・・・・・拡散層
、１４．２４・・・・・・多結晶シリコン、１５．３５
・・・・・・絶縁膜、１６．３６・・・・・・コンタク
トホール部、１７・・・・・・金属層、３７・・・・・
・第１の金属層、３８・・・・・・第２の金属層、であ
る。 ／／ 第 ／ 図 ン／ 第２図 、３ノ 第３図 ２／ 奉４ 図
Claims (1)
- 絶縁膜を形成する工程と、前記絶縁膜にコンタクトホー
ルをエツチングする工程と、その後全面に第１の金属層
を形成する工程と、第１の金属層の上に、第１の金属よ
り低融点の第２の金属を形成する工程と、熱処理により
第２の金属層を融かす工程とを含むことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224584A JPS60167325A (ja) | 1984-02-09 | 1984-02-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224584A JPS60167325A (ja) | 1984-02-09 | 1984-02-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60167325A true JPS60167325A (ja) | 1985-08-30 |
Family
ID=12077406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2224584A Pending JPS60167325A (ja) | 1984-02-09 | 1984-02-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167325A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187206A (ja) * | 2008-04-28 | 2008-08-14 | Matsushita Electric Ind Co Ltd | 金属化フィルムコンデンサ |
-
1984
- 1984-02-09 JP JP2224584A patent/JPS60167325A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187206A (ja) * | 2008-04-28 | 2008-08-14 | Matsushita Electric Ind Co Ltd | 金属化フィルムコンデンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5950113B2 (ja) | 半導体装置 | |
| US4544941A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| JPS60167325A (ja) | 半導体装置の製造方法 | |
| KR940003606B1 (ko) | 반도체장치 | |
| JPH10149962A (ja) | 半導体基板およびその製造方法 | |
| JPS61119063A (ja) | 半導体装置の製造方法 | |
| JPS60124867A (ja) | 半導体装置 | |
| JPS5846846B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS5898947A (ja) | 半導体装置の製造方法 | |
| JP2755263B2 (ja) | 半導体装置の製造方法 | |
| KR970007437B1 (ko) | 반도체소자의 제조방법 | |
| JPS6125217B2 (ja) | ||
| JPS6320383B2 (ja) | ||
| JPS643068B2 (ja) | ||
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH04290459A (ja) | 半導体装置 | |
| JPH0337740B2 (ja) | ||
| JPH02285659A (ja) | 半導体装置 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS59181645A (ja) | 半導体装置の製造方法 | |
| JPS6080247A (ja) | 半導体装置の製造方法 | |
| KR940016486A (ko) | 반도체 접속장치 제조방법 | |
| JPS59189624A (ja) | シリコン半導体装置の電極形成方法 | |
| JPS6161546B2 (ja) |