JPS61119063A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61119063A JPS61119063A JP24101884A JP24101884A JPS61119063A JP S61119063 A JPS61119063 A JP S61119063A JP 24101884 A JP24101884 A JP 24101884A JP 24101884 A JP24101884 A JP 24101884A JP S61119063 A JPS61119063 A JP S61119063A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- metal
- insulating film
- amalgam
- contact holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、特に金属配線
の製造方法に関するものである。
の製造方法に関するものである。
（従来技術）
半導体装置において、素子の一部、または素子と素子の
接続に金属層を配線として用いることが従来より行なわ
れている（第１図参照）。この場合、素子やシリコン基
板１１の主面に形成されてフィールド絶縁膜１２の上の
他の配線１４を形成した後に、それらの上に絶＃膜１５
を形成し、絶縁膜を７オトレジストをマスクとしてエツ
チングしてコンタクトホールをあけ、その後金属ノー１
７を全面に形成し、フォトレジストをマスクとして金属
層をパターニングして金属配線とするのが常例である。
接続に金属層を配線として用いることが従来より行なわ
れている（第１図参照）。この場合、素子やシリコン基
板１１の主面に形成されてフィールド絶縁膜１２の上の
他の配線１４を形成した後に、それらの上に絶＃膜１５
を形成し、絶縁膜を７オトレジストをマスクとしてエツ
チングしてコンタクトホールをあけ、その後金属ノー１
７を全面に形成し、フォトレジストをマスクとして金属
層をパターニングして金属配線とするのが常例である。
しかしながら、このようにコンタクトホールをあけ、そ
の上に金属層を真空蒸庸により形成すると第１図のよう
にフンタクトホール１６の側壁において、金属層１７が
不連続にな口やすいという欠点があった。
の上に金属層を真空蒸庸により形成すると第１図のよう
にフンタクトホール１６の側壁において、金属層１７が
不連続にな口やすいという欠点があった。
つまり、コンタクトホールの下の材質と金属配線が電気
的に接続されていない状態になる。これは、半導体装置
において内部に含まれる素子数が増大した場合に、必然
的にコンタクトホールの数も増加し、コンタクトホール
での金属層の接続が不完全になりやすく、半導体装置の
製造歩留りが減少するという問題になる。
的に接続されていない状態になる。これは、半導体装置
において内部に含まれる素子数が増大した場合に、必然
的にコンタクトホールの数も増加し、コンタクトホール
での金属層の接続が不完全になりやすく、半導体装置の
製造歩留りが減少するという問題になる。
又、この問題点を改善するために金属層を熱処理で融か
すと、コンタクトホール下部は連続状態になるが、段差
がある部分で新九に不連続部分が生じたり、平面部分で
も溶融金属の表面張力によ９不連続部分が生じやすいと
いう欠点があった。
すと、コンタクトホール下部は連続状態になるが、段差
がある部分で新九に不連続部分が生じたり、平面部分で
も溶融金属の表面張力によ９不連続部分が生じやすいと
いう欠点があった。
（発明の目的）
本発明の目的は、コンタクトホール部において金属配線
とコンタクトホール下部の材質が確実に電気的接続がな
される半導体装置を提供することにある。
とコンタクトホール下部の材質が確実に電気的接続がな
される半導体装置を提供することにある。
（発明の構成）
すなわち、本発明による製造方法は、半導体装置におけ
る素子が形成された後に、その上に絶縁膜を形成する工
程と、フォトレジストをマスクとして前記絶縁膜にコン
タクトホールをエツチングする工程と、その後全面にア
マルガムを作りやすい金属の層を形成する工程と、前記
金属層と水銀を接触させる工程とを含むことを、特徴と
するものである。
る素子が形成された後に、その上に絶縁膜を形成する工
程と、フォトレジストをマスクとして前記絶縁膜にコン
タクトホールをエツチングする工程と、その後全面にア
マルガムを作りやすい金属の層を形成する工程と、前記
金属層と水銀を接触させる工程とを含むことを、特徴と
するものである。
すなわち本発明は、金属のすきまに水銀が入りアマルガ
ムが形成するということに着目し、半導体装置において
、絶縁膜にコンタクトホールを形成した後に、全面にア
マルガムを形成しやすい金Ｒ４層を形成し、その後前記
金属層と水銀とを接触させ、コンタクトホール下部の金
属層の不連続部分にアマルガムを形成させ、コンタクト
ホールの下部の材質と金属配線の電気的接続を確実にす
ることができる。
ムが形成するということに着目し、半導体装置において
、絶縁膜にコンタクトホールを形成した後に、全面にア
マルガムを形成しやすい金Ｒ４層を形成し、その後前記
金属層と水銀とを接触させ、コンタクトホール下部の金
属層の不連続部分にアマルガムを形成させ、コンタクト
ホールの下部の材質と金属配線の電気的接続を確実にす
ることができる。
（実施例）
以下、図面を用いて本発明の実施例について説明する。
第２図は、ＰｆＪｌ半導体基板２１ＧＣフィールド絶縁
膜２２とＮ型不純物を導入した拡散層２３と多結晶シリ
コン配＠２４を形成した、裏作途上の半導体装置の断面
図である。
膜２２とＮ型不純物を導入した拡散層２３と多結晶シリ
コン配＠２４を形成した、裏作途上の半導体装置の断面
図である。
第３図は、その後表面に絶縁膜３５を１μｍの厚さに形
成し、フォトレジストをマスクとし、コンタクトホール
３６をエツチングし、その後、全面に例えば銅等の金属
層３７を１μｍの厚さに形成した状態である。
成し、フォトレジストをマスクとし、コンタクトホール
３６をエツチングし、その後、全面に例えば銅等の金属
層３７を１μｍの厚さに形成した状態である。
第４図は、金属層３７に水銀を接触させ、コンタクトホ
ール下部の金属層の不連続部分にアマルガムが形成され
、金属層が連続状態になったところである。
ール下部の金属層の不連続部分にアマルガムが形成され
、金属層が連続状態になったところである。
（発明の効果）
以上のように本発明では、半導体装置において絶縁膜に
コンタクトホールを形成し、その全面にアマルガムを形
成しやすい金属層を形成し、その後前記金属層に水銀を
接触させコンタクトホール下部の金＠層の不連続部分に
水銀を入りこませアマルガムを形成させ、コンタクトホ
ール下部の物質と金属配線との電気的接続を確実にし、
半導体装置の製造歩留りを良くすることができるという
利点がある。又、この方法によれば、アマルガムを作る
時に熱処理を必要としないため、金属と水銀が安定な状
態で反応することができる。又、金属層を一つの層だけ
で形成し、その融点以上の熱処理により不連続部分をな
くそうとした場合に起きるような、段差部での金属層の
新たな不連続部分の出現や、溶融金属の表面張力による
新たな不連続部分の出現はない。
コンタクトホールを形成し、その全面にアマルガムを形
成しやすい金属層を形成し、その後前記金属層に水銀を
接触させコンタクトホール下部の金＠層の不連続部分に
水銀を入りこませアマルガムを形成させ、コンタクトホ
ール下部の物質と金属配線との電気的接続を確実にし、
半導体装置の製造歩留りを良くすることができるという
利点がある。又、この方法によれば、アマルガムを作る
時に熱処理を必要としないため、金属と水銀が安定な状
態で反応することができる。又、金属層を一つの層だけ
で形成し、その融点以上の熱処理により不連続部分をな
くそうとした場合に起きるような、段差部での金属層の
新たな不連続部分の出現や、溶融金属の表面張力による
新たな不連続部分の出現はない。
以上の実施例では、Ｐ型基板を用い、Ｎ型不純物を拡散
層に導入したが、それぞれＰとＮを逆にしても本発明を
適用できる。又、金属層の材質は銅に限らず、アマルガ
ムを生成しやすい金属ならば、何でも良い。又、絶縁膜
、金属層の厚さを変えても本発明の有効性は変わらない
。
層に導入したが、それぞれＰとＮを逆にしても本発明を
適用できる。又、金属層の材質は銅に限らず、アマルガ
ムを生成しやすい金属ならば、何でも良い。又、絶縁膜
、金属層の厚さを変えても本発明の有効性は変わらない
。
ＩＥＩ図は従来技術を示す断面図であり、第２図乃至第
４図は本発明の実施例の工程を示す断面図である。 １１．２１・・・・・・シリコン基板、１２，２２・・
・・・・フィールド絶縁膜、２３・・・・・・拡散層、
１４．２４・・・・・−多結晶シリコン、１５．３５・
・・・・・絶縁膜、１６．３６・・・・・・コンタクト
ホール部、１７．３７・・・・・−金属層、３８・・・
・・・アマルガムである。 第１ 図 第 ２ 図 第３ 図
４図は本発明の実施例の工程を示す断面図である。 １１．２１・・・・・・シリコン基板、１２，２２・・
・・・・フィールド絶縁膜、２３・・・・・・拡散層、
１４．２４・・・・・−多結晶シリコン、１５．３５・
・・・・・絶縁膜、１６．３６・・・・・・コンタクト
ホール部、１７．３７・・・・・−金属層、３８・・・
・・・アマルガムである。 第１ 図 第 ２ 図 第３ 図
Claims (1)
- 半導体装置における素子が形成された後に、その上に
絶縁膜を形成する工程と、前記絶縁膜にコンタクトホー
ルをエッチングする工程と、金属の層を全面に形成する
工程と、前記金属層に水銀を接触させ、アマルガムを生
成する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24101884A JPS61119063A (ja) | 1984-11-15 | 1984-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24101884A JPS61119063A (ja) | 1984-11-15 | 1984-11-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61119063A true JPS61119063A (ja) | 1986-06-06 |
Family
ID=17068106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24101884A Pending JPS61119063A (ja) | 1984-11-15 | 1984-11-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61119063A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03124155U (ja) * | 1990-02-28 | 1991-12-17 |
-
1984
- 1984-11-15 JP JP24101884A patent/JPS61119063A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03124155U (ja) * | 1990-02-28 | 1991-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61119063A (ja) | 半導体装置の製造方法 | |
| KR940003606B1 (ko) | 반도체장치 | |
| JPS60167325A (ja) | 半導体装置の製造方法 | |
| JPS5898947A (ja) | 半導体装置の製造方法 | |
| JP3076048B2 (ja) | 半導体装置の製造方法 | |
| JPS60124867A (ja) | 半導体装置 | |
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JPS6149473A (ja) | ポリサイドゲ−トｍｏｓ ｉｃの製造方法 | |
| JPS643068B2 (ja) | ||
| JPH05102160A (ja) | 半導体装置およびその製造方法 | |
| JPS61100981A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR940016486A (ko) | 반도체 접속장치 제조방법 | |
| JPH03184361A (ja) | 半導体装置の製造方法 | |
| JPH04213860A (ja) | 半導体装置 | |
| JPS59155946A (ja) | 半導体装置の製造方法 | |
| JPS60113965A (ja) | 半導体装置 | |
| JPH03211836A (ja) | 半導体装置の製造方法 | |
| JPH01280352A (ja) | 半導体装置の製造方法 | |
| JPH03254141A (ja) | 半導体装置の製造方法 | |
| JPH04167467A (ja) | 半導体装置の製造方法 | |
| JPS5946108B2 (ja) | 半導体装置の製造方法 | |
| JPH0562983A (ja) | 半導体装置の製造方法 | |
| JPS59208840A (ja) | 半導体素子の製造方法 | |
| JPH065742B2 (ja) | 半導体装置の製造方法 |