JPS59155946A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59155946A JPS59155946A JP3029383A JP3029383A JPS59155946A JP S59155946 A JPS59155946 A JP S59155946A JP 3029383 A JP3029383 A JP 3029383A JP 3029383 A JP3029383 A JP 3029383A JP S59155946 A JPS59155946 A JP S59155946A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating layer
- electrode
- contact hole
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の引き出し電極形成用コンタクト孔
に於ける引き出し電極の形成法の改良に関するものであ
る。
に於ける引き出し電極の形成法の改良に関するものであ
る。
最初に第１図に示した従来例につ（・て説明する。
まず第１図（ａ）に示す様にフォトレジスト等のマスク
物質１１を用（・た公知のフォトエツチング技術により
一導電半導体基板１３上の絶縁層１２に引き出し電極形
成用コンタクト孔を開孔し、続（・て第１図（ｂ）に示
す様に前記フォトレジスト等のマスク物質１１を除去す
る。次に第１図（Ｃ）に示す様に前記絶縁層１２の表面
及び前記引き出し電極形成用コンタクト孔に導電性物質
１４を被着し、前記フォトエツチング技術により前記導
電性物質し４をバターニングした後、前記フォトレジス
ト等のマスク物質を除去した状態が第１図（ｄ）である
。
物質１１を用（・た公知のフォトエツチング技術により
一導電半導体基板１３上の絶縁層１２に引き出し電極形
成用コンタクト孔を開孔し、続（・て第１図（ｂ）に示
す様に前記フォトレジスト等のマスク物質１１を除去す
る。次に第１図（Ｃ）に示す様に前記絶縁層１２の表面
及び前記引き出し電極形成用コンタクト孔に導電性物質
１４を被着し、前記フォトエツチング技術により前記導
電性物質し４をバターニングした後、前記フォトレジス
ト等のマスク物質を除去した状態が第１図（ｄ）である
。
この従来例に於（・てｐ、前記引き出し電極形成用コン
タクト孔と引き出し電極ＩＢとの位置合せにずれが生じ
た場合に、前記−導電型半導体基板１３と前記引き出し
電極ＩＢとの接触面積が減少し接触抵抗が増大するので
、これを防止する為に前記引き出し電極ＩＢには位置合
せ余裕度をもたせである。つまり前記引き出し電極形成
用コンタクト孔の開孔部よりも前記引き出し電極ＩＢを
大きくして前記引き出し電極形成用コンタクト孔の開孔
部を槙う様になって（・る。
タクト孔と引き出し電極ＩＢとの位置合せにずれが生じ
た場合に、前記−導電型半導体基板１３と前記引き出し
電極ＩＢとの接触面積が減少し接触抵抗が増大するので
、これを防止する為に前記引き出し電極ＩＢには位置合
せ余裕度をもたせである。つまり前記引き出し電極形成
用コンタクト孔の開孔部よりも前記引き出し電極ＩＢを
大きくして前記引き出し電極形成用コンタクト孔の開孔
部を槙う様になって（・る。
しかし、この場合には前記引き出しｆｉｌｉ極ＩＢと配
線ＩＡとの間隔が前記引き出し電極形成用コンタクト孔
の開孔部より前記引き出し電極ＩＢを大きくした幅だけ
広く必要となり高集積化に対して不利である。また、前
記絶縁層１２の前記引き出し電極形成用コンタクト孔部
分での段差により、前記引き出し電￥ｆＬＩＢが断線し
易（・という欠点もある。
線ＩＡとの間隔が前記引き出し電極形成用コンタクト孔
の開孔部より前記引き出し電極ＩＢを大きくした幅だけ
広く必要となり高集積化に対して不利である。また、前
記絶縁層１２の前記引き出し電極形成用コンタクト孔部
分での段差により、前記引き出し電￥ｆＬＩＢが断線し
易（・という欠点もある。
本発明は、これらの間順な改善すること、すなわち高集
積化及び前記引き出し雷、極の前記引き出しＮａｐミル
形成用コンタクトでの前記絶縁層の段差による断線の防
止を目的とする。
積化及び前記引き出し雷、極の前記引き出しＮａｐミル
形成用コンタクトでの前記絶縁層の段差による断線の防
止を目的とする。
本発明の特徴は、半導体装置に於いて、フォトレジスト
等のマスク物質により覆われていない絶縁層の所冗の場
所に選択的に引き出し電極形成用コンタクト孔を開孔す
る工程と、前記フォトレジスト等のマスク物質を除去し
た後に前記引き出し電極形成用コンタクト孔を被って最
初に導電性物質を被着し、次に段差を平担化する為の物
質を被着する工程と、前記導電性物質と前記段差を平担
化する為の物質に対して選択性の無いエツチングにより
前記段差を平担化する為の物質と前記引き出し電極形成
用コンタクト孔部より他の領域の前記導電、性物質を除
去し前記引き出し電極形成用コンタクト孔にのみ前記導
電性物質を形成する工程とを有する半導体装置の製造方
法にある。
等のマスク物質により覆われていない絶縁層の所冗の場
所に選択的に引き出し電極形成用コンタクト孔を開孔す
る工程と、前記フォトレジスト等のマスク物質を除去し
た後に前記引き出し電極形成用コンタクト孔を被って最
初に導電性物質を被着し、次に段差を平担化する為の物
質を被着する工程と、前記導電性物質と前記段差を平担
化する為の物質に対して選択性の無いエツチングにより
前記段差を平担化する為の物質と前記引き出し電極形成
用コンタクト孔部より他の領域の前記導電、性物質を除
去し前記引き出し電極形成用コンタクト孔にのみ前記導
電性物質を形成する工程とを有する半導体装置の製造方
法にある。
第２図に本発明の一実施例を示す。第２図に従（・本発
明につ（・て説明する。
明につ（・て説明する。
まず、第２図（ａ）に示す様匹フォトレジスト等のマス
ク物質２１を用いた公知のフォトエツチング技術により
一導電型半導体基板２３上の絶縁層２２に引き出し電極
形成用コンタク゛ト孔を開孔する。次に第２図（ｂ）に
示す様に前記フォトレジスト等のマスク物質を除去した
後第２図（Ｃ１に示した様に前記絶縁層２２の表面及び
前記引き出し電極形成用コンタクト孔を保う様に第１の
導電性物質２４を前記絶縁層２２と同程度の浮きに被着
する。続（・て、第２図（（１１に示す様に段差を平担
化する物質、例えばフォトレジスト２５を被着する。そ
の後、前記絶縁層２２と前記フォトレジスト２５に対し
て選択性の無（・エツチングにより、前記フォトレジス
ト２５及び前記引ぎ出し電極形成用コンタクト孔より他
の領域の前記第１の４電性物質２４を除去すると第２図
（ｅ）に示す様になる。引き続（・て前記絶縁層２２０
表面及び前記第１の導電性物質２４の表面な保う様に第
２の導電性物質２６を被着する。これを示したものが第
２図（ｆ）で、ＪＴｌに前記フォトレジスト等のマスク
物質を用（・た公知のフォトエツチング技術により前記
第２の導電性物質２６をバターニングし、前記フォトレ
ジスト等のマスク物質を除去し、引き出し電極２Ｂ及び
配線２人を形成した状態を示したものが第２図（ρであ
る。
ク物質２１を用いた公知のフォトエツチング技術により
一導電型半導体基板２３上の絶縁層２２に引き出し電極
形成用コンタク゛ト孔を開孔する。次に第２図（ｂ）に
示す様に前記フォトレジスト等のマスク物質を除去した
後第２図（Ｃ１に示した様に前記絶縁層２２の表面及び
前記引き出し電極形成用コンタクト孔を保う様に第１の
導電性物質２４を前記絶縁層２２と同程度の浮きに被着
する。続（・て、第２図（（１１に示す様に段差を平担
化する物質、例えばフォトレジスト２５を被着する。そ
の後、前記絶縁層２２と前記フォトレジスト２５に対し
て選択性の無（・エツチングにより、前記フォトレジス
ト２５及び前記引ぎ出し電極形成用コンタクト孔より他
の領域の前記第１の４電性物質２４を除去すると第２図
（ｅ）に示す様になる。引き続（・て前記絶縁層２２０
表面及び前記第１の導電性物質２４の表面な保う様に第
２の導電性物質２６を被着する。これを示したものが第
２図（ｆ）で、ＪＴｌに前記フォトレジスト等のマスク
物質を用（・た公知のフォトエツチング技術により前記
第２の導電性物質２６をバターニングし、前記フォトレ
ジスト等のマスク物質を除去し、引き出し電極２Ｂ及び
配線２人を形成した状態を示したものが第２図（ρであ
る。
本発明の実施例に於（・ては、前記引き出し雷、極形成
用コンタクト孔に第１の導電性物質が埋め込まれている
為に２つの主な利点がある。１つは、前記引き出し電極
形成用コンタクト孔と前記引き出し電極２Ｂとの位置合
せずれが生じた場合でも、前記−導電型半導体基板２３
と前記第１の導電性物質２４との接触面積は一定である
ので接触抵抗も一定となり、前記引き出し電極形成用コ
ンタクト孔と前記引き出し電極２Ｂとの位置合せ余裕度
は不必要となり高集積化に対し、有利であること。
用コンタクト孔に第１の導電性物質が埋め込まれている
為に２つの主な利点がある。１つは、前記引き出し電極
形成用コンタクト孔と前記引き出し電極２Ｂとの位置合
せずれが生じた場合でも、前記−導電型半導体基板２３
と前記第１の導電性物質２４との接触面積は一定である
ので接触抵抗も一定となり、前記引き出し電極形成用コ
ンタクト孔と前記引き出し電極２Ｂとの位置合せ余裕度
は不必要となり高集積化に対し、有利であること。
゛もう１つは、前記絶縁層の前記引き出し電極形成用コ
ンタクト孔部分の段差が前記第１ｃり４電性物質２４で
埋められて（・る為に無くなり前記引き出し電極２Ｂに
は断線が生じな（・ことである。
ンタクト孔部分の段差が前記第１ｃり４電性物質２４で
埋められて（・る為に無くなり前記引き出し電極２Ｂに
は断線が生じな（・ことである。
ここでは絶縁層の下が一導電型半導体基板の場合につい
て欣明したが、前記絶Ｒ層の下が導電性物質であるよう
な多層配線構造の場合でも有効であるのは言う迄もな（
・。
て欣明したが、前記絶Ｒ層の下が導電性物質であるよう
な多層配線構造の場合でも有効であるのは言う迄もな（
・。
本発明によれば、前記引き出し電極の前記引き出し電極
形成用コンタクト孔に対する位置合せ余裕度は不必要と
なり、高集積化に対して著しい効果を及ぼす。
形成用コンタクト孔に対する位置合せ余裕度は不必要と
なり、高集積化に対して著しい効果を及ぼす。
第１図（ａ）〜（ｄ）は各々従来の製造方法を工程順に
示す部分断面図、第２図（ａ）〜（ｇ）は各々本発明の
一実施例の製造工程を示す断面図、である。 なお図において、１１・・・・・・フォトレジスト等の
マスク物質、１２・・・・・・絶縁層、１３・・・・・
・−導電型半導体基板、１４・・・・・・導電性物質、
ＩＡ・・・・・・形成された配線、ＩＢ・・・・・・形
成された引き出し電極、２１・・・・・・フォトレジス
ト等のマスク物質、２２・・・絶縁層、２３・・・・・
・−導電型半導体基板、２４・・・・・・第１の導電性
物質、２５・・・・・・フォトレジスト、２６・・・・
・・第２の導電性物質、２Ａ−・・・・・・形成された
配線、２Ｂ・・・・・・形成された引き出し電極、であ
る。 Ｚ ／ 口 わ ／凶 図面の浄書（内容に変更なし） 第２図 Ａ 手続補正書慟式） 特許庁長官 殿 １、事件の表示 昭和５８年 特許 願第３０２９３
号２、発明の名称 半導体装置の製造方法３、補正を
する者 事件との関係 出 願 人東京都７巷区芝
五］−目３３番１号 （４２３） 日本電気株式会社 （６５９１）弁理士内厚 晋 電１括 東ｊ；ｆ （０３）４５６−３１１１（大代表
）（連絡先 ＩＮ 、？−電気株式会桓持１、′「部）
５、補正命令の日付 昭和−５８年５月３１日（発
送日）６、補正の対象 図面 ２ 補正の内容 （１）図面の第２図（ｅ）〜（ｇ）を添付の図面と差し
かえます。
示す部分断面図、第２図（ａ）〜（ｇ）は各々本発明の
一実施例の製造工程を示す断面図、である。 なお図において、１１・・・・・・フォトレジスト等の
マスク物質、１２・・・・・・絶縁層、１３・・・・・
・−導電型半導体基板、１４・・・・・・導電性物質、
ＩＡ・・・・・・形成された配線、ＩＢ・・・・・・形
成された引き出し電極、２１・・・・・・フォトレジス
ト等のマスク物質、２２・・・絶縁層、２３・・・・・
・−導電型半導体基板、２４・・・・・・第１の導電性
物質、２５・・・・・・フォトレジスト、２６・・・・
・・第２の導電性物質、２Ａ−・・・・・・形成された
配線、２Ｂ・・・・・・形成された引き出し電極、であ
る。 Ｚ ／ 口 わ ／凶 図面の浄書（内容に変更なし） 第２図 Ａ 手続補正書慟式） 特許庁長官 殿 １、事件の表示 昭和５８年 特許 願第３０２９３
号２、発明の名称 半導体装置の製造方法３、補正を
する者 事件との関係 出 願 人東京都７巷区芝
五］−目３３番１号 （４２３） 日本電気株式会社 （６５９１）弁理士内厚 晋 電１括 東ｊ；ｆ （０３）４５６−３１１１（大代表
）（連絡先 ＩＮ 、？−電気株式会桓持１、′「部）
５、補正命令の日付 昭和−５８年５月３１日（発
送日）６、補正の対象 図面 ２ 補正の内容 （１）図面の第２図（ｅ）〜（ｇ）を添付の図面と差し
かえます。
Claims (1)
- 半導体装置に於（・て、フォトレジスト等のマスク物質
により捷われていた（・絶縁層の所定の場所に選択的に
引き出し電極形成用コンタクト孔を開孔する工程と、前
記フォトレジスト等のマスク物質を除去した後に前記引
き出し電極形成用コンタクト孔を被って最初に導電性物
質を被着し、次に段差を平担化する為の物質を被着する
工程と、前記導電性物質と前記段差を平担化する為の物
質に対して選択性の無いエツチングにより前記段差を平
担化する為の物質と前記引き出し電極形成用コンタクト
孔部より他の領域の前記導電性物質を除去し前記引き出
し電極形成用コンタクト孔にｄみ前記導電性物質を形成
する工程とを有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3029383A JPS59155946A (ja) | 1983-02-25 | 1983-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3029383A JPS59155946A (ja) | 1983-02-25 | 1983-02-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59155946A true JPS59155946A (ja) | 1984-09-05 |
Family
ID=12299680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3029383A Pending JPS59155946A (ja) | 1983-02-25 | 1983-02-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155946A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61185952A (ja) * | 1985-02-13 | 1986-08-19 | Yokogawa Hewlett Packard Ltd | 半導体素子製造方法 |
-
1983
- 1983-02-25 JP JP3029383A patent/JPS59155946A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61185952A (ja) * | 1985-02-13 | 1986-08-19 | Yokogawa Hewlett Packard Ltd | 半導体素子製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| JP2502935B2 (ja) | 高集積半導体素子の製造方法 | |
| KR940022801A (ko) | 반도체소자의 콘택 형성방법 | |
| JP2005354046A (ja) | 半導体装置の製造方法 | |
| GB2253938A (en) | Interconnection structure in semiconductor device and the method thereof | |
| JPS59155946A (ja) | 半導体装置の製造方法 | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| US5451819A (en) | Semiconductor device having conductive plug projecting from contact hole and connected at side surface thereof to wiring layer | |
| JP2001298081A (ja) | 半導体装置及びその製造方法 | |
| JPH0396249A (ja) | 半導体装置の製造方法 | |
| KR100871369B1 (ko) | 반도체소자의 제조방법 | |
| KR20010068729A (ko) | 커패시터 제조방법 | |
| JP3209209B2 (ja) | 容量コンタクトホールを有する半導体装置の製造方法 | |
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| KR960006703B1 (ko) | 반도체 소자의 배선 제조방법 | |
| KR100230735B1 (ko) | 반도체 소자의 제조방법 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| KR100365743B1 (ko) | 반도체소자의콘택형성방법 | |
| JPS6239027A (ja) | 半導体装置の製造方法 | |
| JPH01289142A (ja) | 垂直配線構造 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPS6278855A (ja) | 半導体装置 | |
| KR19990059099A (ko) | 반도체 소자의 제조 방법 | |
| JPS5935449A (ja) | 半導体装置の製造方法 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 |