JPH04290459A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に関するも
ので、特にその配線パターンに関するものである。

【０００２】

【従来の技術】半導体装置には電極や配線等が形成され
た半導体素子を保護するため、半導体素子上にパッシベ
ーション膜が形成されている。図３（ａ）は、その半導
体装置の断面概略図である。シリコン（Ｓｉ）基板１上
には、酸化膜（ＳｉＯ２　膜）２が形成され、さらにそ
の酸化膜２上にはポリシリコンにより電極（例えばゲー
ト電極）３が設けられている。この電極３を含む酸化膜
２上には、電極３の形成領域や基板内の抵抗層１２の形
成領域にコンタクトホール５を有する層間絶縁膜（例え
ばＳｉＯ２　膜等）４が形成されており、そのコンタク
トホール５の内面を含む層間絶縁膜４の表面には、配線
材料であるアルミニウム（Ａｌ）が蒸着されて配線パタ
ーン６が形成されている。このような配線構造を保護す
るために、Ａｌの配線パターン６上にはパッシベーショ
ン膜８が形成されている。

【０００３】

【発明が解決しようとする課題】しかし、上述の構造で
は図３（ａ）に示されているように、コンタクトホール
５の開口部分５ａでは、蒸着するＡｌの配線パターン６
の厚さが特に薄くなり易く、半導体装置の動作時にエレ
クトロマイグレーションや各種ストレスなどが発生しが
ちである。また、コンタクトホール５の形成領域ではパ
ッシベーション膜８に段差が生じてしまい、特に上層配
線（図示せず）を施す際に、配線が断切れするなど半導
体装置の特性に悪影響を及ぼす原因となる。

【０００４】そこで、それらの悪影響を防ぐため、図３
（ｂ）に示される構造が用いられている。この場合、基
本的な配線構造は図３（ａ）と同じであり、そのコンタ
クトホール５を含む層間絶縁膜４の表面には配線材料で
あるＡｌが蒸着されて配線パターン６が形成されている
。この図３（ｂ）に示される構造では、コンタクトホー
ル５の部分の配線パターン６の凹部に、リフトオフによ
って金属材料のスペーサ１１が埋め込まれている。この
ため、前述したエレクトロマイグレーションを防ぐこと
ができ、さらに、配線パターン６上のパッシベーション
膜８に生じる段差も小さくすることができる。

【０００５】しかし、前述のコンタクトホール５に金属
材料のスペーサ１１を埋め込むためにはリフトオフ法を
用いなければならず、そのために同図（ｂ）に示される
ように、埋め込まれた金属材料のスペーサ１１と配線パ
ターン６との境界部分には凸部１１ａが生じてしまう。 また、レジスト塗布等の予備工程を経なければ半導体装
置を作製できないという問題があった。

【０００６】そこで本発明は、良好な特性を示す半導体
装置をより簡略化された工程を経ることによって提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】本発明は、基板上に絶縁
層が形成され、その絶縁層の所定位置にはコンタクトホ
ールが形成され、絶縁層上およびコンタクトホールの内
面に配線材料が被着されて配線パターンが形成された半
導体装置において、コンタクトホール部分の配線パター
ンの凹部には、化学的エッチングが可能である導電材料
が埋め込まれていることを特徴とする。

【０００８】なお、前述の導電材料は、導電率を増加さ
せる不純物が添加されたポリシリコンであることが望ま
しい。

【０００９】

【作用】本発明の構成によれば、配線パターンの凹部に
は、化学的エッチングが可能である導電材料からなるス
ペーサが埋め込まれているため、そのスペーサと配線パ
ターンとの境界部分に凸部を生じるおそれがない。従っ
て、段差のない平坦なパッシベーション膜を形成するこ
とができる。

【００１０】それと同時に、半導体装置の動作中に発生
しやすいエレクトロマイグレーションやストレス等を抑
えることができる。

【００１１】

【実施例】以下、添付図面を参照して本発明の実施例を
説明する。

【００１２】図１は、実施例に係る半導体装置の断面概
略図である。同図に示されているように、Ｓｉ基板１上
にはその表面の酸化によってＳｉＯ２　膜２が形成され
、さらにそのＳｉＯ２　膜２上にはポリシリコンにより
電極（例えばゲート電極）３が設けられている。この電
極３を含むＳｉＯ２膜２上には、電極３の形成領域や、
Ｓｉ基板１内の抵抗層１２等の形成領域にコンタクトホ
ール５を有する層間絶縁膜４（例えばＳｉＯ２　膜等）
が形成されており、そのコンタクトホール５の内面を含
む層間絶縁膜４の表面には、配線材料であるＡｌが蒸着
されて配線パターン６が形成されている。さらに、この
コンタクトホール５の部分の配線パターン６の凹部には
、不純物が添加されたポリシリコンのスペーサ７１が埋
め込まれている。上記の配線構造を保護するため、配線
パターン６上およびポリシリコンのスペーサ７１上には
、パッシベーション膜８が形成されている。

【００１３】上述の構造において不純物が添加されたポ
リシリコンのスペーサ７１は、その工程中コンタクトホ
ール５の凹部を含む配線パターン６上に一様に堆積させ
たポリシリコンの層を、配線パターン６の表面が露出す
るまでエッチングすることにより形成されている。この
ため、Ａｌ配線パターン６とスペーサ７１との境界部分
に凹凸が生じないので、Ａｌ配線のカバレッジ不良を補
うことができる。また、半導体装置の動作中に生じ易い
エレクトロマイグレーションによる断線も防止すること
ができる。

【００１４】次に、図２を用いて上述の構造を有する半
導体装置の製造工程の概略を説明する。同図（ａ）に示
されるように、Ｓｉ基板１上に、熱酸化によりＳｉＯ２
　膜２を形成した後、そのＳｉＯ２　膜２上にポリシリ
コンからなる電極３を設ける。その電極３を含むＳｉＯ
２　膜２上に、例えばＳｉＯ２　等からなる層間絶縁膜
４を均一に形成する。さらに、この層間絶縁膜４上にレ
ジスト膜９を形成し、コンタクトホール形成領域に開口
１０を設ける。

【００１５】次に、前述のレジスト膜９をマスクとして
、層間絶縁膜４をエッチングし、コンタクトホール形成
領域の層間絶縁膜４を除去してコンタクトホール５を形
成する。このコンタクトホール５を含む層間絶縁膜４上
には、配線材料であるＡｌを蒸着して、配線パターン６
を形成する。さらに、この全面に、不純物が添加された
ポリシリコン層７をＣＶＤ法によって形成する（図２（
ｂ）図示）。次に、ＨＦ（フッ化水素）及びＨＮＯ３　
（硝酸）の混合体を用い、配線パターン６の表面が露出
するまでポリシリコン層７を化学的にエッチングし、同
図（ｃ）に示されるようにコンタクトホール内のみにポ
リシリコン７を残してスペーサ７１を形成する。

【００１６】以上述べた工程を用いることにより、配線
パターン６とスペーサ７１との境界部分７ａには凸部は
生じることなく、完全に平坦化された配線パターンを容
易に得ることができる。

【００１７】

【発明の効果】以上説明した通り本発明によれば、表面
に段差のない平坦化された配線パターンを容易に得るこ
とができる。また、それと同時に、装置の動作時におけ
るエレクトロマイグレーションの発生を抑えることがで
き、配線パターンの材料のカバレッジ不良により発生す
るポリシリコン電極部と配線パターンとの接触抵抗の増
大も抑えることができる。

【００１８】さらに上述したように、パッシベーション
膜に段差は生じず、ほぼ平坦に形成される。従って、特
に上層配線を施す場合、段差に伴って発生しがちである
各種ストレスを抑えることができる。

【図面の簡単な説明】

【図１】本発明の実施例に係る半導体装置の断面概略図
である。

【図２】本発明の実施例に係る半導体装置の工程別の断
面概略図である。

【図３】従来の半導体装置の断面概略図である。

【符号の説明】

１…Ｓｉ基板 ２…ＳｉＯ２　膜 ３…ポリシリコンの電極 ４…層間絶縁膜 ５…コンタクトホール ６…配線パターン ７…不純物が添加されたポリシリコン層７１…不純物が
添加されたポリシリコンのスペーサ８…パッシベーショ
ン膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　基板上に絶縁層が形成され、当該絶縁
   層の所定位置にはコンタクトホールが形成され、前記絶
   縁層上および前記コンタクトホールの内面に配線材料が
   被着されて配線パターンが形成された半導体装置におい
   て、前記コンタクトホール部分の前記配線パターンの凹
   部には、化学的エッチングが可能である導電材料が埋め
   込まれていることを特徴とする半導体装置。
2. 【請求項２】　　前記導電材料は、導電率を増加させる
   不純物が添加されたポリシリコンであることを特徴とす
   る、請求項１記載の半導体装置。