JPH06338611A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH06338611A JPH06338611A JP14832693A JP14832693A JPH06338611A JP H06338611 A JPH06338611 A JP H06338611A JP 14832693 A JP14832693 A JP 14832693A JP 14832693 A JP14832693 A JP 14832693A JP H06338611 A JPH06338611 A JP H06338611A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- polysilicon film
- gate insulating
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ポリシリコン膜の表面に凹凸があっても、そ
の上に堆積されるゲート絶縁膜を平坦でほぼ均一の膜厚
とする。 【構成】 絶縁基板１の上面に堆積したアモルファスシ
リコン膜２を、アニール処理により結晶化して、ポリシ
リコン膜３とする。次に、ポリシリコン膜３の表面にス
ピンコートにより酸化シリコン膜５をその表面が平坦と
なるように塗布する。次に、酸化シリコン膜５を少なく
ともポリシリコン膜３の表面が露出するまでエッチング
する。この状態では、酸化シリコン膜５を含むポリシリ
コン膜３の表面がほぼ平坦となる。次に、酸化シリコン
膜５およびポリシリコン膜３の表面にゲート絶縁膜６を
堆積する。すると、ゲート絶縁膜６を平坦でほぼ均一の
膜厚とすることができる。
の上に堆積されるゲート絶縁膜を平坦でほぼ均一の膜厚
とする。 【構成】 絶縁基板１の上面に堆積したアモルファスシ
リコン膜２を、アニール処理により結晶化して、ポリシ
リコン膜３とする。次に、ポリシリコン膜３の表面にス
ピンコートにより酸化シリコン膜５をその表面が平坦と
なるように塗布する。次に、酸化シリコン膜５を少なく
ともポリシリコン膜３の表面が露出するまでエッチング
する。この状態では、酸化シリコン膜５を含むポリシリ
コン膜３の表面がほぼ平坦となる。次に、酸化シリコン
膜５およびポリシリコン膜３の表面にゲート絶縁膜６を
堆積する。すると、ゲート絶縁膜６を平坦でほぼ均一の
膜厚とすることができる。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタおよ
びその製造方法に関する。
びその製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタの製造方法には、一例
として、ガラス等からなる絶縁基板の上面にアモルファ
スシリコン膜を堆積し、炉、レーザ、電子ビーム等によ
るアニール処理を施すことにより、アモルファスシリコ
ン膜を結晶化してポリシリコン膜とし、このポリシリコ
ン膜を素子分離してその上にゲート絶縁膜を堆積する方
法がある。
として、ガラス等からなる絶縁基板の上面にアモルファ
スシリコン膜を堆積し、炉、レーザ、電子ビーム等によ
るアニール処理を施すことにより、アモルファスシリコ
ン膜を結晶化してポリシリコン膜とし、このポリシリコ
ン膜を素子分離してその上にゲート絶縁膜を堆積する方
法がある。
【０００３】
【発明が解決しようとする課題】ところで、アモルファ
スシリコン膜を結晶化してなるポリシリコン膜の表面に
は、アニール等により生じる結晶粒界に起因すると考え
られる高さ約５００Å程度の凹凸が形成されている。こ
のため、素子分離後のポリシリコン膜上に堆積されるゲ
ート絶縁膜の膜厚が不均一となって、電界に弱い部分が
生じ、ひいてはリーク電流が増加し、またゲート耐圧が
低下するという問題があった。この発明の目的は、ポリ
シリコン膜の表面に凹凸があっても、その上に堆積され
るゲート絶縁膜を平坦でほぼ均一の膜厚とすることので
きる薄膜トランジスタおよびその製造方法を提供するこ
とにある。
スシリコン膜を結晶化してなるポリシリコン膜の表面に
は、アニール等により生じる結晶粒界に起因すると考え
られる高さ約５００Å程度の凹凸が形成されている。こ
のため、素子分離後のポリシリコン膜上に堆積されるゲ
ート絶縁膜の膜厚が不均一となって、電界に弱い部分が
生じ、ひいてはリーク電流が増加し、またゲート耐圧が
低下するという問題があった。この発明の目的は、ポリ
シリコン膜の表面に凹凸があっても、その上に堆積され
るゲート絶縁膜を平坦でほぼ均一の膜厚とすることので
きる薄膜トランジスタおよびその製造方法を提供するこ
とにある。
【０００４】
【課題を解決するための手段】請求項１記載の発明は、
表面が凹凸のポリシリコン膜上に酸化シリコンが設けら
れていることによりほぼ平坦となった表面にゲート絶縁
膜を設けたものである。請求項２記載の薄膜トランジス
タは、表面が凹凸のポリシリコン膜の表面の凹部に酸化
シリコンが埋設されていることによりほぼ平坦となった
表面にゲート絶縁膜を設けたものである。請求項３記載
の薄膜トランジスタの製造方法は、表面が凹凸のポリシ
リコン膜の表面にスピンコートにより酸化シリコンをそ
の表面が平坦となるように塗布し、この塗布した酸化シ
リコンを少なくとも前記ポリシリコン膜の表面が露出す
るまでハーフエッチングすることにより、前記ポリシリ
コン膜の表面の凹部に前記酸化シリコンを残存させて表
面をほぼ平坦とし、このほぼ平坦となった表面にゲート
絶縁膜を堆積するようにしたものである。
表面が凹凸のポリシリコン膜上に酸化シリコンが設けら
れていることによりほぼ平坦となった表面にゲート絶縁
膜を設けたものである。請求項２記載の薄膜トランジス
タは、表面が凹凸のポリシリコン膜の表面の凹部に酸化
シリコンが埋設されていることによりほぼ平坦となった
表面にゲート絶縁膜を設けたものである。請求項３記載
の薄膜トランジスタの製造方法は、表面が凹凸のポリシ
リコン膜の表面にスピンコートにより酸化シリコンをそ
の表面が平坦となるように塗布し、この塗布した酸化シ
リコンを少なくとも前記ポリシリコン膜の表面が露出す
るまでハーフエッチングすることにより、前記ポリシリ
コン膜の表面の凹部に前記酸化シリコンを残存させて表
面をほぼ平坦とし、このほぼ平坦となった表面にゲート
絶縁膜を堆積するようにしたものである。
【０００５】
【作用】この発明によれば、表面が凹凸のポリシリコン
膜の表面の凹部に酸化シリコンが埋設されていることに
よりほぼ平坦となった表面にゲート絶縁膜を設けること
になるので、ポリシリコン膜の表面に凹凸があっても、
その上に堆積されるゲート絶縁膜を平坦でほぼ均一の膜
厚とすることができる。
膜の表面の凹部に酸化シリコンが埋設されていることに
よりほぼ平坦となった表面にゲート絶縁膜を設けること
になるので、ポリシリコン膜の表面に凹凸があっても、
その上に堆積されるゲート絶縁膜を平坦でほぼ均一の膜
厚とすることができる。
【０００６】
【実施例】図１(Ａ)〜(Ｅ)はそれぞれこの発明の一実施
例における薄膜トランジスタの各製造工程を示したもの
である。そこで、これらの図を順に参照しながら、この
実施例の薄膜トランジスタの構造についてその製造方法
と併せ説明する。
例における薄膜トランジスタの各製造工程を示したもの
である。そこで、これらの図を順に参照しながら、この
実施例の薄膜トランジスタの構造についてその製造方法
と併せ説明する。
【０００７】まず、図１(Ａ)に示すように、ガラス等か
らなる絶縁基板１の上面に低温スパッタやＣＶＤにより
アモルファスシリコン膜２を堆積する。次に、炉、レー
ザ、電子ビーム等によるアニール処理を施すことによ
り、アモルファスシリコン膜２を結晶化して、図１(Ｂ)
に示すように、ポリシリコン膜３とする。この状態で
は、ポリシリコン膜３の表面に高さ約５００Å程度の凹
凸が形成されている。
らなる絶縁基板１の上面に低温スパッタやＣＶＤにより
アモルファスシリコン膜２を堆積する。次に、炉、レー
ザ、電子ビーム等によるアニール処理を施すことによ
り、アモルファスシリコン膜２を結晶化して、図１(Ｂ)
に示すように、ポリシリコン膜３とする。この状態で
は、ポリシリコン膜３の表面に高さ約５００Å程度の凹
凸が形成されている。
【０００８】次に、図１(Ｃ)に示すように、ポリシリコ
ン膜３の表面に、Ｓｉ(ＯＨ)4をエタノール等で希釈し
てなる低濃度のシラノール系化合物４をスピンコート
(ＳＯＧ；Spin On Glass)によりその表面が平坦となる
ように塗布する。そして、この塗布したシラノール系化
合物４を熱処理して乾燥すると、Ｓｉ(ＯＨ)4→ＳｉＯ2
＋２Ｈ2Ｏの化学式で示す化学反応が起こり、このうち
水(Ｈ2Ｏ)が蒸発することにより、ポリシリコン膜３の
表面に酸化シリコン膜(ＳｉＯ2)５が形成される。
ン膜３の表面に、Ｓｉ(ＯＨ)4をエタノール等で希釈し
てなる低濃度のシラノール系化合物４をスピンコート
(ＳＯＧ；Spin On Glass)によりその表面が平坦となる
ように塗布する。そして、この塗布したシラノール系化
合物４を熱処理して乾燥すると、Ｓｉ(ＯＨ)4→ＳｉＯ2
＋２Ｈ2Ｏの化学式で示す化学反応が起こり、このうち
水(Ｈ2Ｏ)が蒸発することにより、ポリシリコン膜３の
表面に酸化シリコン膜(ＳｉＯ2)５が形成される。
【０００９】次に、図１(Ｄ)に示すように、酸化シリコ
ン膜５を少なくともポリシリコン膜３の表面が露出する
までエッチングするが、ポリシリコン膜３の表面の凸部
がある程度エッチングされた時点でエッチングを停止す
ると、ポリシリコン膜３の表面をより多く露出させるこ
とができ、かつ酸化シリコン膜５の残存量を少なくする
ことができる。この場合、エッチング剤に対する酸化シ
リコンの溶解度とポリシリコンの溶解度が異なるので、
酸化シリコン膜５を含むポリシリコン膜３の表面にごく
わずかの凹凸が生じるが、ほとんど問題はない。したが
って、この状態では、ポリシリコン膜３の表面の凹部に
酸化シリコン膜５が残存していることにより、すなわち
ポリシリコン膜３の表面の凹部に酸化シリコン膜５が埋
設されていることにより、酸化シリコン膜５を含むポリ
シリコン膜３の表面がほぼ平坦となる。
ン膜５を少なくともポリシリコン膜３の表面が露出する
までエッチングするが、ポリシリコン膜３の表面の凸部
がある程度エッチングされた時点でエッチングを停止す
ると、ポリシリコン膜３の表面をより多く露出させるこ
とができ、かつ酸化シリコン膜５の残存量を少なくする
ことができる。この場合、エッチング剤に対する酸化シ
リコンの溶解度とポリシリコンの溶解度が異なるので、
酸化シリコン膜５を含むポリシリコン膜３の表面にごく
わずかの凹凸が生じるが、ほとんど問題はない。したが
って、この状態では、ポリシリコン膜３の表面の凹部に
酸化シリコン膜５が残存していることにより、すなわち
ポリシリコン膜３の表面の凹部に酸化シリコン膜５が埋
設されていることにより、酸化シリコン膜５を含むポリ
シリコン膜３の表面がほぼ平坦となる。
【００１０】次に、酸化シリコン膜５を含むポリシリコ
ン膜３を素子分離する(図２参照)。次に、図１(Ｅ)に示
すように、素子分離後の酸化シリコン膜５およびポリシ
リコン膜３の表面に酸化シリコンからなるゲート絶縁膜
６を堆積する。すると、ポリシリコン膜３の表面に凹凸
があっても、酸化シリコン膜５を含むポリシリコン膜３
の表面がほぼ平坦であるので、ゲート絶縁膜６を平坦で
ほぼ均一の膜厚とすることができる。この場合、ゲート
絶縁膜６と酸化シリコン膜５はいずれも酸化シリコンか
らなっているが、密度等の性質が互いに異なり、またポ
リシリコン膜３の表面の凸部をある程度エッチングして
酸化シリコン膜５の残存量を少なくすることにより、ゲ
ート絶縁膜６にほぼ均一な膜厚の特性を備えさせること
ができる。したがって、ゲート絶縁膜６に電界に弱い部
分が生じないようにすることができ、ひいてはリーク電
流を低減することができ、またゲート耐圧を高くするこ
とができる。なお、ゲート絶縁膜６は、図２に示すよう
に、絶縁基板１の上面にも堆積される。
ン膜３を素子分離する(図２参照)。次に、図１(Ｅ)に示
すように、素子分離後の酸化シリコン膜５およびポリシ
リコン膜３の表面に酸化シリコンからなるゲート絶縁膜
６を堆積する。すると、ポリシリコン膜３の表面に凹凸
があっても、酸化シリコン膜５を含むポリシリコン膜３
の表面がほぼ平坦であるので、ゲート絶縁膜６を平坦で
ほぼ均一の膜厚とすることができる。この場合、ゲート
絶縁膜６と酸化シリコン膜５はいずれも酸化シリコンか
らなっているが、密度等の性質が互いに異なり、またポ
リシリコン膜３の表面の凸部をある程度エッチングして
酸化シリコン膜５の残存量を少なくすることにより、ゲ
ート絶縁膜６にほぼ均一な膜厚の特性を備えさせること
ができる。したがって、ゲート絶縁膜６に電界に弱い部
分が生じないようにすることができ、ひいてはリーク電
流を低減することができ、またゲート耐圧を高くするこ
とができる。なお、ゲート絶縁膜６は、図２に示すよう
に、絶縁基板１の上面にも堆積される。
【００１１】以下、周知の工程を経ると、図２に示すよ
うに、薄膜トランジスタが完成する。すなわち、この薄
膜トランジスタはＬＤＤ構造となっているので、ポリシ
リコン膜３の中央部はチャネル領域３ａとされ、その両
側は低濃度不純物領域からなる電界緩和領域３ｂとさ
れ、さらにその両側は高濃度不純物領域からなるソース
・ドレイン領域３ｃとされている。チャネル領域３ａに
対応する部分のゲート絶縁膜６の上面にはゲート電極７
がパターン形成されている。ゲート電極７を含むゲート
絶縁膜６の上面には層間絶縁膜８が設けられている。ソ
ース・ドレイン領域３ｃに対応する部分における層間絶
縁膜８およびゲート絶縁膜６にはコンタクトホール９が
形成され、コンタクトホール９を通してソース・ドレイ
ン領域３ｃと接続されるソース・ドレイン電極１０が層
間絶縁膜９の上面にパターン形成されている。この場
合、ポリシリコン膜３の表面の凸部をある程度エッチン
グしてポリシリコン膜３の表面をより多く露出させてお
くと、ソース・ドレイン電極１０とソース・ドレイン領
域３ｃとの間で接続不良が発生しにくいようにすること
ができるが、ポリシリコン膜３の表面全域に酸化シリコ
ン膜５が薄く形成されている場合でも導通する範囲であ
れば差支えない。
うに、薄膜トランジスタが完成する。すなわち、この薄
膜トランジスタはＬＤＤ構造となっているので、ポリシ
リコン膜３の中央部はチャネル領域３ａとされ、その両
側は低濃度不純物領域からなる電界緩和領域３ｂとさ
れ、さらにその両側は高濃度不純物領域からなるソース
・ドレイン領域３ｃとされている。チャネル領域３ａに
対応する部分のゲート絶縁膜６の上面にはゲート電極７
がパターン形成されている。ゲート電極７を含むゲート
絶縁膜６の上面には層間絶縁膜８が設けられている。ソ
ース・ドレイン領域３ｃに対応する部分における層間絶
縁膜８およびゲート絶縁膜６にはコンタクトホール９が
形成され、コンタクトホール９を通してソース・ドレイ
ン領域３ｃと接続されるソース・ドレイン電極１０が層
間絶縁膜９の上面にパターン形成されている。この場
合、ポリシリコン膜３の表面の凸部をある程度エッチン
グしてポリシリコン膜３の表面をより多く露出させてお
くと、ソース・ドレイン電極１０とソース・ドレイン領
域３ｃとの間で接続不良が発生しにくいようにすること
ができるが、ポリシリコン膜３の表面全域に酸化シリコ
ン膜５が薄く形成されている場合でも導通する範囲であ
れば差支えない。
【００１２】
【発明の効果】以上説明したように、この発明によれ
ば、表面が凹凸のポリシリコン膜の表面の凹部に酸化シ
リコンが埋設されていることによりほぼ平坦となった表
面にゲート絶縁膜を設けているので、ポリシリコン膜の
表面に凹凸があっても、その上に堆積されるゲート絶縁
膜を平坦でほぼ均一の膜厚とすることができ、したがっ
てゲート絶縁膜に電界に弱い部分が生じないようにする
ことができ、ひいてはリーク電流を低減することがで
き、またゲート耐圧を高くすることができる。
ば、表面が凹凸のポリシリコン膜の表面の凹部に酸化シ
リコンが埋設されていることによりほぼ平坦となった表
面にゲート絶縁膜を設けているので、ポリシリコン膜の
表面に凹凸があっても、その上に堆積されるゲート絶縁
膜を平坦でほぼ均一の膜厚とすることができ、したがっ
てゲート絶縁膜に電界に弱い部分が生じないようにする
ことができ、ひいてはリーク電流を低減することがで
き、またゲート耐圧を高くすることができる。
【図１】(Ａ)〜(Ｅ)はそれぞれこの発明の一実施例にお
ける薄膜トランジスタの各製造工程を示す断面図。
ける薄膜トランジスタの各製造工程を示す断面図。
【図２】同薄膜トランジスタの完成した状態を示す断面
図。
図。
２ アモルファスシリコン膜 ３ ポリシリコン膜 ５ 酸化シリコン膜 ６ ゲート絶縁膜
Claims (3)
- 【請求項１】 表面が凹凸のポリシリコン膜上に酸化シ
リコンが設けられていることによりほぼ平坦となった表
面にゲート絶縁膜を設けてなることを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項２】 表面が凹凸のポリシリコン膜の表面の凹
部に酸化シリコンが埋設されていることによりほぼ平坦
となった表面にゲート絶縁膜を設けてなることを特徴と
する薄膜トランジスタ。 - 【請求項３】 表面が凹凸のポリシリコン膜の表面にス
ピンコートにより酸化シリコンをその表面が平坦となる
ように塗布し、この塗布した酸化シリコンを少なくとも
前記ポリシリコン膜の表面が露出するまでハーフエッチ
ングすることにより、前記ポリシリコン膜の表面の凹部
に前記酸化シリコンを残存させて表面をほぼ平坦とし、
このほぼ平坦となった表面にゲート絶縁膜を堆積するこ
とを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14832693A JPH06338611A (ja) | 1993-05-28 | 1993-05-28 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14832693A JPH06338611A (ja) | 1993-05-28 | 1993-05-28 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338611A true JPH06338611A (ja) | 1994-12-06 |
Family
ID=15450280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14832693A Pending JPH06338611A (ja) | 1993-05-28 | 1993-05-28 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06338611A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002328617A (ja) * | 2001-04-27 | 2002-11-15 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| CN110518073A (zh) * | 2019-08-29 | 2019-11-29 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法、显示装置 |
-
1993
- 1993-05-28 JP JP14832693A patent/JPH06338611A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002328617A (ja) * | 2001-04-27 | 2002-11-15 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| CN110518073A (zh) * | 2019-08-29 | 2019-11-29 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法、显示装置 |
| CN110518073B (zh) * | 2019-08-29 | 2023-05-26 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5328861A (en) | Method for forming thin film transistor | |
| US5789283A (en) | LDD polysilicon thin film transistor and manufacturing method thereof | |
| US7291534B2 (en) | Method of manufacturing semiconductor device | |
| KR100309630B1 (ko) | 반도체장치제조방법 | |
| US6184070B1 (en) | Thin film transistor and method of manufacturing the same | |
| US5965464A (en) | Manufacturing method of double spacer structure for mixed-mode IC | |
| US6753559B2 (en) | Transistor having improved gate structure | |
| JPH11251599A (ja) | 薄膜半導体装置の製造方法 | |
| US5122473A (en) | Process for forming a field isolation structure and gate structures in integrated misfet devices | |
| JPH1197699A (ja) | 薄膜トランジスタ | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPH06338611A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6284624B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR950001162B1 (ko) | 평탄화된 하부 게이트 박막 트랜지스터 제조방법 | |
| KR0163934B1 (ko) | 다결성 규소 산화 게이트 절연층 및 그 제조 방법, 이를 이용한 다결정 규소 박막 트랜지스터 | |
| JPH03259564A (ja) | 半導体装置の製造方法 | |
| JPH03109739A (ja) | 薄膜半導体装置の製法 | |
| JPH0918003A (ja) | 電界効果トランジスタの製造方法 | |
| KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR100323736B1 (ko) | 박막트랜지스터및그제조방법 | |
| US6544852B1 (en) | Method of fabricating semiconductor device | |
| JPH05136416A (ja) | プラズマ酸化を利用した薄膜トランジスタ及びその方法 | |
| JP3123182B2 (ja) | 半導体装置及びその製造方法 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPH0621465A (ja) | 半導体装置とその作製方法 |