CN1866509A - 半导体设备 - Google Patents

半导体设备 Download PDF

Info

Publication number
CN1866509A
CN1866509A CNA200610079838XA CN200610079838A CN1866509A CN 1866509 A CN1866509 A CN 1866509A CN A200610079838X A CNA200610079838X A CN A200610079838XA CN 200610079838 A CN200610079838 A CN 200610079838A CN 1866509 A CN1866509 A CN 1866509A
Authority
CN
China
Prior art keywords
fuse
semiconductor equipment
line
opening
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610079838XA
Other languages
English (en)
Other versions
CN100517686C (zh
Inventor
胜木信幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1866509A publication Critical patent/CN1866509A/zh
Application granted granted Critical
Publication of CN100517686C publication Critical patent/CN100517686C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种具有熔丝和在熔丝之上制作的熔丝开口的半导体设备。熔丝在熔丝和熔丝开口边缘的交叉部分分为多条线。熔丝(101)分成的多条线彼此并联，并且与熔丝开口边缘垂直。

Description

半导体设备
技术领域
本发明一般涉及半导体设备，更具体地，涉及具有熔丝的半导体设备。
背景技术
近年来，具有用于切换功能或电气特性以及通过缺陷补救提高成品率的熔丝的半导体设备已被开发出来。
图5是一个平面图，概括描述了根据现有技术的具有熔丝的半导体设备10的部分结构。半导体设备10具有熔丝11和熔丝开口12。熔丝11安装在半导体芯片内部，以切换功能或电气特性以及通过缺陷补救提高成品率。熔丝11由于激光照射受热而发生电气熔断，因此实现电路的切换。
图6是一个沿图5的VI-VI线得到的截面图。半导体设备10具有熔丝11、熔丝开口12、半导体基板14、层间绝缘膜15和层间绝缘膜16。熔丝11形成于较低层的层间绝缘膜15之上，该层间绝缘膜15位于半导体基板14之上。熔丝11上面是被淀积以覆盖熔丝11的第二层层间绝缘膜16。此外，为了通过激光照射熔断熔丝11，在熔丝11的切断部分之上制作熔丝开口12，所以层间绝缘膜16在该区域中的厚度小。图7是一个电路图，它表示了图5所示的具有熔丝的半导体设备10的一部分，如图7所示，熔丝11通过一条通路电气连接到熔丝判决电路17。
近年来，半导体设备10上的多层结构导致了位于熔丝11之上、熔丝开口12之下的层间绝缘膜16的残膜中的偏差的增长。如果位于熔丝11之上的层间绝缘膜16太薄，熔丝11与层间绝缘膜15和16由于诸如在制造过程和封装过程中产生的静电荷放电之类电气损伤而损坏，这降低了半导体设备10的可靠性。为了克服上述缺陷，已提出不同的技术，其中包括那些在例如日本待审专利申请公开Nos.2001-135792，H11-214389，H08-213469中披露的技术。
由于电荷的集中，静电荷放电尤其可能发生在熔丝11和熔丝开口12边缘彼此交叉的交叉部分13。如图5和7所示，一条穿过熔丝开口12边缘的熔丝11是由单电气系统构成的。这样，如果静电荷放电发生于这条熔丝11，该熔丝11发生电气熔断，这将导致半导体设备10的可靠性的下降。
出于此因，即使当在熔丝之上的残膜中存在偏差，对于高可靠性的具有熔丝的半导体设备的发展亦有着增长的需求。
发明内容
根据本发明的一个方面，提供了一种包括熔丝和在熔丝的切断部分之上制作的熔丝开口的半导体设备，其中，熔丝在熔丝和熔丝开口边缘彼此交叉的交叉部分分为多条线。在这种结构下，即使在可能发生电荷集中的、熔丝和熔丝开口边缘彼此交叉的交叉部分，熔丝的多条线中的一条线发生了静电荷放电，电气连接也不会受到实质影响，因而提高了半导体设备的可靠性。
附图说明
下面结合附图的详细描述，将会使本发明的上述和其它目的、优势和特征更加明显，其中：
图1是示出了根据本发明一实施例的半导体设备的部分结构的平面图；
图2是沿图1中的II-II线得到的截面图；
图3是示出了根据本发明一实施例的半导体设备的一部分的电路图；
图4为是示出了根据本发明一实施例的半导体设备的另一部分结构的平面图；
图5示出了现有技术的半导体设备的部分结构的平面图；
图6是沿图5中的VI-VI线得到的截面图；
图7是示出了现有技术的半导体设备的一部分的电路图。
具体实施方式
下面将参考示例性实施例对本发明进行描述。本领域的技术人员将认识到，许多替换性实施例可通过使用本发明的示教来实现，并且本发明不局限于用作解释目的的示例性实施例。
下文将参考图1和图2，描述根据本发明一个实施例的半导体设备。图1是示出了根据本实施例的半导体设备100的部分结构的平面图。图2是沿图1中的II-II线得到的截面图。如图1和2所示，本实施例的半导体设备100具有熔丝101、熔丝开口102、交叉部分103、半导体基板104、层间绝缘膜105和层间绝缘膜106。本发明的特点是熔丝101在熔丝101和熔丝开口102边缘之间的交叉部分103处分为多条线。在本实施例中，熔丝101在交叉部分103处分为两条线，每对线为并联。
熔丝101安装于半导体芯片内部，以切换功能或电气特性以及通过缺陷补救提高成品率。熔丝101由于激光照射受热而被电气熔断，由此实现电路的切换。为了通过激光照射熔断熔丝101，制作熔丝开口102。通过熔丝开口102使用激光，可使熔丝101单个熔断。熔丝101和熔丝开口102边缘彼此交叉的那部分区域称为交叉部分103。
如图2所示，熔丝101形成于较低层的层间绝缘膜105之上，该层间绝缘膜105被淀积在半导体基板104之上。熔丝101上面是被淀积以覆盖熔丝101的第二层层间绝缘膜106。此外，为了通过激光照射熔断熔丝101，在熔丝101的切断部分之上制作熔丝开口102，所以层间绝缘膜106在该区域中的厚度小。
为了使用适当的激光强度熔断熔丝101，熔丝开口102之下的层间绝缘膜106的残留厚度要小于指定厚度。另一方面，如果层间绝缘膜106的残留厚度太薄以至于裸露熔丝101，那么会发生对熔丝101的腐蚀，从而降低可靠性。这样，熔丝开口102之下的层间绝缘膜106的残留厚度要大于一指定厚度。因此，熔丝开口102之下的层间绝缘膜106的残膜具有一适当的厚度范围。
熔丝101由层间绝缘膜106覆盖，并且电荷集中于熔丝101和熔丝开口102边缘之间的交叉部分103。因此，在交叉部分103处可能发生熔丝101和层间绝缘膜106的静电荷放电。例如，在一些情况下，在将一圆晶片切割为半导体芯片的切割过程中，使用水来冷却在切割过程中产生的热和去除在切片过程中出现的硅屑。以水作为媒介，此时产生的充电电荷集中于层间绝缘膜106的厚度小的熔丝开口102处。尤其，在熔丝101和熔丝开口102边缘之间的交叉部分103，电荷的集中会导致需要保持连接的熔丝101的熔断。
如图1所示，在本实施例中，一条熔丝101具有一条缝隙，使得在交叉部分103处将熔丝101分为并联排列的两条线。图3是示出了根据此实施例的半导体设备的一部分的电路图。每条熔丝101的一端通过两条路径连接至电源。每条熔丝101的另一端也通过两条路径连至熔丝判决电路107的输入端。熔丝101的另一端与熔丝判决电路107间的连接点接至电阻108的一端。电阻108的另一端接地。这样，每一条熔丝101通过两条路径连至另一设备。因此，即使在熔丝101和熔丝开口102边缘彼此交叉的交叉部分103处，两条独立路径中的任意一条发生静电荷放电，电气连接都能够通过另外一条路径得以保持。
更具体的，在本实施例中的熔丝101具有第一线、两条第二线和第三线。第三线与两条第二线相连，两条第二线与第一线相连。层间绝缘膜106具有裸露第一线和两条第二线的一部分的熔丝开口102。两条第二线的剩余部分和第三线由层间绝缘膜106覆盖。
在现有技术中，一条熔丝元件具有一条电气路径。这样，在交叉部分的静电荷放电的发生会导致熔丝的熔断，降低了可靠性。另一方面，本发明将熔丝101在交叉部分103处分为并联的两条线，以保证熔丝101的两条电气路径。在此结构中，即使在熔丝101的一条路径发生了静电荷放电，电气连接都能够通过另外一条路径得以保持。因此使得提高半导体设备100的可靠性成为可能。
在熔丝101的切断部分，熔丝101没有分割开，而是由一条电气路径相连。因此，当切换功能或电气特性等等时，能够使用激光照射无误地熔断熔丝101。
尽管上述描述的实施例在交叉部分103处将熔丝101分为两条线，本发明并不局限于此。熔丝101在交叉部分103处可分为并联的三条或更多条线。具体的说，一条熔丝101在交叉部分103处可有两条或更多条缝隙。更具体的，熔丝101有第一线、三条第二线和第三线。层间绝缘膜106具有裸露第一线和部分三条第二线的熔丝开口102。三条第二线的剩余部分和第三线由层间绝缘膜106覆盖。
图4示出了根据本发明一个实施例的半导体设备100的另一结构的一部分。图4的半导体设备不同于图1之处是，在交叉部分103，熔丝101分为并联的三条线。图4中，与图1中相同的元件由相同的标号标注，并省略了多余的描述。
如图4所示，一条熔丝101在交叉部分103处具有两条缝隙，这将熔丝101在那部分分为并联的3条线。如果熔丝101在交叉部分103所分的线的宽度过窄，线的阻抗会变得过高，这不适于半导体设备100的使用。为了避免这种情况，对应交叉部分103，增加了熔丝101在这部分的宽度，使得在交叉部分103处划分的熔丝101的每条线都具有一指定宽度。熔丝101的切断部分的宽度保持不变，使得熔丝101在切断部分的间距与通常一致。
在此结构中，即使熔丝101在熔丝101和熔丝开口102边缘彼此交叉的交叉部分103处所分的三条路径中的任意一条发生静电荷放电，电气连接都能够通过其它路径得以保持。此外，该结构由于减小了交叉部分103处熔丝101所分的线的宽度，从而抑制了线的阻抗的增长，因此，降低了半导体设备100在工作中的不利影响。
此外，按照这种方式在交叉部分103处将熔丝101分为三条或更多条并联的线，可以降低熔丝101由于受到静电荷放电而发生电气阻断的可能性。它还可以在发生静电荷放电时抑制熔丝101的阻抗变化。因此可提供较高可靠性能的半导体设备100。
如前所述，熔丝101在熔丝101和熔丝开口102边缘彼此交叉的交叉部分103处分为并联的多条线。因而能够抑制由于熔丝101中的静电荷放电引起的半导体设备100的可靠性下降。
很明显，本发明并不局限于上述实施例，在不偏离本发明的范围和精神的情况下，可对这些实施例进行修改和改变。

Claims (7)

1、一种半导体设备，包括：
熔丝；以及
在熔丝之上具有熔丝开口的层；
其中，在熔丝和熔丝开口边缘彼此交叉的交叉部分，熔丝分为多条线。
2、根据权利要求1所述的半导体设备，其中，熔丝分为三条或更多条线。
3、一种半导体设备，包括：
熔丝；
在熔丝之上具有熔丝开口的层；
其中，在熔丝和熔丝开口边缘彼此交叉的交叉部分，熔丝具有缝隙。
4、根据权利要求3所述的半导体设备，其中，熔丝具有两条或更多条缝隙。
5、一种半导体设备，包括：
具有第一线和与第一线分开的第二线的熔丝；
具有切断裸露第一线和部分第二线的熔丝的开口的层。
6、根据权利要求5所述的半导体设备，其中，熔丝还具有与第二线连接的第三线。
7、根据权利要求5所述的半导体设备，这里，第二线的剩余部分和第三线由层覆盖。
CNB200610079838XA 2005-05-17 2006-05-15 半导体设备 Expired - Fee Related CN100517686C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005143860 2005-05-17
JP2005143860A JP2006324306A (ja) 2005-05-17 2005-05-17 半導体装置

Publications (2)

Publication Number Publication Date
CN1866509A true CN1866509A (zh) 2006-11-22
CN100517686C CN100517686C (zh) 2009-07-22

Family

ID=37425478

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610079838XA Expired - Fee Related CN100517686C (zh) 2005-05-17 2006-05-15 半导体设备

Country Status (3)

Country Link
US (1) US7692190B2 (zh)
JP (1) JP2006324306A (zh)
CN (1) CN100517686C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207118B (zh) * 2006-12-19 2011-01-26 瑞萨电子株式会社 半导体芯片

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043732B1 (ko) 2009-06-03 2011-06-24 주식회사 하이닉스반도체 반도체 장치의 퓨즈 배치 구조
US11476190B2 (en) 2016-12-30 2022-10-18 Intel Corporation Fuse lines and plugs for semiconductor devices
JP6989372B2 (ja) * 2017-12-15 2022-01-05 株式会社東芝 回路分離素子および半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186660A (ja) * 1989-01-13 1990-07-20 Nec Corp 多層配線半導体装置
US5448179A (en) * 1994-07-12 1995-09-05 The United States Of America As Represented By The Secretary Of The Air Force Screening of conductors and contacts on microelectronic devices
US5550399A (en) 1994-11-03 1996-08-27 Kabushiki Kaisha Toshiba Integrated circuit with windowed fuse element and contact pad
JPH11214389A (ja) 1998-01-23 1999-08-06 Toshiba Corp 半導体装置の製造方法
JP2001135792A (ja) 1999-11-01 2001-05-18 Ricoh Co Ltd レーザートリミング処理を施す半導体装置の製造方法
JP2001298093A (ja) * 2000-04-18 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002050692A (ja) * 2000-08-01 2002-02-15 Nec Corp 半導体装置およびその製造方法
KR100408418B1 (ko) * 2001-11-22 2003-12-06 삼성전자주식회사 상부 크랙을 방지하고 레이저 빔의 에너지 윈도우를 넓힐수 있는 레이저 링크 구조 및 이를 이용하는 퓨즈박스
US7535078B2 (en) * 2002-02-14 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device having a fuse and method of forming thereof
US7429780B2 (en) 2003-09-30 2008-09-30 Oki Electric Industry Co., Ltd. Fuse circuit and semiconductor device including the same
KR100534102B1 (ko) * 2004-04-21 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들
KR100665202B1 (ko) * 2005-09-13 2007-01-09 삼성전자주식회사 쏘잉 공정에 적합한 스크라이브 레인을 포함하는 웨이퍼,이의 제조에 사용되는 레티클 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207118B (zh) * 2006-12-19 2011-01-26 瑞萨电子株式会社 半导体芯片

Also Published As

Publication number Publication date
CN100517686C (zh) 2009-07-22
JP2006324306A (ja) 2006-11-30
US20060273424A1 (en) 2006-12-07
US7692190B2 (en) 2010-04-06

Similar Documents

Publication Publication Date Title
US9620449B2 (en) Semiconductor device having a fuse element
US7529147B2 (en) Semiconductor device and method of fabricating the same
US7416964B2 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
JP2005039220A (ja) 半導体装置
JP2005500701A5 (zh)
CN1866509A (zh) 半导体设备
KR20090090161A (ko) 전기적 퓨즈 소자
US6204548B1 (en) Fuse for semiconductor device and semiconductor device
US7888770B2 (en) Fuse box for semiconductor device and method of forming same
JP6377507B2 (ja) 半導体ウエーハ
KR100563513B1 (ko) 레이저 절단 퓨즈용 보호층
KR100652418B1 (ko) 개선된 퓨즈라인 구조를 갖는 반도체 장치
KR101168395B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR101052873B1 (ko) 반도체 소자의 퓨즈 박스 및 이를 이용한 리페어 방법
JPH02193112A (ja) 配線基板の製造方法
JP3012011B2 (ja) 半導体装置の製造方法
KR20010094353A (ko) 메모리 반도체 소자의 퓨즈
KR101043741B1 (ko) 반도체 장치의 안티퓨즈, 리페어방법 및 그 제조방법
KR101068613B1 (ko) 퓨즈를 구비한 반도체 소자 및 그 제조 방법
KR20050078910A (ko) 개선된 퓨즈 보호구조를 가지는 반도체 장치
CN1797708A (zh) 晶片绝缘层内连线的制造方法与结构
KR20070019246A (ko) 반도체 소자의 퓨즈 박스 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20130515