JPH02193112A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JPH02193112A
JPH02193112A JP1273089A JP1273089A JPH02193112A JP H02193112 A JPH02193112 A JP H02193112A JP 1273089 A JP1273089 A JP 1273089A JP 1273089 A JP1273089 A JP 1273089A JP H02193112 A JPH02193112 A JP H02193112A
Authority
JP
Japan
Prior art keywords
wiring
static electricity
wiring board
chamfering
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1273089A
Other languages
English (en)
Inventor
Tsuneo Nakamura
恒夫 中村
Koichiro Yoshimura
康一郎 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1273089A priority Critical patent/JPH02193112A/ja
Publication of JPH02193112A publication Critical patent/JPH02193112A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages

Landscapes

  • Liquid Crystal (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、配線基板の製造方法に関し、さらに詳しくは
、たとえばアクティブマトリクス型液晶表示素子の製造
などに好適に実施される配線基板の製造方法に関する。
従来の技術 一般に、導電体から成る電極間に絶縁体または誘電体あ
るいは半導体が介在される構造を有する回路配線が形成
された配線基板では、その製造工程中に、電極相互間に
静電気が蓄積されやすい。
蓄積された静電気の電位差が、介在するたとえば絶縁体
の絶縁耐圧を超えると放電が生じ、放電によって絶縁体
や半導体の破壊や発熱が生じて回路配線を損傷し、配線
基板としての信頼性が低下する。
たとえばツィステッドネマティック型液晶表示セルの製
造において、ガラス基板表面に配向膜を形成する際に施
されるラビング法などの配向処理では、ラビング時の摩
擦によってガラス基板表面に静電気が多量に発生する。
特に近年では、薄膜トランジスタ(TFT)を始めとし
てMIM (Metal In5ulator Met
al)構造を有する素子が、表示電極などに選択的に電
圧を印加するスイッチング素子として液晶セルに用いら
れている。これらの素子において、電極の相互間隔が狭
い箇所では静電気に基づく電位差が形成されやすく、放
電が発生して電極上に被覆された配向膜を損傷する。
一 ? これでは液晶分子の配向は乱れ、ひいては液晶表示装置
の表示品位の低下を招いてしまう。
配線基板の製造中に生じる静電気が電極間に蓄積されず
、したがって電極間の絶縁体や半導体などに放電などが
生じないようにした製造方法が、液晶セルの製造方法に
関連して特許1163234号に開示されている。
この方法では、液晶セルのガラス基板表面に表示電極や
配線を形成する際に、表示電極や配線と接続されて導出
された端子を共通に電気的に接続する短絡部分を、表示
電極などと同じ導電膜を用いてガラス基板表面の周縁部
に沿って形成する。
この短絡部分が形成されたガラス基板を用いて液晶セル
を製造し、液晶セルの完成時に第6図に示されるように
、液晶セル1の短絡部分5を含むガラス基板3の周縁部
をガラス基板3の厚み方向に亘って切断して各端子4を
分離する。このようにして端子4の分離を終えた液晶セ
ル1は、他の電子機器にこの液晶セル1を駆動する駆動
用回路基板などとともに装着される。
このとき液晶セル1は、たとえば第7図に示されるよう
に、駆動用回路基板6が液晶セル1に対して垂直に配置
され、その配線7と液晶セル1の配線4とがリード線8
によって相互に電気的に接続される。
発明が解決しようとする課題 上述した特許に従う液晶セル1の製造方法ては、液晶セ
ル1の完成時にホイール状のダイヤモンドカッタなどの
切削用具を用いて短絡部分5を切断する際に、回転駆動
されるダイヤモンドカッタとガラス基板3との摩擦によ
って静電気が発生する。
この静電気によって液晶セル1の電極近傍の配向膜や、
電極に挟まれた絶縁体や半導体が絶縁破壊して損傷する
ことが少なくなかった。
また第7図に示されているように、その周縁部が切断さ
れたガラス基板3は、その切断面9とガラス基板3の配
線4側表面との成す角度θ3が約90°てエツジが鋭い
。特に第7図のような液晶セル1と回路配線6との配置
を行って配線4,7を接続する場合には、リード線8が
配線4を含むガラス基板3のエツジに当接し、液晶セル
1と回路基板6とが相対的に移動するとこのエツジによ
ってリード線8が切断されやすい。したがって液晶セル
1と回路基板6との間で接続不良が生じて、液晶セル1
の表示不良あるいは表示不能などの不所望な事態が発生
する。
本発明の目的は、配線基板の製造過程において発生する
静電気などによって回路配線などが損傷することがない
とともに、各回路配線を他の配線基板の各回路配線に接
続した場合に、長期間に亘って安定した接続状態を保持
することができる配線基板の製造方法を提供することで
ある。
課題を解決するための手段 本発明は、表面に回路配線が形成された配線基板を製造
する方法において、 配線基板の回路配線が形成された表面の周縁部に沿い各
回路配線が共通に接続される静電気除去用導電体を形成
し、 上記導電体を含む配線基板の周縁部を面取りするように
したことを特徴とする配線基板の製造方法である。
作  用 本発明の配線基板の製造方法においては、回路配線が形
成された配線基板表面の周縁部に沿って、各回路配線を
共通に接続する静電気除去用導電体を形成する。この静
電気除去用導電体が各回路配線に共通に接続されること
によって、配線基板の製造中に静電気が発生しても、絶
縁体などを挟んで隣接する回路配線は相互に電気的に短
絡しているために電位差が生じることはなく、したがっ
て放電などが生じることもない。
また前記導電体は、静電気を除去する必要がなくなった
段階で配線基板の周縁部を面取りすることによって除去
することができる。この導電体の面取りを、面取りが行
われる配線基板の周縁部に対してたとえば水などを噴射
しながら行えば、面取り時に生じる静電気は噴出される
水を電路として放電され、配線基板の回路配線に蓄積す
ることはなく、回路配線が損傷することもない。
さらに配線基板の周縁部が面取りされることによって、
回路配線を他の配線基板の回路配線と相互に電気的に接
続した場合には、接続に用いられるリード線が配線基板
の周縁部の面取りされた部分に当接してもリード線が損
傷することはない。
実施例 第1図は本発明の配線基板の製造方法に従って製造され
た液晶セル11の斜視図であり、第2図は面取り前の液
晶セル11の斜視図である。液晶セル11は、対向する
表面にそれぞれ電極が形成された一対のガラス基板12
.13a間に図示しない液晶が封止されて構成される。
ガラス基板12.13aの表面には、透明な表示電極や
この表示電極に選択的に電圧を印加するために、たとえ
ば薄膜トランジスタなどのスイッチング素子が形成され
ている。これら表示電極およびスイッチング素子にそれ
ぞれ接続された配線14が、ガラス基板13a上を四方
に延びて接続用の端子が形成されている。またこの配線
14を含むガラス基板13aの配線14側各周縁部は、
第1図に示されるように面取りされて面取り面24がそ
れぞれ形成されている。
第2図を参照して、面取り前の液晶セル11の製造に当
たっては、ガラス基板12.13表面に透明な表示電極
やスイッチング素子を形成する際に、配線14を共通に
接続する静電気除去用の導電体である短絡部分15を、
スパッタ法やエレクトロンビーム法で形成し、ホトリソ
グラフィ法で所望の線幅11、膜厚dのたとえばTa、
M。
Afなどがら成る金属薄膜にパターン形成する。
このような短絡部分15の形成は、薄膜トランジスタな
どのスイッチング素子のゲーI・電極を形成する際と同
時に行うことがてきるけれども、これに限定されるもの
ではない。特に本実施例では、11=5’O〜200μ
m、d=500nm程度とする。
このような配線4が全て共通に接続された短絡部分15
を有するガラス基板13を用いて液晶セル11を製造す
ることによって、たとえば液晶セル11がツィステッド
ネマティック型液晶表示セルとされる場合に、ガラス基
板13表面に施されるラビング法などの配向処理時に生
じる静電気は、表示電極やスイッチング素子が全て短絡
部分15によって接続されているために特定の電極に蓄
積されることがない。これによって静電気からスイッチ
ング素子や配同膜を保護することができる。
第3図は、液晶セル11の周縁部を面取りする面取り装
置25およびその面取り方法を説明するための図である
。面取り装置25は、一対のプーリ16,17とこれに
巻き掛けられた無端状のベルト18、面取り部分へ水2
0を噴射するノズル19、および液晶セル11の面取り
量を調整する停止部材21を含んで構成される。面取り
装置25において、一対のプーリ1617は図示しない
駆動源によって反時計方向に回転駆動され、無端状のベ
ルト18を矢符23方向に回転駆動する。
この回転駆動されるベルト18は、矢符22方向に面取
りのために移動される液晶セル11に対して角度θ1を
以て配置される。
ベルト18は、たとえばレジンベルトから成り、その表
面には高硬度で微粉末のカーボンランタムやアルミナな
どが塗布される。この回転駆動されるベルト18に対し
て、面取りされる液晶セル11は2点鎖線で示される位
置から矢符22方向へ水平に移動されて、短絡部分15
が形成されたガラス基板13の周縁部がベルト18に当
接される。
当接したガラス基板13の周縁部は、回転駆動されるベ
ルト18によって面取りされる。このようにして液晶セ
ル11の面取りが行われる際の面取り量β2(第4図参
照)は、矢符22方向に移動される液晶セル11をベル
ト18側で規制する停止部材21によって調整される。
第4図は、第3図に示された面取り装置25によって面
取りが行われた液晶セル11の一部側面区である。配線
14を含むガラス基板13aは、その周縁部が角度θ1
を以て表面がp2だけ面取りされて面取り面24が形成
されている。
本実施例のように、配線基板が厚さD=1mm程度を有
するガラス基板13である場合には、面取り装置25の
ベル1〜18のガラス基板13に対する角度を調節して
面取り角θ1=30’程度とする。また面取り量12は
、面取り装置25の停止部材21を液晶セル11の矢符
22で示される移動方向に調節して、たとえばN 2=
300μm程度とする。これによって配線14の短絡部
分150線幅11 = 50〜200μmを確実に除去
することができる。
再び第3図を参照して、厚さD=1mm程度を有するガ
ラス基板13を上述した寸法θ1−30°、12=30
0μmで面取りするために、ベルト18のレジンベルト
には、たとえば粒子の大きさが#120〜#360、好
ましくは#240のカーボンランダムが塗布されたもの
を用いる。
このカーボンランダムが塗布されたベルト18は、矢符
23方向に周速度50 c m 7秒で回転駆動される
。さらにこの回転駆動されるベルト18に対して、液晶
セル11は速度10mm/秒程度でその短絡部分15を
含むガラス基板13の周縁部が押付けられる。
このようにして面取りが行われるガラス基板13部分に
は、ノズル19から水20が約5り7分で噴出される。
この面取り部分に対する水20の噴射によって、面取り
時の摩擦によって生じる静電気が流出する水20を電路
として除去される。
また噴射される水20は、面取り時の摩擦熱の冷却、摩
擦抵抗の低減、あるいは切削屑の除去などの効果をも有
する。
上述したカーボンランダムの粒子の大きさが#240よ
りも大きいと、ガラス基板13aの面取りされた表面2
4が粗くなってしまい仕上がりが悪くなる。また#24
0よりも小さいと、面取り作業の効率が低下してしまう
。また回転駆動されるベルト18の周速度が50 c 
m/秒より大きいと、ベルト18からガラス基板13に
対して働く応力が過大となり、ガラス基板13を破損し
てしまう場合がある。周速度が50cm/秒より小さい
と、面取りされた表面24の仕上がり状態が低下してし
まう。
また面取り装置25において、ベルト18の矢符23に
直交する方向のベルl−幅は、第2図に示される液晶セ
ル11の縦幅I3および横幅14よりも予め大きく設定
される。したがって面取り装置125による液晶セル1
1の面取りは、短絡部分15を含むガラス基板13の周
縁部の縦方向および横方向に亘って一括して行うことが
できる。すなわち1つの液晶セル11に対する面取りは
4回の工程で済む。これは従来の面取り方法、すなわち
ホイール状のダイヤモンドカッタなどを液晶セル11の
縦方向および横方向に走行駆動して行う方法と比較して
、作業時間が短縮されて作業性が向上するとともに、生
産コストが低減されて生産性が向上する。
第5図は、本発明に従って製造された液晶セル11と他
の回路基板26との電気的接続を説明するための配N図
である。液晶セル11に対してその駆動を行う回路基板
26は垂直に配置され、液晶セル11の配線14と回路
基板26の配線27とはリード線28によって電気的に
接続される。
このとき配線14を含むガラス基板13aのリード線2
8に当接するエツジ部分は、第4図に示された面取り角
θ1の補角θ2で当接している。面取り角θ1=30’
程度であるので、θ2−150°程度の鈍角で、リード
線28はガラス基板13aに当接する。これによって液
晶セル11と回路基板26との間に相互に位置のずれが
生じた場合に、リード線28に当接するカラス基板13
aの配線14を含む周縁部によってリート線28が切断
されるといった不所望な事態は防止される。
以上の実施例では、液晶セル11を製造する場合につい
て本件の配線基板の製造方法を説明した。
しかし本件はそれに限定されるものではなく、配線基板
の製造中に発生する静電気から回路配線を保護でき、か
つ、他の配線基板との間で各回路配線を相互に安定して
接続できるものであれば、配線基板の材質や寸法を始め
とする静電気除去用導電体の線幅や面取り量、面取り角
、さらには面取り装置などについての諸条件は相互に適
宜設定されるべきものである。
発明の効果 本発明によれば、回路配線が形成された配線基板表面の
周縁部に沿って静電気除去用導電体を形成する。これに
よって各回路配線を共通に接続して同電位とし、配線基
板の製造過程において発生する静電気が回路配線の特定
の電極に蓄積して放電する事態を防止することができ、
回路配線を静電気による悪影響から保護することができ
る。
また静電気除去用導電体は配線基板表面の周縁部に沿っ
て形成される。したがって前記導電体を含む配線基板の
周縁部を面取りすることによって、前記導電体によって
接続された各回路配線を分離する工程を面取り工程と同
時に行うことができる。
これによって配線基板の製造方法は簡単化され、製造コ
ストを低減することができ、生産性は向上される。
また前記導電体を含む配線基板の周縁部の面取りを行う
際に、面取りされる配線基板の周縁部に対してたとえば
水などから成る導電性流体を噴射することによって、面
取り時の摩擦によって生しる静電気を導電性流体を電路
として放電して、静電気から回路配線を保護することが
できる。
さらに本発明によれば、配線基板の周縁部は面取りされ
て鈍角とされる。これによって他の回路配線と接続する
ために回路配線に接続されたリード線が、切断された配
線基板の周縁部に当接して切断されて接続不良が生しる
といった事態は防止される。
【図面の簡単な説明】
第1図は本発明に従って製造された液晶セル11の斜視
図、第2図は面取り前の液晶セル11の斜視図、第3図
は面取り装置25の構成および面取り方法を説明するた
めの図、第4図は面取りが行われた液晶セル11の側面
図、第5図は面取りが行われた液晶セル11と回路基板
26との接続を示す配置図、第6図は従来の技術を示す
液晶セル1の斜視図、第7図は従来の製造方法によって
製造された液晶セル1と回路基板6との接続を示す配置
図である。 1.11・・・液晶セル、2,3,12.13・・・ガ
ラス基板、13a  面取り済みのガラス基板、47.
14.27 ・配線、5.15 ・短絡部分、25・・
面取り装置、d−短絡部分5の膜厚、11・・・短絡部
分5の線幅、12・・・面取り量、θ1・・・面取り角 代理人  弁理士 画数 圭一部 ■ ■

Claims (1)

  1. 【特許請求の範囲】 表面に回路配線が形成された配線基板を製造する方法に
    おいて、 配線基板の回路配線が形成された表面の周縁部に沿い各
    回路配線が共通に接続される静電気除去用導電体を形成
    し、 上記導電体を含む配線基板の周縁部を面取りするように
    したことを特徴とする配線基板の製造方法。
JP1273089A 1989-01-20 1989-01-20 配線基板の製造方法 Pending JPH02193112A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1273089A JPH02193112A (ja) 1989-01-20 1989-01-20 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1273089A JPH02193112A (ja) 1989-01-20 1989-01-20 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH02193112A true JPH02193112A (ja) 1990-07-30

Family

ID=11813557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1273089A Pending JPH02193112A (ja) 1989-01-20 1989-01-20 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH02193112A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327267A (en) * 1991-12-03 1994-07-05 Sharp Kabushiki Kaisha Dielectric display device having electrodes protected by a static conductor
WO2004068445A1 (ja) * 2003-01-30 2004-08-12 Toshiba Matsushita Display Technology Co., Ltd. ディスプレイ、配線基板及びその製造方法
JP2008541349A (ja) * 2005-05-04 2008-11-20 オーテーベー、グループ、ベスローテン、フェンノートシャップ Oledを製造するための方法、oledを製造するための中間生成物、およびoled
JP2009103731A (ja) * 2007-10-19 2009-05-14 Nikon Corp プロジェクタ装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327267A (en) * 1991-12-03 1994-07-05 Sharp Kabushiki Kaisha Dielectric display device having electrodes protected by a static conductor
WO2004068445A1 (ja) * 2003-01-30 2004-08-12 Toshiba Matsushita Display Technology Co., Ltd. ディスプレイ、配線基板及びその製造方法
US7324351B2 (en) 2003-01-30 2008-01-29 Toshiba Matsushita Display Technology Co., Ltd. Display, wiring board, and method of manufacturing the same
JP2008541349A (ja) * 2005-05-04 2008-11-20 オーテーベー、グループ、ベスローテン、フェンノートシャップ Oledを製造するための方法、oledを製造するための中間生成物、およびoled
JP2009103731A (ja) * 2007-10-19 2009-05-14 Nikon Corp プロジェクタ装置

Similar Documents

Publication Publication Date Title
KR100244182B1 (ko) 액정표시장치
JP2901028B2 (ja) 誘電性表示素子およびその製造方法
KR19980079910A (ko) 액정 표시 장치
US6429910B1 (en) Liquid crystal display device and method for repairing breakage of circuit lines thereof
KR100831805B1 (ko) 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법
US7405365B2 (en) Wiring substrate and method for manufacturing the same
US6628364B2 (en) Liquid crystal display device and fabricating method thereof
JPH02193112A (ja) 配線基板の製造方法
JPH07225393A (ja) アクティブマトリクス方式液晶表示装置
KR100261331B1 (ko) 액정표시소자및그제조방법
JP2002287662A (ja) アクティブマトリックス基板およびその製造方法
JPH07181509A (ja) 液晶表示装置およびその製造方法
KR20070054438A (ko) 플렉서블 평판표시장치의 제조방법
CN1866509A (zh) 半导体设备
JP2001215891A (ja) フラットディスプレイパネルの製造方法
KR20000007892A (ko) 액정 표시 장치용 패널
JP2002009407A (ja) 配線基板
KR100516067B1 (ko) 액정 표시 장치용 패널
JPH063638A (ja) 液晶表示パネルの製造方法
JP2901820B2 (ja) 薄膜トランジスタ型液晶表示装置
KR100886367B1 (ko) 초박형 반도체 패키지 및 그 제조방법
JPH0588198A (ja) 液晶表示装置
JPH08148770A (ja) 配線基板
JP3272137B2 (ja) 液晶表示装置
JP2001075117A (ja) 液晶装置の製造方法