JPH0588198A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0588198A JPH0588198A JP24857691A JP24857691A JPH0588198A JP H0588198 A JPH0588198 A JP H0588198A JP 24857691 A JP24857691 A JP 24857691A JP 24857691 A JP24857691 A JP 24857691A JP H0588198 A JPH0588198 A JP H0588198A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- protection
- lower layer
- scanning line
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 230000015556 catabolic process Effects 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000009751 slip forming Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 29
- 239000003990 capacitor Substances 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract 3
- 230000002265 prevention Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】液晶表示装置の静電破壊防止用保護トランジス
タの製造工程中にＳｉパターンがフローティングになる
際、静電気によりＳｉパターンが帯電し、ゲート絶縁膜
の絶縁破壊やしきい値電圧が変動し、表示特性として線
状の欠陥が発生するのを防ぐ。 【構成】各下層走査線１ごとに存在する静電破壊防止用
保護トランジスタの１部であるシリコン膜３を各保護ト
ランジスタ間で連結し、このシリコン膜３を上層信号線
１６の敷設領域を利用して冗長的に面積を大きくする構
造とする。
タの製造工程中にＳｉパターンがフローティングになる
際、静電気によりＳｉパターンが帯電し、ゲート絶縁膜
の絶縁破壊やしきい値電圧が変動し、表示特性として線
状の欠陥が発生するのを防ぐ。 【構成】各下層走査線１ごとに存在する静電破壊防止用
保護トランジスタの１部であるシリコン膜３を各保護ト
ランジスタ間で連結し、このシリコン膜３を上層信号線
１６の敷設領域を利用して冗長的に面積を大きくする構
造とする。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に関し、特
に表示用ＴＦＴアレイ部と駆動用ＩＣ接続端子部との間
に設置する静電破壊防止用保護トランジスタを有する液
晶表示装置に関する。
に表示用ＴＦＴアレイ部と駆動用ＩＣ接続端子部との間
に設置する静電破壊防止用保護トランジスタを有する液
晶表示装置に関する。
【０００２】
【従来の技術】従来の静電破壊防止用保護トランジスタ
の構造を図３に示す。下層配線・電極上に絶縁膜を形成
し（図示せず）、さらに保護トランジスタのゲート電極
２上及びその周囲のみに孤立してシリコン膜（アモルフ
ァス・シリコン膜，またはポリシリコン膜）３を設置
し、上層配線５と上層コモン配線６をソース及びドレイ
ンとするＴＦＴ構造となっていた。
の構造を図３に示す。下層配線・電極上に絶縁膜を形成
し（図示せず）、さらに保護トランジスタのゲート電極
２上及びその周囲のみに孤立してシリコン膜（アモルフ
ァス・シリコン膜，またはポリシリコン膜）３を設置
し、上層配線５と上層コモン配線６をソース及びドレイ
ンとするＴＦＴ構造となっていた。
【０００３】
【発明が解決しようとする課題】この従来の保護トラン
ジスタの構造は、シリコン膜３の面積を必要最小限にと
どめているので、その製造工程中においてこのシリコン
膜３が電気的にフローティングとなり、シリコン膜をド
ライエッチング法によりパターニングしてから上層配線
用の金属膜を堆積するまでの間にシリコン膜３が帯電す
ると、このシリコン膜３と下層のゲート電極２との間で
形成されているコンデンサの容量が比較的小さいのでこ
れら電極間で放電が発生しやすく、この放電が発生した
場合ゲート絶縁膜（図示せず）中に電荷が注入されたり
或はゲート絶縁膜が絶縁破壊をおこし、その結果として
後に形成される保護トランジスタのしきい値が変動した
り、バスラインの負荷が増大したりして、液晶表示装置
としては線状の表示欠陥になる、という問題があった。
ジスタの構造は、シリコン膜３の面積を必要最小限にと
どめているので、その製造工程中においてこのシリコン
膜３が電気的にフローティングとなり、シリコン膜をド
ライエッチング法によりパターニングしてから上層配線
用の金属膜を堆積するまでの間にシリコン膜３が帯電す
ると、このシリコン膜３と下層のゲート電極２との間で
形成されているコンデンサの容量が比較的小さいのでこ
れら電極間で放電が発生しやすく、この放電が発生した
場合ゲート絶縁膜（図示せず）中に電荷が注入されたり
或はゲート絶縁膜が絶縁破壊をおこし、その結果として
後に形成される保護トランジスタのしきい値が変動した
り、バスラインの負荷が増大したりして、液晶表示装置
としては線状の表示欠陥になる、という問題があった。
【０００４】
【課題を解決するための手段】本発明によれば、表示用
ＴＦＴアレイ部と駆動用ＩＣ接続端子部との間に形成さ
れた複数の静電破壊防止用トランジスタを有する液晶表
示装置において、複数の第１の静電破壊防止用トランジ
スタが、ゲート電極と、ゲート電極上に形成された絶縁
膜と、絶縁膜上に形成された半導体膜と、この半導体膜
上に形成されたソース電極及びドレイン電極とを有し、
この半導体膜は複数個の静電破壊防止用トランジスタに
渡って連続して形成されている液晶表示装置が得られ
る。
ＴＦＴアレイ部と駆動用ＩＣ接続端子部との間に形成さ
れた複数の静電破壊防止用トランジスタを有する液晶表
示装置において、複数の第１の静電破壊防止用トランジ
スタが、ゲート電極と、ゲート電極上に形成された絶縁
膜と、絶縁膜上に形成された半導体膜と、この半導体膜
上に形成されたソース電極及びドレイン電極とを有し、
この半導体膜は複数個の静電破壊防止用トランジスタに
渡って連続して形成されている液晶表示装置が得られ
る。
【０００５】更にまた、複数の静電破壊防止用トランジ
スタ間の半導体膜はソース電極及びドレイン電極の配線
下に形成されている液晶表示装置が得られる。
スタ間の半導体膜はソース電極及びドレイン電極の配線
下に形成されている液晶表示装置が得られる。
【０００６】更に、前述の半導体膜がシリコン膜からな
る液晶表示装置が得られる。
る液晶表示装置が得られる。
【０００７】
【実施例】図１に、本発明による第１の実施例を示す。
図１は、保護トランジスタ設置部分の上層金属配線が表
示用ＴＦＴアレイ部７に対し、平行に敷設してある場合
の本発明の適用例である。
図１は、保護トランジスタ設置部分の上層金属配線が表
示用ＴＦＴアレイ部７に対し、平行に敷設してある場合
の本発明の適用例である。
【０００８】表示用ＴＦＴアレイ部７と駆動用ＩＣ接続
端子部８との間の下層走査線１と上層コモン配線６との
交点付近に静電破壊防止用保護トランジスタを設ける。
端子部８との間の下層走査線１と上層コモン配線６との
交点付近に静電破壊防止用保護トランジスタを設ける。
【０００９】シリコン膜３は保護トランジスタとなるべ
きゲート電極２の上部とその周囲のみならず、上層コモ
ン配線６の敷設領域を利用して各下層走査線ごとに設置
してある保護トランジスタを連結するようにパターニン
グする。
きゲート電極２の上部とその周囲のみならず、上層コモ
ン配線６の敷設領域を利用して各下層走査線ごとに設置
してある保護トランジスタを連結するようにパターニン
グする。
【００１０】上層コモン配線６の左右の保護トランジス
タのシリコン膜３を連結し、さらに下層走査線１の全て
（４００本とする）の保護トランジスタを下層走査線１
の直交方向に連結した場合、シリコン膜３の敷設面積お
よびこのシリコン膜３と下層走査線１との間で形成され
るコンデンサの容量は従来の各々の保護トランジスタご
とに孤立したシリコン膜の１個のパターンの場合と比べ
て８００倍以上になり、製造工程中に従来と同等の電荷
を帯電してもゲート電極２とシリコン膜３との間に存在
する保護トランジスタのゲート絶縁膜（図示せず）中へ
の電荷の注入や、これらゲート絶縁膜の絶縁破壊は大幅
に抑制される。
タのシリコン膜３を連結し、さらに下層走査線１の全て
（４００本とする）の保護トランジスタを下層走査線１
の直交方向に連結した場合、シリコン膜３の敷設面積お
よびこのシリコン膜３と下層走査線１との間で形成され
るコンデンサの容量は従来の各々の保護トランジスタご
とに孤立したシリコン膜の１個のパターンの場合と比べ
て８００倍以上になり、製造工程中に従来と同等の電荷
を帯電してもゲート電極２とシリコン膜３との間に存在
する保護トランジスタのゲート絶縁膜（図示せず）中へ
の電荷の注入や、これらゲート絶縁膜の絶縁破壊は大幅
に抑制される。
【００１１】図２は、上層金属配線が表示用ＴＦＴアレ
イ部７に対し、垂直に敷設してある場合の本発明による
第２の実施例である。
イ部７に対し、垂直に敷設してある場合の本発明による
第２の実施例である。
【００１２】表示用ＴＦＴアレイ部７と駆動用ＩＣ接続
端子部８との間の下層コモン配線１１と上層信号線１６
との交点付近に静電破壊防止用保護トランジスタを設け
る。
端子部８との間の下層コモン配線１１と上層信号線１６
との交点付近に静電破壊防止用保護トランジスタを設け
る。
【００１３】ゲート電圧を下層コモン配線１１より供給
する保護トランジスタを下層コモン配線１１の駆動用Ｉ
Ｃ接続端子部８側に形成し、ゲート電圧を上層信号線１
６より供給する保護トランジスタを下層コモン配線１１
の表示用ＴＦＴアレイ部７側に設置する。
する保護トランジスタを下層コモン配線１１の駆動用Ｉ
Ｃ接続端子部８側に形成し、ゲート電圧を上層信号線１
６より供給する保護トランジスタを下層コモン配線１１
の表示用ＴＦＴアレイ部７側に設置する。
【００１４】そして同一の上層信号線に対して設置され
るこれら２個の保護トランジスタのシリコン膜３を上層
信号線１６の敷設領域を利用して連結する。
るこれら２個の保護トランジスタのシリコン膜３を上層
信号線１６の敷設領域を利用して連結する。
【００１５】上層信号線１６が表示用ＴＦＴアレイ部１
７に対し垂直になっているので各々の上層信号線１６に
ある保護トランジスタのシリコン膜３を上層信号線１６
の敷設領域を利用して連結することはできず、同一信号
線の２個の保護トランジスタのシリコン膜同志を連結し
たシリコン膜３はこの面積を大きくするために表示用Ｔ
ＦＴアレイ部１７の内部まで上層信号線１６の敷設領域
を利用してパターニングする。
７に対し垂直になっているので各々の上層信号線１６に
ある保護トランジスタのシリコン膜３を上層信号線１６
の敷設領域を利用して連結することはできず、同一信号
線の２個の保護トランジスタのシリコン膜同志を連結し
たシリコン膜３はこの面積を大きくするために表示用Ｔ
ＦＴアレイ部１７の内部まで上層信号線１６の敷設領域
を利用してパターニングする。
【００１６】第１の実施例の場合と同様にこの場合も、
従来の個々の保護トランジスタに孤立したシリコン膜１
個のパターンの場合に比べて、シリコン膜の敷設面積及
びＴＦＴアレイ部も含めて下層配線との間に形成される
コンデンサの容量を数百倍にすることができる。
従来の個々の保護トランジスタに孤立したシリコン膜１
個のパターンの場合に比べて、シリコン膜の敷設面積及
びＴＦＴアレイ部も含めて下層配線との間に形成される
コンデンサの容量を数百倍にすることができる。
【００１７】
【発明の効果】以上説明したように本発明は、従来の孤
立していた保護トランジスタ膜を、シリコン膜と同時に
形成されるシリコン膜によって連結したり、場合によっ
ては上層金属配線の敷設領域を利用して表示用ＴＦＴア
レイ部の中にまで冗長的にパターニングすることによ
り、シリコン膜と下層配線との間で形成されるコンデン
サの容量が従来の数百倍以上になるという効果を有す
る。そして、製造工程中に従来と同等の電荷を帯電して
も、保護トランジスタのゲート絶縁膜中への電荷の注入
や、これらゲート絶縁膜の絶縁破壊は抑制され、その結
果、保護トランジスタのしきい値変動などの電気特性異
常に起因する液晶表示装置の線状の表示欠陥の発生が抑
制されるという効果を有する。
立していた保護トランジスタ膜を、シリコン膜と同時に
形成されるシリコン膜によって連結したり、場合によっ
ては上層金属配線の敷設領域を利用して表示用ＴＦＴア
レイ部の中にまで冗長的にパターニングすることによ
り、シリコン膜と下層配線との間で形成されるコンデン
サの容量が従来の数百倍以上になるという効果を有す
る。そして、製造工程中に従来と同等の電荷を帯電して
も、保護トランジスタのゲート絶縁膜中への電荷の注入
や、これらゲート絶縁膜の絶縁破壊は抑制され、その結
果、保護トランジスタのしきい値変動などの電気特性異
常に起因する液晶表示装置の線状の表示欠陥の発生が抑
制されるという効果を有する。
【図１】本発明の第１の実施例を示す平面図である。
【図２】本発明の第２の実施例を示す平面図である。
【図３】従来の静電破壊防止用保護トランジスタ構造を
示す平面図である。
示す平面図である。
１ 下層配線 ２ ゲート電極 ３ シリコン膜 ４ スルーホール ５ 上層配線 ６ 上層コモン配線 ７ 表示用ＴＦＴアレイ部 ８ 駆動用ＩＣ接続端子部 １１ 下層コモン配線 １６ 上層信号線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (3)
- 【請求項１】 表示用ＴＦＴアレイ部と駆動用ＩＣ接続
端子部との間に形成された複数の静電破壊防止用トラン
ジスタを有する液晶表示装置において、前記複数の静電
破壊防止用トランジスタが、ゲート電極と、前記ゲート
電極上に形成された絶縁膜と、前記絶縁膜上に形成され
た半導体膜と、前記半導体膜上に形成されたソース電極
及びドレイン電極とを有し、前記半導体膜は前記静電破
壊防止用トランジスタの複数個に渡って連続して形成さ
れていることを特徴とする液晶表示装置。 - 【請求項２】 前記複数の静電破壊防止用トランジスタ
間の前記半導体膜は前記ソース電極及び前記ドレイン電
極の配線下に形成されていることを特徴とする請求項１
記載の液晶表示装置。 - 【請求項３】 前記半導体膜はシリコンから成ることを
特徴とする請求項１又は請求項２記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24857691A JPH0588198A (ja) | 1991-09-27 | 1991-09-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24857691A JPH0588198A (ja) | 1991-09-27 | 1991-09-27 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0588198A true JPH0588198A (ja) | 1993-04-09 |
Family
ID=17180189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24857691A Pending JPH0588198A (ja) | 1991-09-27 | 1991-09-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0588198A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010107976A (ja) * | 2008-10-03 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2014197681A (ja) * | 2008-10-03 | 2014-10-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020170840A (ja) * | 2008-09-19 | 2020-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| JP2021526657A (ja) * | 2018-06-04 | 2021-10-07 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 静電気保護回路、アレイ基板及び表示装置 |
-
1991
- 1991-09-27 JP JP24857691A patent/JPH0588198A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020170840A (ja) * | 2008-09-19 | 2020-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| US12300691B2 (en) | 2008-09-19 | 2025-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel portion and non-linear element including oxide semiconductor layer |
| JP2010107976A (ja) * | 2008-10-03 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| KR101273972B1 (ko) * | 2008-10-03 | 2013-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| JP2014197681A (ja) * | 2008-10-03 | 2014-10-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9082688B2 (en) | 2008-10-03 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9570470B2 (en) | 2008-10-03 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10367006B2 (en) | 2008-10-03 | 2019-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Display Device |
| JP2021526657A (ja) * | 2018-06-04 | 2021-10-07 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 静電気保護回路、アレイ基板及び表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0152375B1 (ko) | 액정표시장치 | |
| KR100270468B1 (ko) | 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법 | |
| US6088073A (en) | Display device with destaticizing elements and an electrostatic pulse delaying element connected to each of the destaticizing elements | |
| KR100235133B1 (ko) | 반도체장치 | |
| US6157066A (en) | Semiconductor aggregate substrate and semiconductor device with fuse structure to prevent breakdown | |
| US6384878B1 (en) | Liquid crystal display having an electrostatic protection circuit | |
| KR100598735B1 (ko) | 액정표시소자의 정전기 방지회로 | |
| US6538708B2 (en) | Liquid crystal display with static discharge circuit | |
| CN106773414A (zh) | 接地防护电路及制作方法、阵列基板及制作方法、显示装置 | |
| US4736342A (en) | Method of forming a field plate in a high voltage array | |
| JP3006584B2 (ja) | 薄膜トランジスタアレイ | |
| KR100281374B1 (ko) | 이온 주입법을 이용한 전자 장치 제조 방법 | |
| JPH06202151A (ja) | 薄膜トランジスタアレイ | |
| JPH0588198A (ja) | 液晶表示装置 | |
| US5219771A (en) | Method of producing a thin film transistor device | |
| JPH10325963A (ja) | アクティブマトリクス型表示装置の製造方法 | |
| JPH09197376A (ja) | 半導体素子静電対策構造 | |
| US6703662B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000267137A (ja) | 液晶表示装置 | |
| JPH0473938A (ja) | 半導体装置の製造方法 | |
| JPH01255831A (ja) | 平面デイスプレイ | |
| JP3628125B2 (ja) | アクティブマトリクス基板及びアクティブマトリクス型液晶表示装置 | |
| JP2901820B2 (ja) | 薄膜トランジスタ型液晶表示装置 | |
| US6153911A (en) | Metal oxide semiconductor device and method manufacturing the same | |
| JP2780539B2 (ja) | 液晶表示装置 |