CN106773414A - 接地防护电路及制作方法、阵列基板及制作方法、显示装置 - Google Patents

接地防护电路及制作方法、阵列基板及制作方法、显示装置 Download PDF

Info

Publication number
CN106773414A
CN106773414A CN201710002581.6A CN201710002581A CN106773414A CN 106773414 A CN106773414 A CN 106773414A CN 201710002581 A CN201710002581 A CN 201710002581A CN 106773414 A CN106773414 A CN 106773414A
Authority
CN
China
Prior art keywords
ground connection
cabling
connection cabling
protection circuit
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710002581.6A
Other languages
English (en)
Inventor
任艳伟
徐敬义
张琨鹏
刘宇
赵艳艳
张伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710002581.6A priority Critical patent/CN106773414A/zh
Publication of CN106773414A publication Critical patent/CN106773414A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Abstract

本发明公开一种接地防护电路及制作方法、阵列基板及制作方法、显示装置，涉及显示技术领域，为以降低静电对GOA电路的损伤，使显示面板显示图像正常。所述接地防护电路包括设在GOA电路外围的多条接地走线，每条所述接地走线与柔性电路板的接地点相连；其中，各条所述接地走线相互绝缘。所述显示装置包括上述技术方案所提的接地防护电路。本发明提供的接地防护电路用于保护GOA电路。

Description

接地防护电路及制作方法、阵列基板及制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种接地防护电路及制作方法、阵列基板及制作方法、显示装置。
背景技术
阵列基板行驱动(Gate Driver On Array，缩写为GOA)电路是一种控制阵列基板中不同行薄膜晶体管打开和关闭，以调节显示面板中液晶层不同部分的透光度，从而实现液晶显示器图像显示的控制电路。
一般来说，GOA电路直接制作在阵列基板上，并与阵列基板中的行薄膜晶体管相连；而考虑到静电释放的影响，还在GOA电路的外围形成一条与柔性电路的板的接地连接点相连的接地走线，构成接地回路，以减少静电对GOA电路的影响。但是，由于保护GOA电路不受显示面板外部的静电影响的接地走线只有一条，在静电过多的情况下，静电不仅通过接地走线从柔性电路板的接地连接点导出，而且还有可能通过接地走线与GOA电路所形成的电场进入GOA电路，导致GOA电路损伤，以致在显示面板出现异常显示或显示图像发红的问题。
发明内容
本发明的目的在于提供一种接地防护电路及制作方法、阵列基板及制作方法、显示装置，以降低静电对GOA电路的损伤，使显示面板显示图像正常。
为了实现上述目的，本发明提供如下技术方案：
一种接地防护电路，包括设在GOA电路外围的多条接地走线，每条所述接地走线与柔性电路板的接地点相连；其中，各条所述接地走线相互绝缘。
与现有技术相比，本发明提供的接地防护电路具有如下有益效果：
本发明提供的接地防护电路中，通过在GOA电路外围设置多条相互绝缘的接地走线，使得静电导出的途径增加，这样当静电过多时，就能减少通过接地走线与GOA电路所形成的电场进入GOA电路的静电电量，从而降低静电对GOA电路的损伤，使显示面板显示图像正常。
本发明还提供了一种接地防护电路的制作方法，包括：依次形成多条接地走线，每条所述接地走线与柔性电路板的接地点相连；其中，各条所述接地走线相互绝缘。
与现有技术相比，本发明提供的接地防护电路的制作方法的有益效果与上述技术方案提供的接地防护电路的有益效果相同，在此不做赘述。
本发明还提供了一种阵列基板，包括上述技术方案提供的所述的接地防护电路。
与现有技术相比，本发明提供的阵列基板的有益效果与上述技术方案提供的接地防护电路的有益效果相同，在此不做赘述。
本发明还提供了一种阵列基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管阵列和GOA电路；
在衬底基板与GOA电路的外围对应的部分形成接地防护电路；其中，形成所述接地防护电路的方法采用上述技术方案提供的所述的接地防护电路的制作方法。
与现有技术相比，本发明提供的阵列基板的制作方法的有益效果与上述技术方案提供的接地防护电路的有益效果相同，在此不做赘述。
本发明还提供了一种显示装置，包括上述技术方案提供的所述的阵列基板。
与现有技术相比，本发明提供的显示装置的有益效果与上述技术方案提供的接地防护电路的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例一提供的接地防护电路在阵列基板上的位置示意图
图2为图1的X-X’剖视图；
图3为图1中Y-Y’剖视图；
图4为本发明实施例四提供的阵列基板的制作流程图；
附图标记：
1-阵列基板， 2-GOA电路；
20-绝缘层， 21-上接地走线；
210-金属放电尖， 22-下接地走线；
220-尖端放电孔， 3-接地点。
具体实施方式
为了进一步说明本发明实施例提供的接地防护电路及制作方法、阵列基板及制作方法、显示装置，下面结合说明书附图进行详细描述。
实施例一
请参阅图1-3，本发明实施例提供的接地防护电路，包括设在GOA电路2外围的多条接地走线，每条接地走线与柔性电路板的接地点3相连；其中，各条接地走线相互绝缘。
具体实施时，各条接地走线将静电通过柔性电路板的接地点3导出。
通过本实施例提供的接地防护电路的具体实施过程可知，本实施例提供的接地防护电路中，通过在GOA电路2外围设置多条相互绝缘的接地走线，使得静电导出的途径增加，这样当静电过多时，就能减少通过接地走线与GOA电路所形成的电场进入GOA电路2的静电电量，从而降低静电对GOA电路2的损伤，使显示面板显示图像正常。
可以理解的是，请参阅图1，本实施例提供的接地防护电路中，多条接地走线形成在阵列基板1的非显示区域，以避免接地防护电路对阵列基板的显示区域的影响。
进一步，请参阅图2，各条接地走线在阵列基板1的正投影重叠，各条接地走线沿所述阵列基板的厚度方向分布；即各条接地走线是叠置在一起，这样各条接地走线在阵列基板1的正投影才能重叠；但为了保证各条接地走线之间绝缘，使得静电能够从不同的接地走线被导出，相邻两条接地走线之间需要通过绝缘层20实现绝缘，当然也可以通过其他绝缘手段实现。
请参阅图3，至少一条接地走线上开设有至少一个尖端放电孔220；其中，尖端放电孔220中形成有与尖端放电孔220的孔壁具有间隙的金属放电尖210；金属放电尖210与尖端放电孔220所在的接地走线相邻的接地走线电连接；当前接地走线的金属放电尖210用于在对应的尖端放电孔220中放电，将当前接地走线的静电导入到对应的尖端放电孔220所在的接地走线。由于接地走线上形成有尖端放电孔220，且尖端放电孔220中形成有与尖端放电孔210的孔壁具有间隙的金属放电尖210，该金属放电尖210与尖端放电孔220所在的接地走线相邻的接地走线电连接，这样在具有金属放电尖210的接地走线聚集了大量静电时，可以通过金属放电尖210在尖端放电孔220中进行尖端放电，使具有金属放电尖210的接地走线所聚集的静电导入到对应尖端放电孔220所在的接地走线上，这样就能将金属放电尖210所在的接地走线上的静电分散导出，极大的降低了通过接地走线与GOA电路2所形成的电场进入GOA电路2的静电电量。
而且，由于各条接地走线在阵列基板1的正投影重叠，各条接地走线沿阵列基板的厚度方向分布，在金属放电尖在尖端放电孔中进行尖端放电时，就能将原来沿接地走线与GOA电路2方向(可以看做沿图2从左至右的方向)传递的静电，转变成沿这阵列基板厚度方向(可以看做沿图3由上至下的方向)传递的静电导出。
示例性的，请参阅图2和图3，本实施例提供的接地防护电路，包括两条设在阵列基板1的接地走线，分别为上接地走线21和下接地走线22，上接地走线21和下接地走线在阵列基板1的正投影重合，上接地走线21和下接地走线22沿着阵列基板1的厚度方向分布，且为了实现上接地走线21和下接地走线22的绝缘，在上接地走线21和下接地走线22之间还设有绝缘层20；另外，下接地走线22开设有尖端放电孔220，该尖端放电孔220与绝缘层20上的绝缘通孔连通，上接地走线21与尖端放电孔220对应的位置设有金属放电尖210，该金属放电尖210伸入尖端放电孔220，并与尖端放电孔220的孔壁具有间隙，以保证上接地走线21和下接地走线22之间绝缘。
具体实施时，上接地走线21上的静电可以通过上接地走线21的金属放电尖210在下接地走线22的尖端放电孔220尖端放电，使得上接地走线21的静电瞬间转移到下接地走线22上，从而将聚集在上接地走线21的静电能够部分的转移至下接地走线22，这不仅能够增加静电导出的路径，提高接地防护电路的静电导出能力，而且还能够防止上接地走线21聚集的静电向GOA电路2转移，减少了静电对GOA电路2的影响，提高了显示装置的显示效果。
可以理解的是，由于上接地走线21位于下接地走线22的上方，因此，上接地走线21上的静电可以通过上接地走线21的金属放电尖210在下接地走线22的尖端放电孔220尖端放电时，在上接地走线21与下接地走线22之间形成垂直电场，垂直电场的方向与阵列基板1的厚度方向相同。
实施例二
请参阅图1-3本发明实施例提供了一种接地防护电路的制作方法，包括：依次形成多条接地走线，每条接地走线与柔性电路板的接地点3相连；其中，各条接地走线相互绝缘。具体实施时，各条接地走线将静电通过柔性电路板的接地点3导出。
与现有技术相比，本实施例提供的接地防护电路的制作方法的有益效果与实施例一提供的接地防护电路的有益效果相同，在此不做赘述。
进一步，请参阅图1，多条接地走线形成在阵列基板1的非显示区域；请参阅图2和图3，各条接地走线在阵列基板1的正投影重叠，各条接地走线沿阵列基板1的厚度方向分布。
可以理解的是，要使得各条接地走线在阵列基板1的正投影重叠，各条接地走线沿阵列基板1的厚度方向分布，则在形成各条接地走线时，是逐层形成接地走线，即形成当前接地走线后，在当前接地走线的上方形成下一条接地走线。而且，为了使相邻两条接地走线绝缘，在形成当前接地走线后，形成一层绝缘层20，然后再形成下一条接地走线。
可选的，请参阅图3，当前接地走线形成后，在当前接地走线形成至少一个尖端放电孔220，形成下一条接地走线时，在当前接地走线的尖端放电孔220中形成与当前接地走线的尖端放电孔220的孔壁具有间隙的金属放电尖210；
当前接地走线的金属放电尖210用于在对应的尖端放电孔220中放电，将当前接地走线的静电导入到对应的尖端放电孔220所在的接地走线。
实施例三
请参阅图1，本发明实施例提供了一种阵列基板，包括实施例一提供的接地防护电路。
与现有技术相比，本发明实施例提供的阵列基板与上述实施例一提供的接地防护电路的有益效果相同，在此不做赘述。
实施例四
请参阅图4，本发明实施例提供了一种阵列基板的制作方法，具体包括如下步骤：
S1：提供一衬底基板，在衬底基板上形成薄膜晶体管阵列和GOA电路2；
S2：在衬底基板与GOA电路2的外围对应的部分形成接地防护电路；其中，形成接地防护电路的方法采用实施例二提供的接地防护电路的制作方法。
与现有技术相比，本发明实施例提供的阵列基板的制作方法的有益效果与上述实施例一提供的接地防护电路的有益效果相同，在此不做赘述。
进一步，请参阅图3，为了避免接地走线因为静电过于聚集，导致静电向GOA电路2导入的问题，上述实施例提供的阵列基板的制作方法，在形成所述接地防护电路时，当前接地走线形成后，在当前接地走线形成至少一个尖端放电孔220，形成下一条接地走线时，在当前接地走线的尖端放电孔中形成与当前接地走线的尖端放电孔220的孔壁具有间隙的金属放电尖210。
具体的，请参阅图2和图3，当接地防护电路包括下接地走线22和上接地走线21，形成接地防护电路的方法包括：
第一步，在衬底基板形成下接地走线22；
第二步，在下接地走线22形成至少一个尖端放电孔220；
第三步，在下接地走线22上方形成上接地走线21，使上接地走线21在下接地走线22的尖端放电孔220中形成金属放电尖210。
而且，为了使得下接地走线22与上接地走线21绝缘，上接地走线21的金属放电尖210与下接地走线22的尖端放电孔220之间具有间隙，且在衬底基板形成下接地走线22后，在下接地走线上形成绝缘层20，并通过构图工艺开设贯穿孔在绝缘层20和下接地走线22的尖端放电孔220，这样在制作上接地走线21时，就会同时在上尖端放电孔220中形成金属放电尖。
可选的，为了简化阵列基板1的制作工艺，上述实施例中的下接地走线22与GOA电路2的遮光层或薄膜晶体管阵列的遮光层在同一次构图工艺中形成；下接地走线22的尖端放电孔与薄膜晶体管阵列的层间绝缘层在同一次构图工艺中形成；上接地走线21与薄膜晶体管阵列的源漏极在同一次构图工艺中形成，这样在制作薄膜晶体管阵列和GOA电路2的时候，就能够完成接地防护电路的制作，而无需另外增加制作工艺，以制作接地防护电路；换句话说，在不用增加任何掩膜板和阵列基板厚度的前提下，制作接地防护电路，极大的简化了制作工艺，使得静电能够充分导出，避免静电对GOA电路2的影响。
实施例五
本发明实施例提供了一种显示装置，包括实施例三提供的阵列基板。
与现有技术相比，本发明实施例提供的显示装置的有益效果与上述实施例一提供的接地防护电路的有益效果相同，在此不做赘述。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种接地防护电路，其特征在于，包括设在GOA电路外围的多条接地走线，每条所述接地走线与柔性电路板的接地点相连；其中，各条所述接地走线相互绝缘。
2.根据权利要求1所述的接地防护电路，其特征在于，多条所述接地走线形成在阵列基板的非显示区域；各条所述接地走线在阵列基板的正投影重叠，各条所述接地走线沿所述阵列基板的厚度方向分布；
至少一条所述接地走线上开设有至少一个尖端放电孔；其中，所述尖端放电孔中形成有与所述尖端放电孔的孔壁具有间隙的金属放电尖；所述金属放电尖与所述尖端放电孔所在的接地走线相邻的接地走线电连接；
当前所述接地走线的金属放电尖用于在对应的尖端放电孔中放电，将当前所述接地走线的静电导入到对应的尖端放电孔所在的接地走线。
3.一种接地防护电路的制作方法，其特征在于，包括：依次形成多条接地走线，每条所述接地走线与柔性电路板的接地点相连；其中，各条所述接地走线相互绝缘。
4.根据权利要求3所述的防护电路的制作方法，其特征在于，多条所述接地走线形成在阵列基板的非显示区域；各条所述接地走线在阵列基板的正投影重叠，各条所述接地走线沿所述阵列基板的厚度方向分布；
当前所述接地走线形成后，在当前所述接地走线形成至少一个尖端放电孔，形成下一条接地走线时，在当前所述接地走线的尖端放电孔中形成与当前所述接地走线的尖端放电孔的孔壁具有间隙的金属放电尖；
当前所述接地走线的金属放电尖用于在对应的尖端放电孔中放电，将当前所述接地走线的静电导入到对应的尖端放电孔所在的接地走线。
5.一种阵列基板，其特征在于，包括权利要求1或2所述的接地防护电路。
6.一种阵列基板的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管阵列和GOA电路；
在衬底基板与GOA电路的外围对应的部分形成接地防护电路；其中，形成所述接地防护电路的方法采用权利要求3所述的接地防护电路的制作方法。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，形成所述接地防护电路的方法中，当前所述接地走线形成后，在当前所述接地走线形成至少一个尖端放电孔，形成下一条接地走线时，在当前所述接地走线的尖端放电孔中形成与当前所述接地走线的尖端放电孔的孔壁具有间隙的金属放电尖。
8.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述接地防护电路包括下接地走线和上接地走线，形成所述接地防护电路的方法包括：
在所述衬底基板形成下接地走线；
在所述下接地走线形成至少一个尖端放电孔；
在所述下接地走线上方形成上接地走线，使所述上接地走线在所述下接地走线的尖端放电孔中形成金属放电尖。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述下接地走线与所述GOA电路的遮光层或所述薄膜晶体管阵列的遮光层在同一次构图工艺中形成；所述下接地走线的尖端放电孔与薄膜晶体管阵列中的层间绝缘层在同一次构图工艺中形成；所述上接地走线与所述薄膜晶体管阵列的源漏极在同一次构图工艺中形成。
10.一种显示装置，其特征在于，包括权利要求5所述的阵列基板。
CN201710002581.6A 2017-01-03 2017-01-03 接地防护电路及制作方法、阵列基板及制作方法、显示装置 Pending CN106773414A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710002581.6A CN106773414A (zh) 2017-01-03 2017-01-03 接地防护电路及制作方法、阵列基板及制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710002581.6A CN106773414A (zh) 2017-01-03 2017-01-03 接地防护电路及制作方法、阵列基板及制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN106773414A true CN106773414A (zh) 2017-05-31

Family

ID=58949304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710002581.6A Pending CN106773414A (zh) 2017-01-03 2017-01-03 接地防护电路及制作方法、阵列基板及制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN106773414A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107390440A (zh) * 2017-07-18 2017-11-24 昆山龙腾光电有限公司 显示装置
CN108461492A (zh) * 2018-05-30 2018-08-28 武汉华星光电技术有限公司 薄膜晶体管阵列基板、显示面板以及显示装置
WO2018219128A1 (zh) * 2017-06-01 2018-12-06 京东方科技集团股份有限公司 阵列基板及显示装置
CN109036140A (zh) * 2018-08-29 2018-12-18 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
WO2019047151A1 (zh) * 2017-09-08 2019-03-14 华为技术有限公司 一种显示模组、显示面板、显示装置及电子设备
TWI666502B (zh) * 2017-07-07 2019-07-21 友達光電股份有限公司 顯示面板
US11056513B2 (en) 2018-05-30 2021-07-06 Wuhan China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate, display panel and display device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2747676Y (zh) * 2004-08-06 2005-12-21 上海环达计算机科技有限公司 防止静电导通破坏的排线
CN1878444A (zh) * 2005-06-10 2006-12-13 明基电通股份有限公司 静电放电防护的电路板
CN101236315A (zh) * 2007-02-02 2008-08-06 群康科技(深圳)有限公司 液晶显示装置
CN102890591A (zh) * 2012-09-28 2013-01-23 北京京东方光电科技有限公司 一种触摸屏、触控显示装置及触摸屏的制造方法
CN102967975A (zh) * 2012-11-16 2013-03-13 深圳市华星光电技术有限公司 一种液晶显示面板及液晶显示装置
CN203387772U (zh) * 2013-06-28 2014-01-08 青岛歌尔声学科技有限公司 印刷电路板和电子产品
CN104423112A (zh) * 2013-08-30 2015-03-18 乐金显示有限公司 液晶显示装置及其制造方法
CN104461097A (zh) * 2013-09-13 2015-03-25 恒颢科技股份有限公司 触控面板
CN106094374A (zh) * 2016-06-17 2016-11-09 京东方科技集团股份有限公司 电路基板、显示面板和显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2747676Y (zh) * 2004-08-06 2005-12-21 上海环达计算机科技有限公司 防止静电导通破坏的排线
CN1878444A (zh) * 2005-06-10 2006-12-13 明基电通股份有限公司 静电放电防护的电路板
CN101236315A (zh) * 2007-02-02 2008-08-06 群康科技(深圳)有限公司 液晶显示装置
CN102890591A (zh) * 2012-09-28 2013-01-23 北京京东方光电科技有限公司 一种触摸屏、触控显示装置及触摸屏的制造方法
CN102967975A (zh) * 2012-11-16 2013-03-13 深圳市华星光电技术有限公司 一种液晶显示面板及液晶显示装置
CN203387772U (zh) * 2013-06-28 2014-01-08 青岛歌尔声学科技有限公司 印刷电路板和电子产品
CN104423112A (zh) * 2013-08-30 2015-03-18 乐金显示有限公司 液晶显示装置及其制造方法
CN104461097A (zh) * 2013-09-13 2015-03-25 恒颢科技股份有限公司 触控面板
CN106094374A (zh) * 2016-06-17 2016-11-09 京东方科技集团股份有限公司 电路基板、显示面板和显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018219128A1 (zh) * 2017-06-01 2018-12-06 京东方科技集团股份有限公司 阵列基板及显示装置
US10729005B2 (en) 2017-06-01 2020-07-28 Beijing Boe Otptoelectronics Technology Co., Ltd. Array substrate and display device
TWI666502B (zh) * 2017-07-07 2019-07-21 友達光電股份有限公司 顯示面板
CN107390440A (zh) * 2017-07-18 2017-11-24 昆山龙腾光电有限公司 显示装置
WO2019047151A1 (zh) * 2017-09-08 2019-03-14 华为技术有限公司 一种显示模组、显示面板、显示装置及电子设备
CN108461492A (zh) * 2018-05-30 2018-08-28 武汉华星光电技术有限公司 薄膜晶体管阵列基板、显示面板以及显示装置
CN108461492B (zh) * 2018-05-30 2021-03-30 武汉华星光电技术有限公司 薄膜晶体管阵列基板、显示面板以及显示装置
US11056513B2 (en) 2018-05-30 2021-07-06 Wuhan China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate, display panel and display device
CN109036140A (zh) * 2018-08-29 2018-12-18 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
US11127735B2 (en) 2018-08-29 2021-09-21 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate area surrounded by wiring having plurality of tips on side thereof

Similar Documents

Publication Publication Date Title
CN106773414A (zh) 接地防护电路及制作方法、阵列基板及制作方法、显示装置
US20190004655A1 (en) Display Device with Multilayered Capacitor
CN103946742B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN104865762B (zh) 像素结构及显示面板
CN106324924B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN104134671B (zh) 薄膜晶体管阵列基板及其制造方法
KR101153528B1 (ko) 액티브 매트릭스 기판, 표시 장치 및 텔레비전 수상기
EP2743766B1 (en) Manufacturing method for array substrate
CN101339923B (zh) 形成薄膜晶体管阵列面板的方法及薄膜晶体管阵列面板
CN103728799B (zh) 具有最小边框的液晶显示装置
CN108732841A (zh) 一种显示面板及其制备方法、显示装置
CN206833100U (zh) 显示面板及显示装置
CN105911787A (zh) 一种阵列基板以及显示面板
CN109742113A (zh) 一种阵列基板、其制备方法及相关装置
CN110231892A (zh) 触控显示装置
CN108227326A (zh) 阵列基板及其制造方法、触控显示面板
CN107958922A (zh) 显示基板及其制造方法、显示面板
CN108492761A (zh) 一种显示面板和电子设备
CN106298842A (zh) 有机发光显示装置及其制造方法
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN100426105C (zh) 液晶显示器件及其制造方法
CN102655156A (zh) 一种阵列基板及其制造方法
CN206301110U (zh) 显示基板及显示装置
CN102929051A (zh) 一种防静电液晶显示屏及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531