JP2019109978A - 回路分離素子および半導体装置 - Google Patents

Abstract

【課題】故障した半導体素子を回路から分離し、システム全体の運転継続を可能とする回路分離素子および半導体装置を提供する。【解決手段】 回路分離素子は、絶縁体と、前記絶縁体上に設けられた第１電極と、前記絶縁体上において前記第１電極から離間した位置に設けられた第２電極と、前記絶縁体上に設けられ、前記第１電極および前記第２電極にそれぞれ接続された複数の線状導体とを備える。前記線状導体の数は、前記第１電極と前記第２電極との間を流れる最大電流値を前記線状導体の最小アーク電流値で除した値よりも多い。【選択図】図１

Description

実施形態は、回路分離素子および半導体装置に関する。

インバータなどのパワーエレクトロニクス機器は、複数の半導体素子を内蔵し、大電力制御に用いられる。例えば、交通および送配電などの用途では、電力制御システムに高い信頼度が求められるが、これらの機器を構成する複数の半導体素子のうちの１つでも短絡故障するとシステムの運用を継続することができなくなる。通常、半導体素子の偶発的な短絡故障を回避することは困難であり、システムの信頼度を低下させる要因となっている。そこで、一部の半導体素子が故障したとしても運転の継続が可能な冗長性を有したシステムの検討が進められている。しかしながら、そのようなシステムでは、予備機器の配置による大型化、高コスト化を避けることは難しい。

特開２０１１−１９９９４０号公報 特開２０１３−３８８６４号公報 特開２０１４−２３６５８０号公報 特許第５４８９５８６号

実施形態は、故障した半導体素子を回路から分離し、システム全体の運転継続を可能とする回路分離素子および半導体装置を提供する。

実施形態に係る回路分離素子は、絶縁体と、前記絶縁体上に設けられた第１電極と、前記絶縁体上において前記第１電極から離間した位置に設けられた第２電極と、前記絶縁体上に設けられ、前記第１電極および前記第２電極にそれぞれ接続された複数の線状導体と、を備える。前記線状導体の数は、前記第１電極と前記第２電極との間を流れる最大電流値を前記線状導体の最小アーク電流値で除した値よりも多い。

また、実施形態に係る半導体装置は、半導体素子と、前記半導体素子に直列接続された回路分離素子と、を備える。前記回路分離素子は、絶縁体と、前記絶縁体上に設けられた第１電極と、前記絶縁体上において前記第１電極から離間した位置に設けられた第２電極と、前記絶縁体上に設けられ、前記第１電極および前記第２電極にそれぞれ接続された複数の線状導体と、を含み、前記半導体装置の最大定格電流は、前記線状導体の数に、前記線状導体の最小アーク電流値を乗じた値よりも小さい。

実施形態に係る回路分離素子を模式的に示す斜視図である。 実施形態に係る回路分離素子を示す模式図である。 実施形態に係る回路分離素子の特性を示す模式図である。 実施形態に係る回路分離素子の特性を示すグラフである。 実施形態に係る半導体装置を示す模式図である。 実施形態に係る半導体装置の動作を示す模式図である。 実施形態に係る半導体装置の示す回路図である。 実施形態に係る回路分離素子および試験回路を示す模式図である。 実施形態に係る試験回路にて測定される電圧波形および電流波形を例示する模式図である。 実施形態に係る回路分離素子の試験結果を示す模式図である。 実施形態に係る回路分離素子の別の試験結果を示す模式図である。

以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。

さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。

図１は、実施形態に係る回路分離素子１を模式的に示す斜視図である。回路分離素子１は、例えば、絶縁性基板１０、電極２０、３０および複数の線状導体４０を含む。電極２０、３０および線状導体４０は、絶縁性基板１０の上面１０_Ｔの上に設けられる。

図１に示すように、電極２０は、電極３０からＸ方向に離間した位置に配置される。線状導体４０は、それぞれＸ方向に延在し、電極２０および電極３０に接続される。線状導体４０は、例えば、電極２０および３０と同じ材料を含む。すなわち、線状導体４０は、電極２０および３０と一体に設けられる。また、線状導体４０は、電極２０および３０とは異なる材料を含んでも良い。

絶縁性基板１０の材料は、絶縁性を有していれば、有機材料、無機材料の区分によらず、どのような材料でも用いることができる。絶縁性基板１０は、例えば、高耐熱絶縁材料であるガラスおよびセラミックスの少なくともいずれか一方を含むことが好ましい。また、絶縁性基板１０には、エポキシ樹脂、フェノール樹脂、フッ素系樹脂、ポリイミドなどを用いても良いし、それらとシリカやアルミナ、窒化アルミニウムなどの絶縁性フィラー粒子、または、ガラス繊維などの絶縁性繊維を組み合わせた材料を用いても良い。

電極２０および３０には、例えば、ワイヤボンディングもしくはハンダ接合が可能な金属材料を用いる。線状導体４０には、例えば、銅および銅合金、アルミニウムおよびアルミニウム合金、スズ、亜鉛、ビスマス、ニッケルのいずれか一つを用いることが好ましいが、これらに限定される訳ではない。また、線状導体４０には、酸化物が絶縁性を有する金属を用いることが好ましい。すなわち、線状導体４０が酸素を含む雰囲気中で溶融した時、その表面に絶縁性の酸化物が形成されることが好ましい。これにより、溶断（分離）された線状導体４０の電気抵抗が顕著に増大するため、回路分離速度の向上や分離後の絶縁信頼性を確保することができる。さらに、絶縁性基板１０と線状導体４０との間にチタニウム（Ｔｉ）やクロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）およびこれらを含んだ化合物などの密着性を向上させる材料を介在させても良い。

電極２０、３０および線状導体４０は、例えば、スキージ印刷などのマスクを用いる印刷法や、インクジェットやバブルジェット（登録商標）、インプリントなどのマスクレスの印刷法を用いて形成することができる。また、めっき、スパッタリング、真空蒸着、イオンプレーティングなどの薄膜形成法およびフォトリソグラフィを用いて形成することもできる。

図２（ａ）および（ｂ）は、実施形態に係る回路分離素子１を示す模式図である。図２（ａ）は、絶縁性基板１０の上面を示す平面図であり、図２（ｂ）は、図２（ａ）中に示す２Ｂ−２Ｂ線に沿った断面図である。なお、図２（ａ）および（ｂ）に示す電極２０、３０および線状導体４０は例示であり、実施形態は、これらに限定される訳ではない。

図２（ａ）に示すように、線状導体４０は、Ｘ方向に延在し、長さＬを有する。また、線状導体４０は、Ｙ方向の幅Ｗ_Ｍを有する。線状導体４０は、例えば、Ｘ方向に延びる線状に設けられ、Ｌ≫Ｗ_Ｍである。線状導体４０は、例えば、間隔Ｗ_Ｓを持ってＹ方向に並べて配置される。

図２（ｂ）に示すように、線状導体４０は、Ｚ方向の厚さＴ_Ｍを有する。また、線状導体４０を覆う絶縁膜５０が設けられる。絶縁膜５０は、例えば、シリコン酸化膜、シリコン窒化膜もしくはシリコン酸窒化膜である。絶縁膜５０は、例えば、ＣＶＤ（Chemical Vapor Deposition）法、コーティング法もしくはスパッタ法を用いて形成される。絶縁膜５０は、電極２０および３０の上に位置する開口５０_Ｈを有する。

回路分離素子１は、例えば、半導体素子の故障により電極２０と電極３０との間に短絡電流が流れた場合、そのジュール熱により線状導体４０が溶融され、電極２０と電極３０との間の電気接続が分断されることにより機能する。

図３は、回路分離素子１のモデル化された特性を示す模式図である。例えば、線状導体４０の並列数をＮとし、電極２０と電極３０との間を流れる電流をｉとする。すなわち、線状導体４０には、それぞれｉ／Ｎの電流が流れるものとする。

図３に示すように、電極２０と電極３０との間の電流ｉおよび線状導体４０の発熱量Ｑは、時間ｔ＝０においてステップ状に発生し、時間ｔに対して一定とする。この場合、線状導体４０の抵抗は、所定の温度の値を用い、温度Ｔに依存せず一定とする。例えば、銅を材料とする場合、Ｔ＝１０００℃の抵抗値を用いる。

線状導体４０の温度変化量ΔＴ（＝Ｔ−Ｔ_Ｒ）は、次式（１）を用いて算出され、時間ｔに対して室温Ｔ_Ｒからリニアに増加する。

ここで、Ｑ_Ｔ（＝Ｑ×ｔ）は累積発熱量、Ｃは熱容量、ｒは比抵抗、ρは密度、ｃは比熱である。また、断面積Ｓは、複数の線状導体４０の全断面積であり、Ｓ＝Ｗ_Ｍ×Ｔ_Ｍ×Ｎである。

式（１）に示すように、線状導体４０の温度変化量ΔＴは、電流iおよび時間ｔを変数とする関数として表され、材料の比抵抗ｒ、密度ρ、比熱ｃおよび断面積Ｓに依存する。ここで、線状導体４０の長さＬは、式中でキャンセルされる。したがって、理想的には、線状導体４０を構成する材料を指定すれば、断面積Ｓが温度上昇のパラメータとなることが分かる。また、線状導体４０の断面積が電流の流れる方向に変化する場合は、直方体に近似した場合の断面積Ｓを用いる。

さらに、単位電流あたりの断面積（Ｓ／ｉ）は、次式（２）で表される。

ここで、ｔ＝ｔｒ、ΔＴ＝Ｔｍ−Ｔ_Ｒとして、線状導体４０の断面積Ｓの上限を求めることができる。Ｔｍは、線状導体４０の融点であり、ｔｒは、線状導体４０の温度が融点に達するまでの時間である。

電力制御システムには、短絡故障を検知し、その動作を停止させる保護回路が設けられる。例えば、保護回路が動作し、電力制御システムを停止させるまでの時間をｔｏｆｆとする。電力制御システムに回路分離素子１を適用し、例えば、ｔｒ＜ｔｏｆｆとすることにより、電力制御システムが停止する前に故障した半導体素子を回路から分離することができる。これにより、回路分離素子１に接続された半導体素子が故障したとしても、電力制御システムの運転を継続することができる。

例えば、線状導体４０の材料が銅もしくは銅合金である場合、ｔｒ＝１０μｓｅｃ、Ｔｍ＝１０８５℃、Ｔ_Ｒ＝２５℃として計算すると、単位電流あたりの断面積Ｓは、１４×１０^−６ｍｍ^２／Ａとなる。すなわち、１Ａの電流が断面積１４×１０^−６ｍｍ^２を有する線状導体４０を流れた場合、その温度は、短絡電流が流れ始めてから１０μｓｅｃで、銅の融点１０８５℃に達する。

電極２０と電極３０との間に流れる最大電流をＩｍａｘとすれば、時間ｔｒ以内に線状導体４０を溶断するための断面積Ｓの最大値Ｓｍａｘは、式（３）で表される。

線状導体４０の並列数Ｎは、Ｓｍａｘを線状導体４０のそれぞれの断面積（Ｗ_Ｍ×Ｔ_Ｍ）で除した値と同じか、それよりも小さい。ここで、最大電流Ｉｍａｘは、例えば、線状導体４０を溶断する電流値である。

一方、線状導体４０が溶断される時に、それぞれの線状導体４０に流れる電流が大きいと、溶断された部分においてアーク放電が持続する。このため、電極２０と電極３０との間の電気接続が完全に分離されず、システムは、停止に至る場合がある。

回路を分離する際のアークの発生および持続については研究例（参考文献：Paul G. Slade, "ELECTRICAL CONTACTS (PRINCIPLES AND APPLICATIONS)", 2nd Edition, CRC Press, 2014）があり、例えば、各線状導体４０の電流が最小アーク電流値を超えると、アーク放電が持続することがわかっている。最小アーク電流値は、材料ごとの固有値であり、例えば、アルミニウムの最小アーク電流値は０．４Ａであり、タングステンの最小アーク電流値は１．０Ａである。

なお、これらの研究例は、電気接点における結果であり、１つの指標を開示するものである。すなわち、１対の金属部材の接点が乖離する際に発生するアーク電流に関するものである。本実施形態における線状導体の分離後の端部においても電気接点と同様のアーク放電が生じ、それを持続させない電流閾値、すなわち、最小アーク電流値があると考えられる。しかしながら、その閾値は、電気接点における最小アーク電流と必ずしも一致するものではないことに留意すべきである。

各線状導体４０を流れる電流は、最小アーク電流値よりも小さくすることが好ましい。すなわち、線状導体４０の並列数Ｎを増し、それぞれの電流値を最小アーク電流値よりも小さくすることが望ましい。例えば、並列数Ｎは、最大電流Ｉｍａｘを最小アーク電流値Ｉａｒｃ＿ｍｉｎで除した値よりも大きい。結果として、線状導体４０の並列数Ｎは、式（４）に示す範囲内にあることが好ましい。

例えば、半導体装置やインバータにおける短絡電流は、概ね1００Ａ〜２０００Ａである。したがって、線状導体４０の材料をアルミニウムとすれば、その並列数Ｎは、２５０〜５０００である。また、線状導体４０の材料をタングステンとすれば、並列数Ｎは、１００〜２０００となる。

また、回路分離素子１は、半導体素子と共に、例えば、インバータのケース内に配置される。このため、回路分離素子１のサイズと同等、もしくは、それよりも小さいことが好ましい。例えば、回路分離素子１のサイズを、半導体素子と同程度の１５ｍｍ□とし、短絡電流を２０００Ａとすれば、アルミニウムを材料とする線状導体４０の場合、並列方向における線状導体４０の密度は、３３４本／ｍｍ以上となる。また、短絡電流を１００Ａとしても、線状導体４０の密度は１７本／ｍｍ以上となる。

このように、高密度に配置される線状導体４０において、その断面積Ｓを最適化する場合、Ｙ方向の幅Ｗ_Ｍを変化させるよりも、Ｚ方向の厚さＴ_Ｍを変化させる方が好ましい。すなわち、Ｙ方向の幅Ｗ_Ｍを変化させると、回路分離素子１のＹ方向のサイズが大きくなり、回路分離素子１を小型化する際の阻害要因となる場合がある。

図４は、実施形態に係る回路分離素子の特性を示すグラフである。横軸は、線状導体４０の厚さＴ_Ｍであり、縦軸は、回路分離時間ｔｒである。図３中のプロットは、線状導体４０の幅Ｗ_Ｍおよびその間隔Ｗ_Ｓを０．１〜３マイクロメートル（μｍ）の範囲で変化させた結果を表している。

この例では、線状導体４０が短絡電流により分離される過程を過渡熱解析し、回路分離時間ｔｒ［μｓｅｃ］を計算している。実際に、幅Ｗ_Ｍ［μｍ］、間隔Ｗ_Ｓ［μｍ］および厚さＴ_Ｍ［μｍ］が回路分離時間ｔｒへ与える影響をパラメータサーベイし、回帰式（５）を得た。図４は、回帰式（５）を用いて算出したｔｒをプロットしたグラフである。

ｔｒ＝０．５３×Ｗ_Ｍ−０．５８×Ｗ_Ｓ＋５．０×Ｔ_Ｍ＋１．５・・・（５）

例えば、ＩＧＢＴを用いた半導体装置では、短絡電流を検出した後、保護回路が作動するまでの時間ｔｏｆｆは１０μｓｅｃである。したがって、ｔｒ＜１０μｓｅｃとすることにより、半導体装置もしくは電力制御システムを停止させないで、その運転を継続することができる。

図４に示すように、Ｗ_Ｍ＝Ｗ_Ｓ＝０．１μｍの時、ｔｒ＜１０μｓｅｃとなる厚さＴ_Ｍは、例えば、２．１μｍ以下である。また、Ｗ_Ｍ＝Ｗ_Ｓ＝３μｍの時、ｔｒ＜１０μｓｅｃとなる厚さＴ_Ｍは、例えば、１．５μｍ以下である。

このように、複数の線状導体４０のＸ方向およびＹ方向のサイズの拡大を抑制しつつ、Ｚ方向の高さを低くすることができる。さらに、回路分離素子１のＺ方向の高さを低くするために、絶縁性基板１０を薄層化しても良い。例えば、回路分離素子１は、半導体素子と共に半導体装置のケース内に実装される。したがって、線状導体４０の厚さＴ_Ｍおよび絶縁性基板１０の厚さを含む回路分離素子１のＺ方向の高さは、例えば、ケースの内高と同じか、それよりも低いことが好ましい。また、半導体素子が金属ワイヤを介して基板配線に接続される場合、実装後のケース内における回路分離素子１の高さは、例えば、ワイヤのルーピング高さよりも低くなることが望ましい。

図５（ａ）および（ｂ）は、実施形態に係る半導体装置１００を示す模式図である。半導体装置１００は、並列配置された複数の半導体素子、例えば、ｎ個のトランジスタＴｒ１〜Ｔｒｎを含み、インバータ回路に用いられる。図５（ａ）は、トランジスタＴｒ１〜Ｔｒｎの配置を示す平面である。図５（ｂ）は、図５（ａ）中に示す４Ｂ−４Ｂ線に沿った断面図である。

図５（ａ）に示すように、半導体装置１００は、複数の配線１１０と、配線１２０と、配線１３０と、を含む。配線１２０および１３０は、それぞれＹ方向に延びる。配線１１０は、配線１２０と配線１３０との間において、Ｙ方向に並べて配置される。トランジスタＴｒ１〜Ｔｒｎは、配線１２０および１３０に並列接続され、例えば、配線１２０と配線１３０との間を流れる電流をオンオフ制御する。トランジスタＴｒ１〜Ｔｒｎは、それぞれ配線１１０の上にマウントされる。

半導体装置１００は、複数の回路分離素子１と、複数の接続導体１４０とをさらに備える。回路分離素子１は、配線１１０と配線１２０とに跨って配置され、トランジスタＴｒ１〜Ｔｒｎにそれぞれ直列接続される。このように、回路分離素子１をトランジスタＴｒ１〜Ｔｒｎの近傍にそれぞれ配置することにより、余分な配線を省略し、コンパクトに実装することができる。接続導体１４０は、配線１１０と配線１３０とに跨って配置され、配線１１０と配線１３０とを電気的に接続する。

配線１１０、１２０および１３０は、例えば、絶縁性基板上に設けられた銅箔やアルミニウム箔を加工した配線部材であっても良い。また、配線１１０、配線１２０および１３０は、例えば、互いに独立したリードフレームであっても良い。半導体素子は、例えば、ＩＧＢＴもしくはパワーＭＯＳＦＥＴである。

図５（ｂ）は、配線１１０および１２０に接続された回路分離素子１を示す断面図である。図５（ｂ）に示すように、回路分離素子１は、絶縁性基板１０の上面１０_Ｔを配線１１０および１２０側に向けて実装される。電極２０は、接続部材６０を介して配線１１０に接続される。電極３０は、接続部材７０を介して配線１２０に接続される。結果として、線状導体４０は、配線１１０と配線１２０との間のスペースに向き合うように配置される。接続部材６０および７０は、例えば、ハンダや導電性接着剤、拡散接合部材、金属の直接接合部材もしくは金属粒子の焼結接合部材を含む。

上記の構成は例示であり、実施形態はこれに限定される訳ではない。例えば、絶縁性基板１０の裏面側にも電極２０および３０につながったボンディング用の電極が配置され、電極２０、３０および線状導体４０を上方に向けて実装する形態でも良い。また、ワイヤボンディングにより電極２０および３０を配線１１０および１２０にそれぞれ接続する形態でも良い。

図６は、実施形態に係る半導体装置１００の動作を示す模式平面図である。例えば、トランジスタＴｒ１〜Ｔｒｎのうちの１つであるトランジスタＴｒ１が短絡故障を起こしたとする。図示しないゲート回路からトランジスタＴｒ１〜Ｔｒｎをオフする信号が伝達された時、正常なトランジスタＴｒ２〜Ｔｒｎは、ＯＦＦ状態となるが、トランジスタＴｒ１は、短絡（ＯＮ）状態のままである。このため、配線１２０と配線１３０との間に所定の電圧が供給され、短絡電流Ｉ_ＳＣが流れる。

例えば、回路分離素子１に代えて、配線１１０と配線１２０との間にも接続導体１４０が配置されていると、短絡電流Ｉ_ＳＣは、トランジスタＴｒ１を通過して配線１３０に流れ続ける。このため、保護回路が短絡電流Ｉ_ＳＣを検知し、半導体装置１００を含むインバータを停止させることになる。

これに対し、半導体装置１００では、配線１１０と配線１２０との間に配置された回路分離素子１に流れる短絡電流Ｉ_ＳＣにより線状導体４０が溶断され、保護回路が検知する前に短絡電流Ｉ_ＳＣを遮断することができる。これにより、トランジスタＴｒ１は、インバータ回路から分離され、正常なトランジスタＴｒ２〜Ｔｒｎによりインバータの運転を継続することができる。

例えば、半導体装置１００を用いて３相インバータ回路を構成するとすれば、トランジスタＴｒ１には、少なくとも半導体装置１００の最大定格電流Ｉｄｍａｘの３倍の短絡電流が流れることになる。回路分離素子１が、そのようなインバータ回路に適用される場合、線状導体４０の並列数Ｎは、好ましくは、３Ｉｄｍａｘ／Ｉａｒｃ＿ｍｉｎ以上である。線状導体４０の並列数Ｎの最小値は、電力制御システムの構成に依存するが、少なくとも半導体装置１００の最大定格電流Ｉｄｍａｘを線状導体４０の最小アーク電流Ｉａｒｃ＿ｍｉｎ、すなわち、線状導体４０の分離後に発生するアークを抑制できる閾値電流で除した値よりも大きいことが望ましい。

図７（ａ）〜（ｃ）は、実施形態に係る半導体装置を示す回路図である。図７（ａ）および（ｂ）は、半導体装置１００を例示する回路図であり、図７（ｃ）は、実施形態の変形例に係る半導体装置２００を示す回路図である。

図７（ａ）〜（ｃ）に示すように、トランジスタＴｒとダイオードＦＷＤとが並列に配置される。トランジスタＴｒは、例えば、パワーＭＯＳＦＥＴもしくはＩＧＢＴである。

回路分離素子１は、図７（ａ）に示すように、トランジスタＴｒのドレイン（コレクタ）側に直列接続されても良いし、図７（ｂ）に示すように、トランジスタＴｒのソース（エミッタ）側に直列接続されても良い。この場合、半導体装置１００の内部には、トランジスタＴｒと同数の回路分離素子１が配置される。

図７（ｃ）に示すように、トランジスタＴｒのソース側およびドレイン側の両方に回路分離素子１をそれぞれ配置しても良い。これにより、トランジスタＴｒは、ソース側ドレイン側の両方において回路から分離される。例えば、トランジスタＴｒには、図示しないゲート回路が接続されている。通常、ゲート回路は、高耐圧設計されておらず、主回路の高電圧が印加されると破壊される恐れがある。このため、故障したトランジスタＴｒに加えて、それに接続されたゲート回路も主回路から分離することが好ましい。半導体装置２００では、トランジスタＴｒのソース側およびドレイン側にそれぞれ回路分離素子１を配置することにより、ゲート回路の分離も実現する。

図７（ａ）〜（ｃ）に示す回路配置は例示であり、実施形態は、これらに限定される訳ではない。例えば、並列接続された複数のトランジスタに１つの回路分離素子１を直列接続することも可能である。これにより、空きスペースが少ない半導体装置にも回路分離素子１を配置することができる。

［実施例］
以下、図８〜図１１を参照して、本実施形態の実施例を説明する。ここでは、最もアーク放電が持続しやすい金属の一つであるアルミニウムを材料とする線状導体の最小アーク電流値の測定例を説明する。

図８（ａ）は、本実施例に係る回路分離素子２を示す模式図である。回路分離素子２は、絶縁性基板１０、電極２０、３０および複数の線状導体４０を含む。線状導体４０は、絶縁性基板１０の上に設けられ、絶縁膜５０に覆われる。線状導体４０は、アルミニウムであり、絶縁膜５０は、シリコン酸化膜である。回路分離素子２は、さらに、封止材８０に覆われる。封止材８０は、パワーモジュールの封止材料として一般的なシリコーンゲルである。

図８（ｂ）は、試験回路３００を模式的に示す回路図である。この回路では、短絡電流をコンデンサの放電電流で模擬した高圧分離試験を実施できる。電源電圧Ｖｓは２ｋＶ、コンデンサＣは３μＦ、配線のインダクタンスは４００ｍＨである。

回路分離素子２は、リレーを介してコンデンサＣに接続される。リレーをＯＦＦした状態でコンデンサＣを充電した後、リレーをＯＮして回路分離素子２へ放電電流を流し、線状導体４０を分離させる。この間、リレーと回路分離素子２との間の測定点に接続されたオシロスコープにて電圧波形および電流波形を測定する。

図９（ａ）および（ｂ）は、試験回路３００にて測定される電圧波形および電流波形を例示する模式図である。図９（ａ）は、電圧波形を示す模式図であり、図９（ｂ）は、電流波形を示す模式図である。

線状導体４０が分離された後のアーク放電が抑制された場合、測定点では、図９（ａ）に示すステップ状の電圧波形が観測される。また、これに対応する電流波形は、図９（ｂ）に示すパルス状となる。すなわち、リレーをＯＮした瞬間に流れる電流により線状導体４０が溶断され、回路分離素子２を介した電流経路が遮断される。そして、測定点における電流値はゼロとなる。

これに対し、線状導体４０が分離された後もアーク放電が持続する場合には、時間の経過とともに低下する電圧波形が観測され、アーク電流が継続して流れる。これにより、アーク放電の有無を検出することができる。また、アーク放電が持続する場合には、線状導体４０を覆う封止部材であるシリコーンゲルが損傷する。このため、回路分離素子２の外観の変化からも、持続的なアークの有無を判定することができる。

図１０は、試験結果を示す模式図である。図１０には、各線状導体４０に流れる分離電流と電源電圧の関係が示されている。ここでは、線状導体４０の長さＬ（図８（ａ）参照）を１ｍｍ〜５ｍｍとした場合の結果を示している。ここで、「分離電流」とは、線状導体４０を溶断する電流、すなわち、各線状導体４０に流すことができる最大電流値である。

図１０中に示す白丸Ａは、アーク放電が抑制されたポイントを示し、黒丸Ｂは、アーク放電が持続したポイントを示している。また、斜線で示された領域は、アーク放電を抑制可能な領域を表している。

図１０に示すように、アーク放電を抑制可能な電源電圧の範囲は、線状導体４０の長さＬに依存して変化する。また、分離電流を４０Ａ／本以下とすることにより、アーク放電の抑制が可能となることが分かる。

図１１は、別の試験結果を示す模式図である。図１１では、線状導体４０の長さＬを２ｍｍとした場合の各線状導体４０に流れる分離電流と電源電圧の関係が示されている。ここでも、電源電圧２ｋＶ以下、分離電流４０Ａ／本以下の範囲において、線状導体４０の分離後のアーク放電が抑制されることが分かる。

表１は、線状導体４０の幅ＷＭ（図２（ａ）参照）を変化させ、その並列数Nを変えた場合の測定結果を示している。線状導４０の並列数Ｎに対応して、各線状導体４０に流れる分離電流は、１０Ａ〜４５Ａの範囲で変化する。

表１に示すように、各線状導体４０に流れる分離電流を４０Ａ以下とすることにより、アーク放電を抑制できることが分かる。このように、各線状導体４０に流れる分離電流を４０Ａ／本とすることにより、線状導体４０の分離後のアーク放電を抑制することが可能となる。

言い換えれば、アルミニウムを材料とした線状導体４０の最小アーク電流値は、４０Ａ／本である。また、アルミニウム以外の材料を用いて線状導体４０を形成した場合、最小アーク電流は、４０Ａ／本よりも大きくなるものと考えられる。したがって、線状導体４０に用いる材料に関わらず、最小アーク電流を４０Ａ／本として、線状導体４０の並列数Ｎを決定することが可能である。

上記の測定結果に基づいた最小アーク電流は、前述した研究例に開示された材料固有の最小アーク電流よりも１ケタ以上大きい。この理由は、以下のように考えられる。

電気接点は、例えば、露出された１対の金属部材を機械的に接触している状態から離間させることにより電流を遮断する。高電圧下で電流を遮断しようとすると、金属部材間に微小なギャップが生じた状態で微弱なアーク放電が開始される。そして、このアーク放電を抑制する機構が存在しないため、小さな分離電流下においてもアーク放電が容易に持続される。

一方、実施形態に係る線状導体４０では、その分離の初期過程において微弱な放電が発生した場合、線状導体４０の周囲に存在する絶縁部材が絶縁状態を保持すると共に、熱を放散させ、アーク放電を抑制する。すなわち、線状導体４０を覆う絶縁部材は、消弧材として機能し、一般の高電圧用ヒューズ製品に用いられる消弧材と同様に放電を抑制する効果を奏する。

さらに、線状導体４０の電気的分離に至る過程では、線状導体４０は、その材料の融点以上の高温となる。このため、封止材８０として用いられるシリコーンゲル、もしくは、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂などが熱分解し、ガスを発生させる。そして、分離された線状導体４０の微小なギャップの間に流入たガスにより、熱の放散が促進され、結果として、線状導体４０の分離後のアーク放電が抑制される。

このように、線状導体４０を覆う絶縁膜および封止材８０を設けることにより、アーク放電を抑制する作用が働き、分離後のアーク放電の持続を回避することができる。このため、測定された最小アーク電流は、材料固有の値よりも大きくなる。

前述したように、半導体装置やインバータにおける短絡電流は、概ね１００Ａ〜２０００Ａである。したがって、最小アーク電流を４０Ａ／本とした時、線状導体４０の並列数Ｎは、少なくとも３〜５０である。

また、アーク放電の持続は、火災などの重大な二次災害を引き起こす可能性がある。そのため、安全係数を１０倍とした場合、分離電流の閾値は４Ａ／本となり、線状導体４０の並列数Ｎの最小値は、少なくとも３０〜５００とすることが好ましい。

さらに、半導体装置１００を用いて３相インバータ回路を構成する場合、トランジスタＴｒ１に流れる短絡電流は、少なくとも半導体装置１００の最大定格電流Ｉｄｍａｘの３倍であり、回路分離素子２における線状導体４０の並列数Ｎは、好ましくは、３Ｉｄｍａｘ／４０以上である。すなわち、線状導体４０の並列数Ｎの最小値は、少なくとも半導体装置１００の最大定格電流Ｉｄｍａｘを線状導体４０を分離する際に発生するアークが持続しない分離電流の閾値である４０Ａで除した値よりも大きいことが望ましい。

上記の実施形態によれば、電力制御システムに冗長性を持たせるために用いられる余剰のインバータや半導体装置が不要となり、電力制御システムの重量や容積の縮小が可能となる。また、回路分離素子１は、並列化された微細な線状導体を有し、それぞれの線状導体がジュール熱により溶断される際の電流を低減することができる。これにより、回路分離時のアーク放電の持続を回避できる。これにより、通常のヒューズのように多量の消弧材を用いる必要がなくなるため、回路分離素子１の実装面積を小さくすることができる。また、回路分離素子１を半導体装置１００内へ実装した場合、例えば、半導体装置１００の封止材が消弧材として機能し、回路分離時のアーク放電の持続をさらに抑制することができる。

また、半導体装置１００は、回路分離素子１によりトランジスタＴｒが回路分離された時に、それ外部へ通知する機能を有しても良い。これにより、他の健全な部品に対する電流負荷の変動を見積もり、電力制御システムの稼働可能な時間の予測や、メンテナンスプランを作成できる。したがって、電力制御システム全体の信頼性や実用性を向上させることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１、２…回路分離素子、 １０…絶縁性基板、 ２０、３０…電極、 ４０…線状導体、 ５０…絶縁膜、 ５０Ｈ…開口、 ６０、７０…接続部材、 ８０…封止材、 １００、２００…半導体装置、 １１０、１２０、１３０…配線、 １４０…接続導体、 ３００…試験回路、 Ｔｒ、Ｔｒ１〜Ｔｒｎ…トランジスタ

Claims (14)

1. 絶縁体と、
   前記絶縁体上に設けられた第１電極と、
   前記絶縁体上において前記第１電極から離間した位置に設けられた第２電極と、
   前記絶縁体上に設けられ、前記第１電極および前記第２電極にそれぞれ接続された複数の線状導体と、
   を備え、
   前記線状導体の数は、前記第１電極と前記第２電極との間を流れる最大電流値を、前記線状導体の最小アーク電流値で除した値よりも多い回路分離素子。
2. 前記最小アーク電流値は、４０Ａである請求項１記載の回路分離素子。
3. 前記最小アーク電流値は、前記線状導体の材料に固有の値である請求項１記載の回路分離素子。
4. 前記第１電極と前記第２電極との間に前記最大電流を流した場合に、前記第１電極と前記第２電極との間が電気的に分離される請求項１〜３のいずれか１つに記載の回路分離素子。
5. 前記線状導体は、酸化物が高抵抗体となる酸化性金属を含む請求項１〜４のいずれか１つに記載の回路分離素子。
6. 前記線状導体は、銅またはアルミニウムのいずれかを含む請求項１〜４のいずれか１つに記載の回路分離素子。
7. 前記第１電極、前記第２電極は、前記線状導体と同じ材料を含む請求項１〜６のいずれか１つに記載の回路分離素子。
8. 前記線状導体を覆う絶縁膜をさらに備えた請求項１〜７のいずれか１つに記載の回路分離素子。
9. 前記絶縁体は、ガラス、セラミックス、エポキシ樹脂、フェノール樹脂、ポリイミドおよびフッ素系樹脂のうちの少なくともいずれか１つを含む請求項１〜８のいずれか１つに記載の回路分離素子。
10. 半導体素子と、前記半導体素子に直列接続された回路分離素子と、を備え、
    前記回路分離素子は、
    絶縁体と、
    前記絶縁体上に設けられた第１電極と、
    前記絶縁体上において前記第１電極から離間した位置に設けられた第２電極と、
    前記絶縁体上に設けられ、前記第１電極および前記第２電極にそれぞれ接続された複数の線状導体と、
    を含み、
    前記線状導体の最小アーク電流値に前記線状導体の数を乗じた値よりも小さい最大定格電流を有する半導体装置。
11. 前記最小アーク電流値は、４０Ａである請求項１０記載の半導体装置。
12. 前記最小アーク電流値は、前記線状導体の材料に固有の値である請求項１０記載の半導体装置。
13. 前記半導体素子を含む複数の半導体素子を並列接続した回路を備え、
    前記回路分離素子は前記複数の半導体素子のそれぞれに直列接続され、
    前記回路分離素子に前記最大定格電流よりも大きい電流を流した場合に、それに直列接続された半導体素子が前記回路から電気的に分離される請求項９〜１２のいずれか１つに記載の半導体装置。
14. 前記半導体素子を実装した第１配線と、
    前記第１配線に並べて配置された第２配線と、
    をさらに備え、
    前記第１電極は、第１接続部材を介して前記第１配線に接続され、
    前記第２電極は、第２接続部材を介して前記第２配線に接続され、
    前記線状導体は、前記第１配線と前記第２配線との間のスペースに向き合うように配置された請求項１０〜１３のいずれか１つに記載の半導体装置。

Images