JP2014075437A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2014075437A JP2014075437A JP2012221458A JP2012221458A JP2014075437A JP 2014075437 A JP2014075437 A JP 2014075437A JP 2012221458 A JP2012221458 A JP 2012221458A JP 2012221458 A JP2012221458 A JP 2012221458A JP 2014075437 A JP2014075437 A JP 2014075437A
- Authority
- JP
- Japan
- Prior art keywords
- film
- fuse
- insulating film
- integrated circuit
- fuse element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 abstract description 8
- 238000009966 trimming Methods 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- 229910052782 aluminium Inorganic materials 0.000 description 18
- 239000005380 borophosphosilicate glass Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】レーザートリミング加工を行うヒューズ素子を有する半導体集積回路装置の信頼性を向上させる。
【解決手段】第２の多結晶Ｓｉ膜からなるヒューズ素子間に第１の多結晶Ｓｉ膜からなるダミーヒューズとダミーヒューズ上に窒化膜を設けることで、多結晶Ｓｉ膜からなるヒューズ素子の有無による層間膜の段差をなくし、ヒューズ開口領域の内側面と内部素子側の吸湿性のＳＯＧ膜が繋がることを防止し、より一層の信頼性向上を図る。
【選択図】図３
【解決手段】第２の多結晶Ｓｉ膜からなるヒューズ素子間に第１の多結晶Ｓｉ膜からなるダミーヒューズとダミーヒューズ上に窒化膜を設けることで、多結晶Ｓｉ膜からなるヒューズ素子の有無による層間膜の段差をなくし、ヒューズ開口領域の内側面と内部素子側の吸湿性のＳＯＧ膜が繋がることを防止し、より一層の信頼性向上を図る。
【選択図】図３
Description
本発明は、ヒューズ素子を有する半導体集積回路装置に関する。
ボルテージレギュレータやボルテージディテクタは、アナログ処理回路やロジック回路、容量、さらにブリーダー抵抗等で構成され、ブリーダー抵抗部には、検査工程で所望の電圧に調整できるように、抵抗選択用のヒューズ素子が設けられている。
その様な従来の半導体集積回路装置の一例を図４、図５および図６に示す。図４はヒューズ素子の平面図であり、図５は図４のＡ−Ａ'に沿った断面およびその両脇にそれぞれ配置されたＭＯＳトランジスタと抵抗体５１２とを含む断面図であり、図６は図４のＢ−Ｂ'に沿った断面図である。図５に示すように、ヒューズ素子４０５は、素子分離絶縁膜５０３上に設けられており、ＭＯＳトランジスタのゲート電極４０５ａと同一の導電材である不純物をドープされた多結晶Ｓｉ膜からなる。
多結晶Ｓｉ膜４０５は、層間絶縁膜５１３と平坦化膜であるＢＰＳＧ膜５１４とに覆われており、多結晶Ｓｉ膜の両端部近傍に達するコンタクト孔５１５がＢＰＳＧ膜５１４と層間絶縁膜５１３とに開孔されている。ＢＰＳＧ膜５１４上には、第１層目のアルミニウム膜５１６から成る配線が、図4に示したコンタクト孔４１５を介して多結晶Ｓｉ膜５０５にコンタクトする様にパターニングされている。アルミニウム膜５１６は、TEOSを原料としてプラズマＣＶＤ法で形成された第１層目の金属間絶縁膜５１８に覆われている。
この従来例では、第１層目のアルミニウム膜５１６の他に第２層目のアルミニウム膜(図示せず)も用いられている。このため、これらのアルミニウム膜同士の間の平坦化膜として、ＳＯＧ膜５１９が、回転塗布、キュアリング及びその後のエッチバックによって第１層目の金属間絶縁膜５１８上に形成されている。ＳＯＧ膜５１９は、ＴＥＯＳを原料としてプラズマＣＶＤ方で形成された第２層目の金属間絶縁膜５２０に覆われている。第２層目の金属間絶縁膜５２０はプラズマＣＶＤ法で形成されたオーバコート膜であるＳｉＮ膜５２１に覆われている。
また、多結晶Ｓｉ膜４０５上には、ヒューズ素子であるこの多結晶Ｓｉ膜４０５をレーザー光で切断するための開口領域４２２が設けられている。開口領域４２２は、アルミニウムパッド（図示せず）上のＳｉＮ膜５２１をエッチングする時のマスクを用いて同時にエッチングされたものであるが、オーバエッチングのために、第１層目の金属間絶縁膜５１８まで達している。このようにヒューズ開口領域４２２が第１層目の金属間絶縁膜５１８まで達していることで、第１層目の金属間絶縁膜の表面を平坦にしているＳＯＧ膜５１９が経路となり、外部から水あるいは水蒸気により水分が浸入し、半導体集積回路の内部素子に入り込み、半導体集積回路装置の長期信頼性不良の原因となっていた。特にＰＭＯＳトランジスタにおいては負のゲートバイアスを加えた場合にトランジスタの閾値電圧シフトが起こり、ＮＢＴＩ(Negative Bias Temperature Instability)として問題となっていた。
このようなヒューズ開口領域５２２からの水分侵入に起因する長期信頼性を劣化させない施策として、ヒューズ開口領域の外周に第１層目のアルミニウム膜で障壁となるようシールリング５１７を形成することでＩＣ内部に水分の侵入を防止する構造が紹介されている。（例えば、特許文献１、２参照）
しかしながら、ヒューズ開口領域４２２からの水分侵入を防ぐための障壁となる第１層目のアルミニウム膜でのシールリング４１７において、図５および図６に示すように多結晶Ｓｉ膜からなるヒューズ素子４０５の有無による段差の影響により、シールリング４１７の高さが低くなる領域が存在する。その結果、図５および図６に示したように従来の構造では、エッチバック時にシールリング４１７上のＳＯＧ膜５１９を十分に除去することはできず、ヒューズ開口領域４２２の内側面にあるＳＯＧ膜５１９と内部素子側にあるＳＯＧ膜５１９が水分の経路としてつながってしまい、ＩＣの特性劣化を引き起こす要因となる可能性がある。
本発明は、この様な問題を考慮して成されたもので、ヒューズ素子上の層間絶縁膜の平坦性を改良して、ヒューズ開口領域の内側面と内部素子側のＳＯＧ膜を完全に分断し、半導体集積回路の内部素子への水分侵入を防ぐことで信頼性向上を図った半導体集積回路装置を提供することを目的としている。
本発明は上記課題を解決するために、以下のような手段を用いた。
まず、半導体基板と、
前記半導体基板の表面に設けられた素子分離絶縁膜と、
前記素子分離絶縁膜の上に間隔を空けて配置された第１の多結晶シリコンからなる複数のダミーヒューズと、
前記複数のダミーヒューズを覆う窒化シリコン膜と、
前記窒化シリコン膜を介して、前記複数のダミーヒューズの間に配置された第２の多結晶シリコンからなるヒューズ素子と、
前記ヒューズ素子および前記複数のダミーヒューズの上に配置された絶縁膜と、
前記絶縁膜を介して、前記ヒューズ素子および前記複数のダミーヒューズの上に切れ目無く配置されたシールリングと、
前記絶縁膜に設けられた接続孔を介して前記ヒューズ素子に接続された第１配線層と、
前記第１配線層とその上方に配置された第２配線層との間に配置された第１金属間絶縁膜およびＳＯＧ膜および第２金属間絶縁膜と、
前記第２金属間絶縁膜の上に設けられた保護膜と、
前記保護膜を選択的に除去し、前記ヒューズ素子の上方に設けられたヒューズカットを容易に実施するための開口領域と、
を有する半導体集積回路装置とした。
前記半導体基板の表面に設けられた素子分離絶縁膜と、
前記素子分離絶縁膜の上に間隔を空けて配置された第１の多結晶シリコンからなる複数のダミーヒューズと、
前記複数のダミーヒューズを覆う窒化シリコン膜と、
前記窒化シリコン膜を介して、前記複数のダミーヒューズの間に配置された第２の多結晶シリコンからなるヒューズ素子と、
前記ヒューズ素子および前記複数のダミーヒューズの上に配置された絶縁膜と、
前記絶縁膜を介して、前記ヒューズ素子および前記複数のダミーヒューズの上に切れ目無く配置されたシールリングと、
前記絶縁膜に設けられた接続孔を介して前記ヒューズ素子に接続された第１配線層と、
前記第１配線層とその上方に配置された第２配線層との間に配置された第１金属間絶縁膜およびＳＯＧ膜および第２金属間絶縁膜と、
前記第２金属間絶縁膜の上に設けられた保護膜と、
前記保護膜を選択的に除去し、前記ヒューズ素子の上方に設けられたヒューズカットを容易に実施するための開口領域と、
を有する半導体集積回路装置とした。
また、前記シールリングは前記第１配線層と同じ材料により、同時に形成されることを特徴とする半導体集積回路装置とした。
本発明の半導体集積装置では、第２の多結晶Ｓｉ膜からなるヒューズ素子間に第１の多結晶Ｓｉ膜からなるダミーヒューズとダミーヒューズ上に窒化膜を設けることで、多結晶Ｓｉ膜からなるヒューズ素子有無の影響による層間膜の段差(高低差)がなくなり、シールリング上のＳＯＧ膜はインプロセス中で除去され、ヒューズ開口領域の内側面と内部素子側のＳＯＧ膜はシールリングで完全に分断される。このため、ＳＯＧ膜から吸収された水分は、シールリングにおいて堰き止められ、半導体集積回路の内部素子へ水分が進入しないので、半導体集積回路の信頼性を向上することができる。
以下に、この発明の実施の形態を図面に基づいて説明する。
図１に本発明の半導体装置の平面図、図２および図３に本発明の半導体装置の模式断面図を示す。
図１に本発明の半導体装置の平面図、図２および図３に本発明の半導体装置の模式断面図を示す。
図１を用いて、ヒューズ領域の平面構造について説明する。本発明の特徴は、ヒューズ素子に隣接してダミーヒューズ１０６を配置した点である。ここで、ヒューズ素子１０８は抵抗体と同じ層である第２の多結晶シリコン膜からなり、ヒューズ素子１０８の両端にはコンタクト領域がありコンタクト孔１１５を介して第１層目のアルミニウム配線１１６が形成されている。ヒューズ素子１０８の中央部はレーザー切断しやすいように両端部に比べ細くなっており、ヒューズ素子中央部の両側近傍には一定の間隔の隙間をおいてダミーヒューズ１０６が配置されている。ダミーヒューズ１０６はトランジスタのゲート電極と同じ層である第１の多結晶シリコン膜から形成されている。ダミーヒューズ１０６の表面は窒化シリコン膜(ＳｉＮ膜)１０７に覆われている。そして、複数のヒューズ素子１０８の中央部とダミーヒューズ１０６を跨いでヒューズ開口領域１２２が形成されている。そして、第１層目のアルミニウム膜からなるシールリング１１７がヒューズ開口領域１２２を囲んでその周囲に切れ目無く、閉曲線をなして配置されている。平坦化のためにシールリングはできるだけダミーヒューズの上に位置するように配置される。シールリングがダミーヒューズの上に配置されないのは、ヒューズ素子およびその両側にある隙間の部分の上方だけである。
図２は図１のＡ−Ａ'に沿った断面およびその両脇にそれぞれ配置されたＭＯＳトランジスタと抵抗体２１２とを含む断面図である。ヒューズ開口領域１２２の下には窒化シリコン膜１０７に覆われたダミーヒューズ１０６が配置されている。
次に、この様な半導体集積回路装置の構造を製造方法に即して説明する。Ｐ型シリコン半導体基板２０１上にＰＭＯＳトランジスタ領域に形成されたＮ型ウエル拡散層２０２と、特に記載はしないがＮＭＯＳ領域にＰ型ウエル拡散層を形成し、ＬＯＣＯＳ法により形成された酸化膜の素子分離絶縁膜２０３を例えば４０００〜８０００Å程形成している。
そして熱酸化によるゲート絶縁膜２０４を１００〜４００Å程度形成し、所望の閾値電圧を得るようにイオン注入を行なった後、ＣＶＤ法でゲート電極となる第１の多結晶Ｓｉ膜を堆積し、フォトレジストでパターニングを施しゲート電極２０５ａとヒューズ素子予定領域にダミーヒューズ１０６を形成する。このときゲート電極２０５ａおよびダミーヒューズ１０６となる第１の多結晶Ｓｉ膜中には、リンあるいはボロンをイオン注入あるいはＤｏｐｅｄ−ＣＶＤ法で拡散させ、電極の極性をＮ型もしくはＰ型多結晶Ｓｉ膜にしておく。その後、ＬＰＣＶＤ法を用いて、第１の多結晶Ｓｉ膜上に第１のＳｉＮ膜１０７を設ける。このように第１の多結晶Ｓｉ膜からなるダミーヒューズ１０６をＳｉＮ膜１０７で覆うことで、ＩＣの特性を調整するヒューズ素子をレーザートリミングする際に、ヒューズ素子同士がショートしてしまうことを防止する効果がある。なお、ヒューズ素子領域以外のＳｉＮ膜は除去しても良いし、このまま残しても良い。その後、抵抗体およびヒューズ素子を形成するために、第２の多結晶シリコンを堆積し、低濃度の不純物を注入する。目的に応じＰ型抵抗体でもＮ型抵抗体を形成する。また、Ｄｏｐｅｄ−ＣＶＤ法で形成しても良い。その後、フォトリソグラフィー工程の後、エッチングを施しパターンを形成し、高抵抗抵抗体２１２およびヒューズ素子１０８を作成する。
その後、ＰＭＯＳトランジスタのドレイン・ソースとなるＰ型高濃度不純物領域２１０、特に図示しないがＮＭＯＳトランジスタのソースおよびドレインとなるＮ型高濃度不純物領域を形成する。また、この時同時に、抵抗体２１２のコンタクト部分の低抵抗化およびヒューズ素子１０８の低抵抗化を図る為に、同時にＰ型またはＮ型の高濃度不純物のイオン注入を抵抗体の低濃度領域２０９の両側に配置されたコンタクト部２１１およびヒューズ素子全面に対して行い不純物濃度を十分に高くする。
その後、層間絶縁膜２１３と平坦化膜である絶縁膜のＢＰＳＧ膜２１４を形成したのち第１のコンタクト孔１１５を開口し、ＢＰＳＧ膜２１４上に、第１層目のアルミニウム膜１１６から成る配線が、コンタクト孔１１５を介して各要素素子にコンタクトする様にパターニングする。また、第１層目のアルミニウム膜１１６は後の工程で形成されるヒューズトリミングのための開口領域２２２とヒューズ素子１０８との間に水分侵入を防ぐ為のシールリング１１７としてパターニングされる。
その後、多層配線とするため第１層目の金属間絶縁膜２１８をたとえばＰ−ＣＶＤ法によるＴＥＯＳで形成する。この第１層目の金属間絶縁膜２１８上に平坦性をよくするためＳＯＧ膜２１９の回転塗布、キュアリング、エッチバックが施されるが、この結果ＳＯＧ膜２１９は残らずに第１層目の金属間絶縁膜２１８の表面が露出して平坦化された状態となる。さらに第１層目の金属間絶縁膜２１８の上にはＴＥＯＳを原料としてプラズマＣＶＤ法で形成された第２層目の金属間絶縁膜２２０が形成され、その後、第２のコンタクト孔(図示せず)を形成し、第２層目のアルミニウム膜(図示せず)を設ける。その後、第２層目のアルミニウム膜および第２層目の金属間絶縁膜２２０を覆うようにプラズマＣＶＤ法にて保護膜である第２のＳｉＮ膜２２１を形成する。そして、保護膜である第２のＳｉＮ膜２２１にアルミニウムパッド(図示せず)やトリミング加工のための開口領域２２２をエッチングにより選択的に設ける。
図３は図１のＢ−Ｂ'に沿った断面図である。図２および図３に示した本発明の構造のように、第２の多結晶Ｓｉ膜からなる隣り合うヒューズ素子１０８の間に、第１のＳｉＮ膜１０７で覆われた第１の多結晶Ｓｉ膜からなるダミーヒューズ１０６を設けることで、段差が緩和され、層間絶縁膜２１３とＢＰＳＧ膜２１４の平坦性が、ダミーヒューズが無い場合に比べ飛躍的に向上する。これにより図５および６の従来構造のようなヒューズ素子有無による段差の影響を無視することができるのでシールリング上にＳＯＧ膜２１９が入り込む隙間がなくなる。その結果、インプロセス中の平坦化技術であるエッチバック工程によりシールリング１１７上のＳＯＧ膜２１９は十分に除去され、シールリング２１７によりＳＯＧ膜２１９は十分に寸断され途切れる。このため、半導体集積回路装置の内部素子へＳＯＧ膜を介して水分が進入しないので、半導体集積回路装置の信頼性を向上させることができる。なお、ＳＯＧ膜がヒューズ開口領域内側面からの水分経路とならない様、シールリングでＳＯＧ膜を遮断できていれば、内部素子領域においてはアルミニウム配線間のスペースにＳＯＧ膜があっても構わない。
以上のようにして形成された本発明の半導体集積回路装置では、シールリング上の吸湿性を有するＳＯＧ膜がほぼ完全に除去されるので、開口領域から内部素子への水分の浸入が防止され、半導体集積回路の信頼性を向上させることが可能となる。
２０１ Ｐ型シリコン半導体基板
２０２ Ｎ型ウエル拡散層
２０３、５０３ 素子分離絶縁膜
２０４、５０４ ゲート絶縁膜
２０５、４０５ 第１の多結晶Ｓｉ膜からなるゲート電極(ヒューズ素子)
１０６ 第１の多結晶Ｓｉ膜からなるダミーヒューズ
１０７ 第１のＳｉＮ膜
１０８ 第２の多結晶Ｓｉ膜からなるヒューズ素子
２０９、５０９ 抵抗体の低濃度領域
２１０、５１０ Ｐ型高濃度不純物領域
２１１、５１１ 抵抗体の高濃度領域
２１２、５１２ 高抵抗抵抗体
２１３、５１３ 層間絶縁膜
２１４、５１４ ＢＰＳＧ膜
１１５、４１５ コンタクト孔
１１６、４１６ 第１層目のアルミニウム膜(配線層)
１１７、３１７ 第１層目のアルミニウム膜(シールリング)
２１８、５１８ 第１層目の金属間絶縁膜
２１９、５１９ ＳＯＧ膜
２２０、５２０ 第２層目の金属間絶縁膜
２２１、５２１ 第２のＳｉＮ膜
１２２、４２２ ヒューズ開口領域
２０２ Ｎ型ウエル拡散層
２０３、５０３ 素子分離絶縁膜
２０４、５０４ ゲート絶縁膜
２０５、４０５ 第１の多結晶Ｓｉ膜からなるゲート電極(ヒューズ素子)
１０６ 第１の多結晶Ｓｉ膜からなるダミーヒューズ
１０７ 第１のＳｉＮ膜
１０８ 第２の多結晶Ｓｉ膜からなるヒューズ素子
２０９、５０９ 抵抗体の低濃度領域
２１０、５１０ Ｐ型高濃度不純物領域
２１１、５１１ 抵抗体の高濃度領域
２１２、５１２ 高抵抗抵抗体
２１３、５１３ 層間絶縁膜
２１４、５１４ ＢＰＳＧ膜
１１５、４１５ コンタクト孔
１１６、４１６ 第１層目のアルミニウム膜(配線層)
１１７、３１７ 第１層目のアルミニウム膜(シールリング)
２１８、５１８ 第１層目の金属間絶縁膜
２１９、５１９ ＳＯＧ膜
２２０、５２０ 第２層目の金属間絶縁膜
２２１、５２１ 第２のＳｉＮ膜
１２２、４２２ ヒューズ開口領域
Claims (2)
- 半導体基板と、
前記半導体基板の表面に設けられた素子分離絶縁膜と、
前記素子分離絶縁膜の上に間隔を空けて配置された第１の多結晶シリコンからなる複数のダミーヒューズと、
前記複数のダミーヒューズを覆う窒化シリコン膜と、
前記窒化シリコン膜を介して、前記複数のダミーヒューズの間に配置された第２の多結晶シリコンからなるヒューズ素子と、
前記ヒューズ素子および前記複数のダミーヒューズの上に配置された絶縁膜と、
前記絶縁膜を介して、前記ヒューズ素子および前記複数のダミーヒューズの上に切れ目無く配置されたシールリングと、
前記絶縁膜に設けられた接続孔を介して前記ヒューズ素子に接続された第１配線層と、
前記第１配線層とその上方に配置された第２配線層との間に配置された第１金属間絶縁膜およびＳＯＧ膜および第２金属間絶縁膜と、
前記第２金属間絶縁膜の上に設けられた保護膜と、
前記保護膜を選択的に除去し、前記ヒューズ素子の上方に設けられたヒューズカットを容易に実施するための開口領域と、
を有する半導体集積回路装置。 - 前記シールリングは前記第１配線層と同じ材料により、同時に形成されることを特徴とする請求項１記載の半導体集積回路装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012221458A JP6150997B2 (ja) | 2012-10-03 | 2012-10-03 | 半導体集積回路装置 |
| TW102132993A TWI575697B (zh) | 2012-10-03 | 2013-09-12 | 半導體積體電路裝置 |
| US14/041,022 US8937365B2 (en) | 2012-10-03 | 2013-09-30 | Semiconductor integrated circuit device |
| CN201310455031.1A CN103715173B (zh) | 2012-10-03 | 2013-09-30 | 半导体集成电路装置 |
| KR1020130117353A KR102095507B1 (ko) | 2012-10-03 | 2013-10-01 | 반도체 집적회로 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012221458A JP6150997B2 (ja) | 2012-10-03 | 2012-10-03 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014075437A true JP2014075437A (ja) | 2014-04-24 |
| JP6150997B2 JP6150997B2 (ja) | 2017-06-21 |
Family
ID=50384385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012221458A Expired - Fee Related JP6150997B2 (ja) | 2012-10-03 | 2012-10-03 | 半導体集積回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8937365B2 (ja) |
| JP (1) | JP6150997B2 (ja) |
| KR (1) | KR102095507B1 (ja) |
| CN (1) | CN103715173B (ja) |
| TW (1) | TWI575697B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102471641B1 (ko) * | 2016-02-04 | 2022-11-29 | 에스케이하이닉스 주식회사 | 퓨즈구조 및 그를 포함하는 반도체장치 |
| CN113410209B (zh) * | 2021-06-09 | 2023-07-18 | 合肥中感微电子有限公司 | 一种修调电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521605A (ja) * | 1991-07-12 | 1993-01-29 | Sony Corp | 半導体装置 |
| JPH0722508A (ja) * | 1993-06-24 | 1995-01-24 | Hitachi Ltd | 半導体集積回路装置 |
| JPH07321209A (ja) * | 1994-05-25 | 1995-12-08 | Nec Kyushu Ltd | 半導体記憶装置及びその製造方法 |
| JPH09139431A (ja) * | 1995-11-15 | 1997-05-27 | Nec Corp | 半導体装置とその製造方法 |
| JP2001185551A (ja) * | 1999-12-27 | 2001-07-06 | Oki Electric Ind Co Ltd | 半導体装置の構造及び製造方法 |
| JP2002050692A (ja) * | 2000-08-01 | 2002-02-15 | Nec Corp | 半導体装置およびその製造方法 |
| JP2012114258A (ja) * | 2010-11-25 | 2012-06-14 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1056066A (ja) * | 1996-08-08 | 1998-02-24 | Matsushita Electron Corp | アンチヒューズ素子およびその製造方法 |
| JP2003086687A (ja) * | 2001-09-13 | 2003-03-20 | Seiko Epson Corp | 半導体装置 |
| KR100476694B1 (ko) * | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| US8749020B2 (en) * | 2007-03-09 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal e-fuse structure design |
| JP5616826B2 (ja) * | 2011-03-13 | 2014-10-29 | セイコーインスツル株式会社 | 抵抗回路を有する半導体装置 |
-
2012
- 2012-10-03 JP JP2012221458A patent/JP6150997B2/ja not_active Expired - Fee Related
-
2013
- 2013-09-12 TW TW102132993A patent/TWI575697B/zh not_active IP Right Cessation
- 2013-09-30 CN CN201310455031.1A patent/CN103715173B/zh not_active Expired - Fee Related
- 2013-09-30 US US14/041,022 patent/US8937365B2/en not_active Expired - Fee Related
- 2013-10-01 KR KR1020130117353A patent/KR102095507B1/ko active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521605A (ja) * | 1991-07-12 | 1993-01-29 | Sony Corp | 半導体装置 |
| JPH0722508A (ja) * | 1993-06-24 | 1995-01-24 | Hitachi Ltd | 半導体集積回路装置 |
| JPH07321209A (ja) * | 1994-05-25 | 1995-12-08 | Nec Kyushu Ltd | 半導体記憶装置及びその製造方法 |
| JPH09139431A (ja) * | 1995-11-15 | 1997-05-27 | Nec Corp | 半導体装置とその製造方法 |
| JP2001185551A (ja) * | 1999-12-27 | 2001-07-06 | Oki Electric Ind Co Ltd | 半導体装置の構造及び製造方法 |
| JP2002050692A (ja) * | 2000-08-01 | 2002-02-15 | Nec Corp | 半導体装置およびその製造方法 |
| JP2012114258A (ja) * | 2010-11-25 | 2012-06-14 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103715173A (zh) | 2014-04-09 |
| US20140091425A1 (en) | 2014-04-03 |
| KR102095507B1 (ko) | 2020-03-31 |
| US8937365B2 (en) | 2015-01-20 |
| JP6150997B2 (ja) | 2017-06-21 |
| TW201428930A (zh) | 2014-07-16 |
| KR20140043872A (ko) | 2014-04-11 |
| TWI575697B (zh) | 2017-03-21 |
| CN103715173B (zh) | 2017-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102156820B1 (ko) | 반도체 장치 | |
| TWI540725B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US9053961B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US20090085168A1 (en) | Semiconductor device and method for manufacturing same | |
| TWI555162B (zh) | 半導體積體電路裝置及其製造方法 | |
| TW201310613A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JP2015118975A (ja) | 半導体装置の製造方法 | |
| JP2019009385A (ja) | 半導体記憶装置 | |
| JP6150997B2 (ja) | 半導体集積回路装置 | |
| JP5981260B2 (ja) | 半導体装置 | |
| JP2006156960A (ja) | 半導体装置 | |
| JP2012004499A (ja) | 半導体装置およびその製造方法 | |
| JP6072858B2 (ja) | 半導体装置の製造方法 | |
| JP2014093438A (ja) | 半導体装置及び半導体装置の製造方法、半導体装置の特性調整方法 | |
| JP2011187816A (ja) | 半導体装置の製造方法 | |
| JP5666411B2 (ja) | 半導体装置 | |
| JP2011243861A (ja) | 半導体集積回路及びその製造方法 | |
| JPH04354137A (ja) | 半導体装置およびその製造方法 | |
| JP2012195607A (ja) | 高耐圧電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150806 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170524 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6150997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |