KR20010066135A - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20010066135A
KR20010066135A KR1019990067719A KR19990067719A KR20010066135A KR 20010066135 A KR20010066135 A KR 20010066135A KR 1019990067719 A KR1019990067719 A KR 1019990067719A KR 19990067719 A KR19990067719 A KR 19990067719A KR 20010066135 A KR20010066135 A KR 20010066135A
Authority
KR
South Korea
Prior art keywords
film
sog
layer
wiring
contact hole
Prior art date
Application number
KR1019990067719A
Other languages
English (en)
Other versions
KR100315455B1 (ko
Inventor
서영훈
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1019990067719A priority Critical patent/KR100315455B1/ko
Publication of KR20010066135A publication Critical patent/KR20010066135A/ko
Application granted granted Critical
Publication of KR100315455B1 publication Critical patent/KR100315455B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

절연막 위에 티타늄막과 질화 티타늄막, 알루미늄막, 질화 티타늄막으로 이루어진 배선을 형성하고 배선을 덮는 TEOS 산화막으로 이루어진 제1 층간 절연막을 증착한다. 이어, 제1 층간 절연막 위에 SOG막을 형성하고, SOG막을 식각하여 제1 층간 절연막을 드러낸 후, 질소 또는 질소와 수소가 혼합되어 있는 분위기에서 플라스마 처리하여 SOG막 위에 100Å 내지 200Å의 두께로 질화 규소막을 형성한다. 이어, TEOS 산화막으로 이루어진 제2 층간 절연막을 형성한 후, 제2 층간 절연막과 SOG막, 제1 층간 절연막을 식각하여 알루미늄막을 드러내는 접촉 구멍을 형성한다. 이어, 티타늄막과 질화 티타늄막과 같은 배리어막을 증착하고, 텅스텐막을 증착하여 접촉 구멍을 채운다. 이때, 접촉 구멍의 형성 시에 오정렬되더라도 질화 규소막은 식각되지 않으므로 SOG막이 드러나지 않는다.

Description

반도체 소자 및 그 제조 방법{a semiconductor device and a manufacturing method thereof}
본 발명은 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 소자에는 n형 또는 p형의 기판 위에 채널, 소스, 드레인 영역 등의 불순물이 도핑되어 있는 활성(active) 영역이 형성되어 있으며, 그 위에는 각각의 영역 상부에 접촉 구멍(contact)을 가지는 절연막이 형성되어 있고 절연막 위에는 접촉 구멍을 통하여 각각의 영역과 연결되는 배선이 형성되어 있다.
여기서, 반도체 소자가 점점 집적화될수록 반도체 소자의 면적이 줄어들기 때문에 배선을 무한정 길게 형성하는 데는 한계가 있다. 따라서, 이를 해결하기 위해서는 배선 층간에 절연막을 형성하고 절연막에 뚫린 접촉 구멍(via)을 통해 배선을 서로 연결하는 다층 배선을 형성하는 것이 효과적이다.
이러한 다층 배선의 구조에서는 절연막의 평탄도가 우수해야 한다. 이러한 절연막에는 TEOS(tetraethoxysilane)를 이용한 층간 절연막(intermetal dielectric)과 액체 상태의 SOG(spin-on-glass)를 경화시킨 산화막이 있으며, SOG막은 배선 간의 간극(gap)을 메꾸어 평탄화시키는 역할을 한다.
그러면, 종래의 다층 배선을 갖는 반도체 소자에 대하여 도 1을 참조하여 상세히 설명한다.
도 1에서와 같이 절연막(1) 위에 티타늄(Ti)막(2)과 질화 티타늄(TiN)막(3), 알루미늄막(4), 질화 티타늄막(5)으로 이루어진 배선(M1)이 형성되어 있다. 배선(M1)은 제1 층간 절연막(6)으로 덮여 있고, 그 위에 SOG막(7)이 형성되어 있다. SOG막(7) 위에는 제2 층간 절연막(8)이 형성되어 있고, 제2 층간 절연막(8)과 SOG막(7), 질화 티타늄막(5)의 일부가 제거되어 알루미늄막(4)을 드러내는 접촉 구멍(9)이 형성되어 있다. 접촉 구멍(9)의 벽에는 두 층의 배리어막(barrier layer)(10, 11)이 형성되어 있고, 접촉 구멍(9)은 텅스텐막(12)으로 채워져 있다. 텅스텐막(12) 및 제2 층간 절연막(8) 위에는 티타늄막(13)과 질화 티타늄막(14), 알루미늄막(15), 질화 티타늄막(16)으로 이루어진 배선(M2)이 형성되어 있고, 그 위에 층간 절연막(17)으로 덮여 있다.
이와 같은 배선(M1)과 배선(M2)은 배리어막(10, 11)과 텅스텐막(12)을 통해 전기적으로 연결되어 있다.
그런데, 오정렬로 인하여 접촉 구멍(9)이 배선(M1)을 벗어나 형성될 수 있으며, 이 경우 접촉 구멍(9)을 통해 노출되는 SOG막(8)의 면적이 커진다. SOG막(8)은 수소(hydrogen)를 포함하고 있으므로 접촉 구멍(9)을 형성한 후 세정 시에 또는 대기 중에 노출되어 산소와 결합하여 수분을 함유하게 된다. 배리어막(10, 11)을 증착할 때 또는 텅스텐막(12)을 증착할 때 이 수분이 빠져 나와 텅스텐막(12) 또는 배리어막(10, 11)에 공백(void)이 형성된다. 이러한 공백에 의해 텅스텐막(12)의 저항이 높아지며 배선 M1과 M2가 전기적으로 연결되지 못하는 문제점이 발생한다.
따라서, 오정렬로 인한 오차를 고려하여 설계 시에 배선(M1)의 가장자리와 접촉 구멍(9)의 가장자리 사이에 여백(l1)을 둘 수 있으나 소자의 크기가 작아질수록 충분한 여백을 두지 못하게 된다.
본 발명이 이루고자 하는 기술적 과제는 접촉 구멍의 오정렬로 인해 SOG막이 노출되는 것을 방지하는 것이다.
도 1은 종래의 기술에 따른 반도체 소자를 도시한 단면도이고,
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
도 3은 본 발명의 다른 실시예에 따른 반도체 소자를 도시한 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 SOG막 위에 식각 저지막을 형성한다.
본 발명에 따르면, 제1 배선이 형성되어 있고 제1 배선을 덮고 있는 제1 TEOS 산화막이 형성되어 있다. 제1 배선의 측면에는 SOG막이 형성되어 있고 그 위에 식각 저지막이 형성되어 있다. SOG막 위에는 제1 배선을 드러내는 접촉 구멍을 갖는 제2 TEOS 산화막이 형성되어 있다. 접촉 구멍의 벽면에는 배리어막이 형성되어 있고 접촉 구멍은 금속막으로 채워져 있다. 제2 TEOS 산화막 위에는 금속막과접촉하고 있는 제2 배선이 형성되어 있다.
여기서, 식각 저지막은 질화 규소로 이루어지며, 식각 저지막의 두께는 100Å 내지 200Å인 것이 바람직하다.
한편, 식각 저지막 위에 형성되어 있는 SOG막을 더 포함할 수도 있다.
이러한 본 발명에 따른 반도체 소자를 제조할 때, 먼저 절연막 위에 제1 배선을 형성하고 제1 배선을 덮는 제1 TEOS 산화막을 형성한다. 이어, 제1 TEOS 산화막 위에 SOG막을 형성하고 제1 TEOS 산화막이 드러나도록 SOG막을 식각한다. 이어, SOG막 위에 식각 저지막을 형성하고 제2 TEOS 산화막을 형성한다. 이어, 제1 TEOS 산화막과 제2 TEOS 산화막을 식각하여 제1 배선을 드러내는 접촉 구멍을 형성한다. 이어, 접촉 구멍에 배리어막을 형성하고 접촉 구멍을 금속막으로 채운다.
여기서, 식각 저지막은 질소를 포함하는 기체를 사용한 플라스마 처리를 통해 형성하는 것이 바람직하다.
식각 저지막 위에는 SOG막을 더 형성할 수도 있다.
이러한 본 발명의 제조 방법에서는 접촉 구멍을 형성하기 위한 식각 시에 질화 규소막이 식각되지 않으므로 그 하부의 SOG막이 노출되지 않는다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도 2a 내지 도 2g를 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 상세히 설명한다.
먼저, 도 2a에서와 같이 절연막(21) 위에 티타늄막(22)과 질화 티타늄막(23), 알루미늄막(24), 질화 티타늄막(25)을 차례로 증착한 후 패터닝하여 배선(N1)을 형성한다. 여기서, 하부의 티타늄막(22) 및 질화 티타늄막(23)은 절연막(21)과 알루미늄막(24)의 접촉 특성을 좋게 하기 위해 형성한 것이고, 상부의 질화 티타늄막(25)은 사진 공정에서 알루미늄막(24)으로부터의 반사를 줄이기 위한 것이다.
이어, 도 2b에서와 같이 배선(N1)을 덮는 제1 층간 절연막(26)을 증착한다. 이어, 제1 층간 절연막(26) 위에 SOG막(27)을 도포한 후 열처리하여 경화시키는데, 여기서 열처리는 선택적이다. 제1 층간 절연막(26)은 TEOS 산화막 따위로 이루어져 있으며, 알루미늄막(24)과 SOG막(27)의 반응을 방지한다.
이어, 도 2c에서와 같이 SOG막(27)을 전면 식각하여 배선(N1) 상부의 제1 층간 절연막(26)을 드러낸 후, 질소 또는 질소와 수소가 혼합되어 있는 분위기에서 플라스마 처리하여 SOG막(27) 위에 100Å 내지 200Å의 두께로 질화 규소막(28)을 형성한다. 이어, 다시 SOG막(30)을 형성하여 평탄도를 향상시키며, 질화 규소막(28)을 형성한 후 평탄도가 유지될 경우 형성하지 않을 수도 있다. 이때, 배선(N1) 상부의 제1 층간 절연막(26) 위에도 질화 규소막(도시하지 않음)이 얇게 형성될 수 있다.
이어, 도 2d에서와 같이 TEOS 산화막 따위로 이루어진 제2 층간 절연막(31)을 증착한 후 평탄화 공정을 실시한다.
이어, 도 2e에서와 같이 제2 층간 절연막(31)과 SOG막(30), 제1 층간절연막(26)을 식각하여 알루미늄막(24)을 드러내는 접촉 구멍(32)을 형성하며, 이때 알루미늄막(24)의 상부가 식각될 수도 있다. 이어, 티타늄막(33)과 질화 티타늄막(34)과 같은 배리어막을 증착하고, 텅스텐막(35)을 증착하여 접촉 구멍(32)을 채운다.
이어, 도 2f에서와 같이 제2 층간 절연막(31)이 드러날 때까지 평탄화 공정을 실시한다.
이어, 도 2g에서와 같이 도 2a의 공정을 반복하여 텅스텐막(35) 및 제2 층간 절연막(31) 위에 티타늄막(36)과 질화 티타늄막(37), 알루미늄막(38), 질화 티타늄막(39)으로 이루어진 배선(N2)을 형성하고 층간 절연막(40)으로 덮는다.
이와 같이, 접촉 구멍(32) 아래의 배선 N1과 접촉 구멍(32) 위의 배선 N2는 접촉 구멍(32)에 형성되어 있는 배리어막(33, 34)과 텅스텐막(35)을 통해 전기적으로 연결되어 있다. 이때, 접촉 구멍(32)의 끝에서 배선 N1까지 마진(l2)을 두고 있으나, 소자의 크기가 작아지면 마진을 거의 둘 수 없으므로 접촉 구멍(32)의 오정렬이 발생하면 접촉 구멍(32)은 배선 N1에서 벗어날 수가 있다.
그러나, 접촉 구멍(32)을 형성하기 위한 식각 공정에서 질화 규소막(28)이 거의 식각되지 않으므로 SOG막(27)이 드러나지 않는다. 이에 대해서 상세히 살펴보면 다음과 같다.
식각은 제2 층간 절연막(31), SOG막(30), 제1 층간 절연막(26), 질화 티타늄막(25)의 순으로 식각하게 된다. 오정렬이 발생하여 배선(N1)을 벗어나 식각이 진행되면 제2 층간 절연막(31) 및 SOG막(30)이 식각되고 이후 진행되는 식각에서는질화 규소막(28)이 거의 식각되지 않으므로 그 하부의 SOG막(27)이 드러나지 않는다. 한편, 배선(N1) 위에 질화 규소막이 형성되어 있는 경우에는 SOG막(30)을 식각하고 질화 규소막을 식각하게 되는데, 질화 규소막(28)보다 얇으므로 질화 규소막이 모두 식각되면 질화 규소막(28)은 남게 된다. 이후 진행되는 식각에서 질화 규소막(28)이 거의 식각되지 않으므로 그 하부의 SOG막(27)이 드러나지 않는다.
이는 종래에 오정렬로 인해 SOG막(27)이 노출되어 발생하는 문제점을 해결할 수 있다.
본 발명의 다른 실시예에 따르면, SOG막(27)을 식각하는 단계에서 질화 티타늄막(25) 위의 제1 층간 절연막(26)을 제거할 수도 있으며, 나머지 공정은 위의 실시예와 동일하다.
그러면, 이에 대하여 본 발명의 제2 실시예로 도 3을 참조하여 설명한다.
절연막(21) 위에 티타늄막(22)과 질화 티타늄막(23), 알루미늄막(24), 질화 티타늄막(25)으로 이루어진 배선(N1)이 형성되어 있고, 배선(N1)을 덮는 제1 층간 절연막(26)이 형성되어 있다. 제1 층간 절연막(26) 위에는 SOG막(27)이 형성되어 있는데, 배선(N1) 위의 제1 층간 절연막(26)은 제거되어 질화 티타늄막(25)이 노출되어 있다. SOG막(27) 위에는 플라스마 처리를 통해 형성된 100Å 내지 200Å의 두께를 갖는 질화 규소막(28)이 형성되어 있다. 이때, 질화 티타늄막(25) 위에는 질화 규소막이 형성되어 있지 않다. 질화 티타늄막(25) 및 질화 규소막(28) 위에는 SOG막(30)이 형성되어 평탄도가 향상되며, 그 위에 제2 층간 절연막(31)이 형성되어 있다. 제2 층간 절연막(31) 및 SOG막(30)에는 접촉 구멍(32)이 형성되어 있으며, 접촉 구멍(32)에는 배리어막(33, 34)과 텅스텐막(35)이 형성되어 있다. 제2 층간 절연막(31) 위에는 배선(N2)이 형성되어 있어 접촉 구멍(32)의 배리어막(33, 34)과 텅스텐막(35)을 통해 배선(N1)과 연결되어 있다. 배선(N2)은 층간 절연막(40)으로 덮여 있다.
여기서, 접촉 구멍(32)을 식각할 때 오정렬이 발생하여 배선(N1)을 벗어나더라도 제2 층간 절연막(31)과 SOG막(30), 질화 티타늄막(25)을 식각할 때 질화 규소막(28)은 거의 식각되지 않으므로 SOG막(27)이 드러나지 않는다.
이와 같이 본 발명에서는 SOG막 위에 질화 규소막을 형성함으로써 접촉 구멍을 형성할 때 오정렬이 발생하더라도 SOG막이 노출되지 않는다.

Claims (7)

  1. 제1 배선,
    상기 제1 배선을 덮고 있는 제1 TEOS 산화막,
    상기 제1 배선의 측면에 형성되어 있는 SOG막,
    상기 SOG막 위에 형성되어 있는 식각 저지막,
    상기 SOG막을 덮고 있으며 상기 제1 배선을 드러내는 접촉 구멍을 갖는 제2 TEOS 산화막,
    상기 접촉 구멍의 벽면에 형성되어 있는 배리어막,
    상기 접촉 구멍을 채우고 있는 금속막,
    상기 제2 TEOS 산화막 위에 형성되어 있으며 상기 금속막과 접촉하고 있는 제2 배선
    을 포함하는 반도체 소자.
  2. 제1항에서,
    상기 식각 저지막은 질화 규소로 이루어진 반도체 소자.
  3. 제2항에서,
    상기 식각 저지막의 두께는 100Å 내지 200Å인 반도체 소자.
  4. 제1항 또는 제2항에서,
    상기 식각 저지막 위에 형성되어 있는 SOG막을 더 포함하는 반도체 소자.
  5. 절연막 위에 제1 배선을 형성하는 단계,
    상기 제1 배선을 덮는 제1 TEOS 산화막을 형성하는 단계,
    상기 제1 TEOS 산화막 위에 SOG막을 형성하는 단계,
    상기 제1 TEOS 산화막이 드러나도록 상기 SOG막을 식각하는 단계,
    상기 SOG막 위에 식각 저지막을 형성하는 단계,
    제2 TEOS 산화막을 형성하는 단계,
    상기 제1 TEOS 산화막과 상기 제2 TEOS 산화막을 식각하여 상기 제1 배선을 드러내는 접촉 구멍을 형성하는 단계,
    상기 접촉 구멍에 배리어막을 형성하는 단계,
    상기 접촉 구멍을 금속막으로 채우는 단계
    를 포함하는 반도체 소자의 제조 방법.
  6. 제5항에서,
    상기 식각 저지막은 질소를 포함하는 기체를 사용한 플라스마 처리를 통해 형성하는 반도체 소자의 제조 방법.
  7. 제5항에서,
    상기 식각 저지막 위에 SOG막을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
KR1019990067719A 1999-12-31 1999-12-31 반도체 소자 및 그 제조 방법 KR100315455B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990067719A KR100315455B1 (ko) 1999-12-31 1999-12-31 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990067719A KR100315455B1 (ko) 1999-12-31 1999-12-31 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20010066135A true KR20010066135A (ko) 2001-07-11
KR100315455B1 KR100315455B1 (ko) 2001-11-26

Family

ID=19634819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990067719A KR100315455B1 (ko) 1999-12-31 1999-12-31 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100315455B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440467B1 (ko) * 2001-11-12 2004-07-14 아남반도체 주식회사 반도체 소자의 금속배선 적층구조 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910444B1 (ko) * 2007-11-06 2009-08-04 주식회사 동부하이텍 이미지 센서의 금속배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440467B1 (ko) * 2001-11-12 2004-07-14 아남반도체 주식회사 반도체 소자의 금속배선 적층구조 형성 방법

Also Published As

Publication number Publication date
KR100315455B1 (ko) 2001-11-26

Similar Documents

Publication Publication Date Title
US6940150B2 (en) Semiconductor wafer device having separated conductive patterns in peripheral area and its manufacture method
KR100382376B1 (ko) 반도체 장치 및 그의 제조방법
KR100571417B1 (ko) 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
KR100389034B1 (ko) 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치
JPH10335458A (ja) 半導体装置及びその製造方法
JP3526289B2 (ja) 半導体装置の製造方法
KR100315455B1 (ko) 반도체 소자 및 그 제조 방법
US6787447B2 (en) Semiconductor processing methods of forming integrated circuitry
JP2003338539A (ja) 半導体素子の金属配線形成方法
KR100355864B1 (ko) 반도체 소자의 제조 방법
KR100262009B1 (ko) 반도체장치의 제조 방법
KR100389041B1 (ko) 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법
KR0168164B1 (ko) 반도체 소자의 제조방법
KR100613334B1 (ko) 반도체 소자의 제조 방법
KR100406733B1 (ko) 반도체 소자의 제조 방법
KR970005683B1 (ko) 반도체 소자의 금속배선 형성방법
KR100571415B1 (ko) 반도체 소자 및 이의 제조 방법
KR100325616B1 (ko) 반도체 소자의 제조 방법
KR0172525B1 (ko) 반도체 소자의 제조방법
KR100427539B1 (ko) 반도체소자의다중금속층형성방법
KR0126102B1 (ko) 반도체 소자의 금속막간 절연 방법
KR100532981B1 (ko) 반도체소자 식각방법
KR100415988B1 (ko) 반도체 장치의 비아홀 형성 방법
KR100419878B1 (ko) 반도체소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee