JP2003282714A - 半導体装置のヒューズボックスガードリング形成方法及びこれを利用した半導体装置 - Google Patents
半導体装置のヒューズボックスガードリング形成方法及びこれを利用した半導体装置Info
- Publication number
- JP2003282714A JP2003282714A JP2003059072A JP2003059072A JP2003282714A JP 2003282714 A JP2003282714 A JP 2003282714A JP 2003059072 A JP2003059072 A JP 2003059072A JP 2003059072 A JP2003059072 A JP 2003059072A JP 2003282714 A JP2003282714 A JP 2003282714A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating film
- forming
- semiconductor device
- guard ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 238000000034 method Methods 0.000 title claims description 96
- 239000010410 layer Substances 0.000 claims abstract description 206
- 239000011229 interlayer Substances 0.000 claims abstract description 142
- 229910052751 metal Inorganic materials 0.000 claims abstract description 135
- 239000002184 metal Substances 0.000 claims abstract description 135
- 238000005530 etching Methods 0.000 claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 58
- 229920005591 polysilicon Polymers 0.000 claims description 42
- 150000002736 metal compounds Chemical class 0.000 claims description 38
- 238000002161 passivation Methods 0.000 claims description 35
- 230000002093 peripheral effect Effects 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 28
- 238000011049 filling Methods 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 15
- 229910052721 tungsten Inorganic materials 0.000 claims description 15
- 239000010937 tungsten Substances 0.000 claims description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 7
- 238000009751 slip forming Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 238000010521 absorption reaction Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 40
- 238000003860 storage Methods 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 239000012535 impurity Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 101100366710 Arabidopsis thaliana SSL12 gene Proteins 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 101000634707 Homo sapiens Nucleolar complex protein 3 homolog Proteins 0.000 description 1
- 101000761576 Homo sapiens Serine/threonine-protein phosphatase 2A 55 kDa regulatory subunit B gamma isoform Proteins 0.000 description 1
- 101000831940 Homo sapiens Stathmin Proteins 0.000 description 1
- 102100029099 Nucleolar complex protein 3 homolog Human genes 0.000 description 1
- 101100366563 Panax ginseng SS13 gene Proteins 0.000 description 1
- 101000900567 Pisum sativum Disease resistance response protein Pi49 Proteins 0.000 description 1
- 102100024926 Serine/threonine-protein phosphatase 2A 55 kDa regulatory subunit B gamma isoform Human genes 0.000 description 1
- 102100024237 Stathmin Human genes 0.000 description 1
- 101100244894 Sus scrofa PR39 gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000001916 dieting Nutrition 0.000 description 1
- 230000037228 dieting effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 多層構造の半導体装置でスループットを向上
させるために、吸収防止機能を有する新規なヒューズボ
ックスガードリング及びその製造方法を提供する。 【解決手段】 半導体装置のヒューズ配線が形成された
ヒューズ部の上部にヒューズ部を取り囲む金属プラグを
有する第１層間絶縁膜１４０を形成した後、金属プラグ
上に前記ヒューズ部を取り囲む下部ガードリングパター
ン２０４ａを形成する。第１層間絶縁膜１４０上に前記
１金属層を覆う第２層間絶縁膜１５０を形成した後、ヒ
ューズ部上の第２層間絶縁膜１５０を部分的に除去す
る。次に、下部ガードリングパターン２０４ａと連結さ
れる上部ガードリングパターン２３４ａを形成する。半
導体装置のビアホール２１２を形成する時、半導体装置
のヒューズ部にある絶縁膜も部分的に除去される。従っ
て、後にヒューズ部の開口部を形成する時のエッチング
時間を減少させることができるので、半導体装置の生産
性が向上する。
させるために、吸収防止機能を有する新規なヒューズボ
ックスガードリング及びその製造方法を提供する。 【解決手段】 半導体装置のヒューズ配線が形成された
ヒューズ部の上部にヒューズ部を取り囲む金属プラグを
有する第１層間絶縁膜１４０を形成した後、金属プラグ
上に前記ヒューズ部を取り囲む下部ガードリングパター
ン２０４ａを形成する。第１層間絶縁膜１４０上に前記
１金属層を覆う第２層間絶縁膜１５０を形成した後、ヒ
ューズ部上の第２層間絶縁膜１５０を部分的に除去す
る。次に、下部ガードリングパターン２０４ａと連結さ
れる上部ガードリングパターン２３４ａを形成する。半
導体装置のビアホール２１２を形成する時、半導体装置
のヒューズ部にある絶縁膜も部分的に除去される。従っ
て、後にヒューズ部の開口部を形成する時のエッチング
時間を減少させることができるので、半導体装置の生産
性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に関するものであり、より詳細には、
ヒューズボックスを有する半導体製造方法及びこれを利
用した半導体装置に関するものである。
体装置の製造方法に関するものであり、より詳細には、
ヒューズボックスを有する半導体製造方法及びこれを利
用した半導体装置に関するものである。
【０００２】
【従来の技術】半導体装置は、主にシリコン材質の基板
上に設定された回路パターンを反復的に形成して集積回
路を有するセルを形成するＦＡＢ（ｆａｂｒｉｃａｔｉ
ｏｎ）工程と、前記セルが形成された基板をチップ単位
にパッケージングするアセンブリ工程とを含む。また、
前記ＦＡＢ工程とアセンブリ工程との間には基板上に形
成するセルの電気的特性を検査するための工程（ｅｌｅ
ｃｔｒｉｃａｌ ｄｉｅｓｏｒｔｉｎｇ：ＥＤＳ）を実
施する。
上に設定された回路パターンを反復的に形成して集積回
路を有するセルを形成するＦＡＢ（ｆａｂｒｉｃａｔｉ
ｏｎ）工程と、前記セルが形成された基板をチップ単位
にパッケージングするアセンブリ工程とを含む。また、
前記ＦＡＢ工程とアセンブリ工程との間には基板上に形
成するセルの電気的特性を検査するための工程（ｅｌｅ
ｃｔｒｉｃａｌ ｄｉｅｓｏｒｔｉｎｇ：ＥＤＳ）を実
施する。
【０００３】検査工程は前記基板上に形成するセルが電
気的に良好な状態または不良な状態を有するか否かを判
別する工程である。検査工程を通じて不良な状態を有す
るセルを、アセンブリ工程を実施する以前に除去するこ
とにより、アセンブリ工程で消耗される努力及び費用を
減少させる。また、不良な状態を有するセルを早期に発
見し、これをリペアを通じて再生するものである。
気的に良好な状態または不良な状態を有するか否かを判
別する工程である。検査工程を通じて不良な状態を有す
るセルを、アセンブリ工程を実施する以前に除去するこ
とにより、アセンブリ工程で消耗される努力及び費用を
減少させる。また、不良な状態を有するセルを早期に発
見し、これをリペアを通じて再生するものである。
【０００４】従って、検査工程は、具体的に、セルを検
査して不良セルを選別し、そのデータを発生させるプレ
・レーザテスト（ｐｒｅ−ｌａｓｅｒ ｔｅｓｔ）、前
記データを基にしてリペア可能であるセルをリペアする
リペア工程及びリペアしたセルを再検査するポスト・レ
ーザ検査（ｐｏｓｔ−ｌａｓｅｒ ｔｅｓｔ）の順序に
より構成される。
査して不良セルを選別し、そのデータを発生させるプレ
・レーザテスト（ｐｒｅ−ｌａｓｅｒ ｔｅｓｔ）、前
記データを基にしてリペア可能であるセルをリペアする
リペア工程及びリペアしたセルを再検査するポスト・レ
ーザ検査（ｐｏｓｔ−ｌａｓｅｒ ｔｅｓｔ）の順序に
より構成される。
【０００５】前記検査工程うち、リペア工程は前記不良
セルに連結された配線をレーザビームの照射によりカッ
ティングし、チップ内に内蔵された冗長セル（ｒｅｄｕ
ｎｄａｎｃｙ ｃｅｌｌ）と代替させる工程である。
セルに連結された配線をレーザビームの照射によりカッ
ティングし、チップ内に内蔵された冗長セル（ｒｅｄｕ
ｎｄａｎｃｙ ｃｅｌｌ）と代替させる工程である。
【０００６】半導体装置のうち、上述したようにレーザ
ビームの照射により切れる配線をヒューズと称し、この
ヒューズとこれを取り囲んでいる領域とをヒューズ部と
称する。ヒューズ部はレーザビームの照射により切れる
ヒューズライン（ビットラインの一部）を備える。前記
ヒューズラインの上には層間絶縁膜及びパッシベーショ
ン膜が形成され、前記ヒューズライン上部には前記層間
絶縁膜及びパッシベーション膜の一定部位をエッチング
して開口したヒューズ開口部が形成されている。前記ヒ
ューズ開口部を通じてレーザビームを照射することによ
り、ヒューズラインを切断することができる。このよう
なヒューズ部の例が特許文献１、特許文献２などに開示
されている。
ビームの照射により切れる配線をヒューズと称し、この
ヒューズとこれを取り囲んでいる領域とをヒューズ部と
称する。ヒューズ部はレーザビームの照射により切れる
ヒューズライン（ビットラインの一部）を備える。前記
ヒューズラインの上には層間絶縁膜及びパッシベーショ
ン膜が形成され、前記ヒューズライン上部には前記層間
絶縁膜及びパッシベーション膜の一定部位をエッチング
して開口したヒューズ開口部が形成されている。前記ヒ
ューズ開口部を通じてレーザビームを照射することによ
り、ヒューズラインを切断することができる。このよう
なヒューズ部の例が特許文献１、特許文献２などに開示
されている。
【０００７】一般に、層間絶縁膜はシリコン酸化膜系列
の絶縁物質で形成される。特に、セルアレイ領域での段
差を緩和するためには段差塗布性が優れているＢＰＳＧ
（Boronphosphorous silicate glass）、ＰＳＧ（Phosp
horous silicate glass）、ＳＯＧ（Spin On glass）、
ＴＥＯＳ（Tetra ethyl ortho silicate）などが絶縁物
質として使用される。このような絶縁物質のうち、不純
物が多く含有された絶縁物質からなる層間絶縁膜は湿気
に弱い。
の絶縁物質で形成される。特に、セルアレイ領域での段
差を緩和するためには段差塗布性が優れているＢＰＳＧ
（Boronphosphorous silicate glass）、ＰＳＧ（Phosp
horous silicate glass）、ＳＯＧ（Spin On glass）、
ＴＥＯＳ（Tetra ethyl ortho silicate）などが絶縁物
質として使用される。このような絶縁物質のうち、不純
物が多く含有された絶縁物質からなる層間絶縁膜は湿気
に弱い。
【０００８】ヒューズ部が形成された半導体素子は、一
般に高温、高湿、高圧で安定して動作するかを評価する
ために、高温、高湿、高圧の条件下で信頼性評価を実施
する。ここで、ヒューズ部の開口部が形成された層間絶
縁膜の界面を通じて湿気が浸透することになると、ヒュ
ーズ部周辺の金属配線に致命的な悪影響を及ぼして、半
導体素子の信頼性を悪化する。
般に高温、高湿、高圧で安定して動作するかを評価する
ために、高温、高湿、高圧の条件下で信頼性評価を実施
する。ここで、ヒューズ部の開口部が形成された層間絶
縁膜の界面を通じて湿気が浸透することになると、ヒュ
ーズ部周辺の金属配線に致命的な悪影響を及ぼして、半
導体素子の信頼性を悪化する。
【０００９】このような湿気に対する問題点を解決する
ために、ヒューズの開口部周辺に四角リング形状を有
し、金属物質からなるガードリングを形成する方法が提
案されている。例えば、特許文献３には多層配線構造を
有する半導体装置で、ヒューズ開口部の周辺に金属物質
からなる四角形ガードリングを形成する方法が提案され
ている。
ために、ヒューズの開口部周辺に四角リング形状を有
し、金属物質からなるガードリングを形成する方法が提
案されている。例えば、特許文献３には多層配線構造を
有する半導体装置で、ヒューズ開口部の周辺に金属物質
からなる四角形ガードリングを形成する方法が提案され
ている。
【００１０】図１は前記特許文献に提示されたヒューズ
部を含む半導体装置の断面図を示し、図２は図１に示し
たヒューズ部の平面図である。
部を含む半導体装置の断面図を示し、図２は図１に示し
たヒューズ部の平面図である。
【００１１】図１及び図２に示すように、半導体装置１
上に素子分離領域を画定するためのフィールド酸化膜２
が形成され、前記フィールド酸化膜２上にはヒューズ部
が形成される。前記フィールド酸化膜２上にビットライ
ンである多結晶シリコン配線層３が形成され、前記多結
晶シリコン配線層３を覆うように酸化シリコンからなる
第１層間絶縁膜４が積層される。前記第１層間絶縁膜４
には多結晶シリコン配線層３を部分的に露出させるため
の開口部５が形成される。
上に素子分離領域を画定するためのフィールド酸化膜２
が形成され、前記フィールド酸化膜２上にはヒューズ部
が形成される。前記フィールド酸化膜２上にビットライ
ンである多結晶シリコン配線層３が形成され、前記多結
晶シリコン配線層３を覆うように酸化シリコンからなる
第１層間絶縁膜４が積層される。前記第１層間絶縁膜４
には多結晶シリコン配線層３を部分的に露出させるため
の開口部５が形成される。
【００１２】第１層間絶縁膜４上に開口部５を埋めるよ
うに多結晶シリコン層を積層し、多結晶シリコン層をパ
ターニングして多結晶シリコン配線層３を互いに連結す
るヒューズ素子である多結晶シリコン層パターン６を形
成する。多結晶シリコン層パターン６及び第１層間絶縁
膜４上に第１酸化シリコン膜１６を形成し、ヒューズ部
位を覆うようにエッチングストッパとしての役割を有す
る多結晶シリコン層１５を形成する。多結晶シリコン層
１５は半導体メモリ装置のキャパシタの上部電極と同時
に形成する。
うに多結晶シリコン層を積層し、多結晶シリコン層をパ
ターニングして多結晶シリコン配線層３を互いに連結す
るヒューズ素子である多結晶シリコン層パターン６を形
成する。多結晶シリコン層パターン６及び第１層間絶縁
膜４上に第１酸化シリコン膜１６を形成し、ヒューズ部
位を覆うようにエッチングストッパとしての役割を有す
る多結晶シリコン層１５を形成する。多結晶シリコン層
１５は半導体メモリ装置のキャパシタの上部電極と同時
に形成する。
【００１３】次に、多結晶シリコン層１５及び第１酸化
シリコン膜１６上に第２酸化シリコン膜７を形成し、第
２酸化シリコン膜７上に流動性が優れているＢＰＳＧを
積層して平坦な第２層間絶縁膜８を形成する。
シリコン膜１６上に第２酸化シリコン膜７を形成し、第
２酸化シリコン膜７上に流動性が優れているＢＰＳＧを
積層して平坦な第２層間絶縁膜８を形成する。
【００１４】第２層間絶縁膜８に前記ヒューズ部の周辺
を取り囲む四角リング形状の第１開口部１７を形成し、
第２層間絶縁膜８の全面に第１開口部１７を埋めるよう
にアルミニウムのような金属物質をスパッタリング方法
により蒸着して金属層を形成する。収得した金属層をパ
ターニングして素子領域には第１金属配線９を形成し、
ヒューズ部には下部ガードリング５０を形成する。下部
ガードリング５０は第１開口部１７を埋める第１下部金
属２５と第１開口部１７の上部に露出され形成される第
１上部金属２０とにより区分される。
を取り囲む四角リング形状の第１開口部１７を形成し、
第２層間絶縁膜８の全面に第１開口部１７を埋めるよう
にアルミニウムのような金属物質をスパッタリング方法
により蒸着して金属層を形成する。収得した金属層をパ
ターニングして素子領域には第１金属配線９を形成し、
ヒューズ部には下部ガードリング５０を形成する。下部
ガードリング５０は第１開口部１７を埋める第１下部金
属２５と第１開口部１７の上部に露出され形成される第
１上部金属２０とにより区分される。
【００１５】第１金属配線９及び第１上部金属２０を覆
うように第２層間絶縁膜８上に、酸化シリコンを積層し
て第３層間絶縁膜２１を形成する。第３層間絶縁膜２１
に下部ガードリング５０を露出するように四角リング形
状の第２開口部２２を形成する。第３層間絶縁膜２１の
全面に第２開口部２２を埋めるようにアルミニウムのよ
うな金属物質をスパッタリング方法により蒸着して金属
層を形成する。収得した金属層をパターニングして素子
領域には第２金属配線２７を形成し、ヒューズ部には上
部ガードリング６０を形成する。上部ガードリング６０
は第２開口部２２を埋める第２下部金属２６と第２開口
部２２の上部に露出され形成される第２上部金属２３と
により区分される。
うように第２層間絶縁膜８上に、酸化シリコンを積層し
て第３層間絶縁膜２１を形成する。第３層間絶縁膜２１
に下部ガードリング５０を露出するように四角リング形
状の第２開口部２２を形成する。第３層間絶縁膜２１の
全面に第２開口部２２を埋めるようにアルミニウムのよ
うな金属物質をスパッタリング方法により蒸着して金属
層を形成する。収得した金属層をパターニングして素子
領域には第２金属配線２７を形成し、ヒューズ部には上
部ガードリング６０を形成する。上部ガードリング６０
は第２開口部２２を埋める第２下部金属２６と第２開口
部２２の上部に露出され形成される第２上部金属２３と
により区分される。
【００１６】次に結果物の全面に、パッシベーション膜
１０を形成し、ヒューズ部を露出するフォトレジストパ
ターン（図示せず）を形成した後、フォトレジストパタ
ーンをエッチングマスクに使用してパッシベーション膜
１０、第３層間絶縁膜２１及び第２層間絶縁膜８を順次
にエッチングする。エッチングはエッチングストッパで
ある多結晶シリコン層１５がエッチングされるように実
施し、図示したような四角形状のヒューズ開口部２４を
形成する。
１０を形成し、ヒューズ部を露出するフォトレジストパ
ターン（図示せず）を形成した後、フォトレジストパタ
ーンをエッチングマスクに使用してパッシベーション膜
１０、第３層間絶縁膜２１及び第２層間絶縁膜８を順次
にエッチングする。エッチングはエッチングストッパで
ある多結晶シリコン層１５がエッチングされるように実
施し、図示したような四角形状のヒューズ開口部２４を
形成する。
【００１７】上述した従来のヒューズガードリング形成
方法によると、パッシベーション膜１０まで形成した
後、複数層が積層されているヒューズ部をエッチングし
て四角形状のヒューズ開口部２４を形成する。従って、
複数層をエッチングしなければならないために、エッチ
ングするのに長時間かかるので、半導体装置のスループ
ットが低下して望ましくない。
方法によると、パッシベーション膜１０まで形成した
後、複数層が積層されているヒューズ部をエッチングし
て四角形状のヒューズ開口部２４を形成する。従って、
複数層をエッチングしなければならないために、エッチ
ングするのに長時間かかるので、半導体装置のスループ
ットが低下して望ましくない。
【００１８】
【特許文献１】米国特許第６，１７４，７５３号明細書
【特許文献２】米国特許第６，２８４，５７５号明細書
【特許文献３】特開平９−６９５７１号公報
【００１９】
【発明が解決しようとする課題】本発明の第１目的は、
多層構造の半導体装置でスループットを向上させるため
の新規な構造のヒューズボックスガードリング製造方法
を提供することにある。
多層構造の半導体装置でスループットを向上させるため
の新規な構造のヒューズボックスガードリング製造方法
を提供することにある。
【００２０】本発明の第２目的は、多層構造の半導体装
置で容易に製造することができる新規な構造のヒューズ
ボックスガードリングを提供することにある。
置で容易に製造することができる新規な構造のヒューズ
ボックスガードリングを提供することにある。
【００２１】本発明の第３目的は、前記新規な構造のヒ
ューズボックスガードリングを製造するにおいて、特に
適合するヒューズボックスガードリングの製造方法を提
供することにある。
ューズボックスガードリングを製造するにおいて、特に
適合するヒューズボックスガードリングの製造方法を提
供することにある。
【００２２】
【発明の解決するための手段】上述した目的を達成する
ために本発明は、半導体装置のヒューズ部にヒューズラ
インを形成する段階と、ヒューズライン上に第１絶縁膜
を形成する段階と、前記第１絶縁膜上にヒューズライン
を取り囲むガードリングパターンを形成する段階と、前
記ガードリングパターン及び前記第１絶縁膜上に第２絶
縁膜を形成する段階と、前記ガードリングパターンによ
り取り囲まれている半導体装置のヒューズ部で部分的に
前記第２絶縁膜をエッチングして前記第２絶縁膜部位を
除去し、前記第１絶縁膜の部位を露光して前記半導体装
置のヒューズ部位の外にビア（ＶＩＡ）ホールを形成す
る段階とを含むことを特徴とする半導体装置の製造方法
を提供する。
ために本発明は、半導体装置のヒューズ部にヒューズラ
インを形成する段階と、ヒューズライン上に第１絶縁膜
を形成する段階と、前記第１絶縁膜上にヒューズライン
を取り囲むガードリングパターンを形成する段階と、前
記ガードリングパターン及び前記第１絶縁膜上に第２絶
縁膜を形成する段階と、前記ガードリングパターンによ
り取り囲まれている半導体装置のヒューズ部で部分的に
前記第２絶縁膜をエッチングして前記第２絶縁膜部位を
除去し、前記第１絶縁膜の部位を露光して前記半導体装
置のヒューズ部位の外にビア（ＶＩＡ）ホールを形成す
る段階とを含むことを特徴とする半導体装置の製造方法
を提供する。
【００２３】上述した他の目的を達成するために本発明
は、半導体基板に形成された半導体装置のヒューズ部を
覆う絶縁膜と、前記ヒューズ部を取り囲む金属プラグを
含む第１層間絶縁膜と、前記金属プラグ上及び前記金属
プラグ周辺の第１層間絶縁膜の部位上に形成され前記ヒ
ューズ部を取り囲む下部ガードリングパターンと、前記
ヒューズ部及び前記下部ガードリングパターンを部分的
に露出する開口部を有する第２層間絶縁膜と、前記開口
部周辺の第２層間絶縁膜から前記開口部の側壁及び前記
金属プラグの上部まで連続的に形成されている上部ガー
ドリングパターンと、を含むことを特徴とする半導体装
置のヒューズボックスを提供する。
は、半導体基板に形成された半導体装置のヒューズ部を
覆う絶縁膜と、前記ヒューズ部を取り囲む金属プラグを
含む第１層間絶縁膜と、前記金属プラグ上及び前記金属
プラグ周辺の第１層間絶縁膜の部位上に形成され前記ヒ
ューズ部を取り囲む下部ガードリングパターンと、前記
ヒューズ部及び前記下部ガードリングパターンを部分的
に露出する開口部を有する第２層間絶縁膜と、前記開口
部周辺の第２層間絶縁膜から前記開口部の側壁及び前記
金属プラグの上部まで連続的に形成されている上部ガー
ドリングパターンと、を含むことを特徴とする半導体装
置のヒューズボックスを提供する。
【００２４】また、上述した目的を達成するために本発
明は、半導体基板に形成された半導体装置のヒューズラ
インを覆う絶縁膜を形成する段階と、前記ヒューズ部を
取り囲む金属プラグを含む第１層間絶縁膜を形成する段
階と、前記金属プラグ上及び前記金属プラグ周辺の第１
層間絶縁膜部位の上に形成され、前記ヒューズ部を取り
囲むように第１金属層パターンを形成する段階と、前記
ヒューズ部及び前記第１金属層パターンを部分的に露出
する開口部を有する第２層間絶縁膜を形成する段階と、
前記開口部周辺の第２層間絶縁膜から前記開口部の側壁
及び前記第１金属層パターンの側壁まで連続的に第２金
属層パターンを形成する段階とを含むことを特徴とする
半導体装置の製造方法を提供する。
明は、半導体基板に形成された半導体装置のヒューズラ
インを覆う絶縁膜を形成する段階と、前記ヒューズ部を
取り囲む金属プラグを含む第１層間絶縁膜を形成する段
階と、前記金属プラグ上及び前記金属プラグ周辺の第１
層間絶縁膜部位の上に形成され、前記ヒューズ部を取り
囲むように第１金属層パターンを形成する段階と、前記
ヒューズ部及び前記第１金属層パターンを部分的に露出
する開口部を有する第２層間絶縁膜を形成する段階と、
前記開口部周辺の第２層間絶縁膜から前記開口部の側壁
及び前記第１金属層パターンの側壁まで連続的に第２金
属層パターンを形成する段階とを含むことを特徴とする
半導体装置の製造方法を提供する。
【００２５】本発明によると、半導体装置のビアホール
を形成する時、半導体装置のヒューズ部にある絶縁膜も
部分的に除去される。従って、後にヒューズ部の開口部
を形成する時のエッチング時間を減少させることができ
るので、半導体装置の生産性が向上する。
を形成する時、半導体装置のヒューズ部にある絶縁膜も
部分的に除去される。従って、後にヒューズ部の開口部
を形成する時のエッチング時間を減少させることができ
るので、半導体装置の生産性が向上する。
【００２６】
【発明の実施の形態】以下、図面を参照して本発明の望
ましい一実施例を詳細に説明する。
ましい一実施例を詳細に説明する。
【００２７】〈実施形態１〉図３乃至図１３は、本発明
の第１実施形態によるヒューズボックスのガードリング
形成方法を示す工程図である。
の第１実施形態によるヒューズボックスのガードリング
形成方法を示す工程図である。
【００２８】図３に示すように、シリコン（Ｓｉ）のよ
うな半導体からなるｐ型基板１００を用意する。前記半
導体基板１００の上部に素子分離領域をエッチングして
深さが４０００〜５０００Åであり、幅が１０００〜１
５００Åであるトレンチ１１２を形成する。その後に、
トレンチ１１２が形成された半導体基板１００上に酸化
物層を積層する。例えば、酸化物層はＳＯＧ溶液を６０
００〜７０００Åの厚さに塗布してＳＯＧ膜（図示せ
ず）を形成した後、ＳＯＧ膜を硬化させて酸化シリコン
膜に転換して形成する。または、酸化物層は化学気相蒸
着方法により形成することもできる。次に、収得した酸
化シリコン膜を化学機械的研磨方法（ＣＭＰ）により半
導体基板１００の上部表面に露出するまで研磨して、図
示したようにトレンチ１１２の内部が酸化シリコン１１
４で埋められた素子分離領域を形成する。
うな半導体からなるｐ型基板１００を用意する。前記半
導体基板１００の上部に素子分離領域をエッチングして
深さが４０００〜５０００Åであり、幅が１０００〜１
５００Åであるトレンチ１１２を形成する。その後に、
トレンチ１１２が形成された半導体基板１００上に酸化
物層を積層する。例えば、酸化物層はＳＯＧ溶液を６０
００〜７０００Åの厚さに塗布してＳＯＧ膜（図示せ
ず）を形成した後、ＳＯＧ膜を硬化させて酸化シリコン
膜に転換して形成する。または、酸化物層は化学気相蒸
着方法により形成することもできる。次に、収得した酸
化シリコン膜を化学機械的研磨方法（ＣＭＰ）により半
導体基板１００の上部表面に露出するまで研磨して、図
示したようにトレンチ１１２の内部が酸化シリコン１１
４で埋められた素子分離領域を形成する。
【００２９】次に、メモリセルを形成する領域（セル領
域）及び周辺回路領域の半導体基板１００にｎ型または
ｐ型不純物、例えばリン（Ｐ）またはホウ素（Ｂ）を注
入してウェル領域を形成する。
域）及び周辺回路領域の半導体基板１００にｎ型または
ｐ型不純物、例えばリン（Ｐ）またはホウ素（Ｂ）を注
入してウェル領域を形成する。
【００３０】続いて、露出された半導体基板１００の表
面部位を、フッ酸系洗浄液を使用して除去した後、半導
体基板１００を湿式酸化して表面部位にゲート酸化膜１
１６を形成する。ゲート酸化膜１１６は約４０〜２００
Åの厚さを有する。
面部位を、フッ酸系洗浄液を使用して除去した後、半導
体基板１００を湿式酸化して表面部位にゲート酸化膜１
１６を形成する。ゲート酸化膜１１６は約４０〜２００
Åの厚さを有する。
【００３１】フィールド酸化膜のトレンチ１１２に埋め
られた酸化シリコン１１４とゲート酸化膜１１６とが形
成された半導体基板１００の全面に例えば、Ｐ（リン）
などのｎ型不純物でドーピングされた多結晶シリコンを
低圧化学気相蒸着（ＬＰＣＶＤ）方法により蒸着して約
５００〜４０００Åの厚さを有する第１ポリシリコン膜
を形成する。続いて、前記第１ポリシリコン膜上にタン
グステンシリコン膜を化学気相蒸着方法またはスパッタ
リング方法により各々１０００〜２０００Åの厚さを有
するように沈積させた後、前記タングステンシリサイド
膜上に窒化シリコン膜を積層する。前記窒化シリコン膜
は低圧化学気相蒸着またはプラズマ化学気相蒸着（ＰＥ
ＣＶＤ）方法を利用して約５００〜２０００Å程度の厚
さを有するように形成する。
られた酸化シリコン１１４とゲート酸化膜１１６とが形
成された半導体基板１００の全面に例えば、Ｐ（リン）
などのｎ型不純物でドーピングされた多結晶シリコンを
低圧化学気相蒸着（ＬＰＣＶＤ）方法により蒸着して約
５００〜４０００Åの厚さを有する第１ポリシリコン膜
を形成する。続いて、前記第１ポリシリコン膜上にタン
グステンシリコン膜を化学気相蒸着方法またはスパッタ
リング方法により各々１０００〜２０００Åの厚さを有
するように沈積させた後、前記タングステンシリサイド
膜上に窒化シリコン膜を積層する。前記窒化シリコン膜
は低圧化学気相蒸着またはプラズマ化学気相蒸着（ＰＥ
ＣＶＤ）方法を利用して約５００〜２０００Å程度の厚
さを有するように形成する。
【００３２】前記窒化シリコン膜上にフォトレジスト膜
を形成した後、マスクを使用してフォトレジスト膜を選
択的に露光する。次に、フォトレジスト膜を現像してゲ
ート電極を形成するためのフォトレジストパターン（図
示せず）を形成する。前記フォトレジストパターンをエ
ッチングマスクに使用して前記窒化シリコン膜、タング
ステンシリサイド膜及び第１ポリシリコン膜を順次にエ
ッチングして、第１ポリシリコンパターン１２４ａ、タ
ングステンシリサイドパターン１２４ｂ及び窒化シリコ
ンパターン１２４ｃにより構成されたゲート電極１２４
Ｇａ、１２４Ｇｂ、１２４Ｇｃを形成する。そうする
と、図示したように、セルアレイ領域にはゲート電極１
２４Ｇａとワードライン（図示せず）が形成され、周辺
回路領域にも各々ゲート電極１２４Ｇｂ、１２４Ｇｃが
形成される。次に、半導体基板１００のウェル領域にｐ
型またはｎ型不純物、例えば、ホウ素またはリンをイオ
ン注入してゲート電極１２４Ｇａ、１２４Ｇｂ、１２４
Ｇｃの両側のウェルにソース及びドレーン領域である不
純物領域１２５を形成する。このように、ゲート電極１
２４Ｇａ、１２４Ｇｂ、１２４Ｇｃと不純物領域１２５
とからなるトランジスターを完成させる。
を形成した後、マスクを使用してフォトレジスト膜を選
択的に露光する。次に、フォトレジスト膜を現像してゲ
ート電極を形成するためのフォトレジストパターン（図
示せず）を形成する。前記フォトレジストパターンをエ
ッチングマスクに使用して前記窒化シリコン膜、タング
ステンシリサイド膜及び第１ポリシリコン膜を順次にエ
ッチングして、第１ポリシリコンパターン１２４ａ、タ
ングステンシリサイドパターン１２４ｂ及び窒化シリコ
ンパターン１２４ｃにより構成されたゲート電極１２４
Ｇａ、１２４Ｇｂ、１２４Ｇｃを形成する。そうする
と、図示したように、セルアレイ領域にはゲート電極１
２４Ｇａとワードライン（図示せず）が形成され、周辺
回路領域にも各々ゲート電極１２４Ｇｂ、１２４Ｇｃが
形成される。次に、半導体基板１００のウェル領域にｐ
型またはｎ型不純物、例えば、ホウ素またはリンをイオ
ン注入してゲート電極１２４Ｇａ、１２４Ｇｂ、１２４
Ｇｃの両側のウェルにソース及びドレーン領域である不
純物領域１２５を形成する。このように、ゲート電極１
２４Ｇａ、１２４Ｇｂ、１２４Ｇｃと不純物領域１２５
とからなるトランジスターを完成させる。
【００３３】続いて、半導体基板１００上に化学気相蒸
着方法により窒化シリコンを蒸着させ厚さが２００〜６
００Åである窒化シリコン膜を形成する。次に、窒化シ
リコン膜を異方性エッチングしてゲート電極１２４Ｇ
ａ、１２４Ｇｂ、１２４Ｇｃの側壁にスペーサ１３２を
形成する。
着方法により窒化シリコンを蒸着させ厚さが２００〜６
００Åである窒化シリコン膜を形成する。次に、窒化シ
リコン膜を異方性エッチングしてゲート電極１２４Ｇ
ａ、１２４Ｇｂ、１２４Ｇｃの側壁にスペーサ１３２を
形成する。
【００３４】結果物の全面に酸化膜または窒化シリコン
膜（図示せず）を化学気相蒸着法により薄い厚さで、例
えば、１００〜２００Åで形成した後に、段差塗布性が
優れている酸化膜、例えばＢＰＳＧ膜を４００〜６００
０Åの厚さで形成してリフローさせる。形成されたＢＰ
ＳＧ膜を化学的機械的研磨方法により平坦化し、平坦化
された絶縁膜１２６を得る。次に、平坦化された絶縁膜
１２６上にセル領域のビットラインコンタクトホール形
成のためのフォトレジストパターン（図示せず）を形成
した後、フォトレジストパターンをエッチングマスクに
利用して平坦化された絶縁膜１２６にセル領域の不純物
領域１２５を露出させるコンタクトホールを形成する。
従って、セル領域にはゲート電極間に自己整合された
（Self-aligned）ビットラインコンタクトホール（ドレ
ーン領域の上部に形成される）と、ストレージ電極コン
タクトホール（ソース領域の上部に形成される）とが形
成される。
膜（図示せず）を化学気相蒸着法により薄い厚さで、例
えば、１００〜２００Åで形成した後に、段差塗布性が
優れている酸化膜、例えばＢＰＳＧ膜を４００〜６００
０Åの厚さで形成してリフローさせる。形成されたＢＰ
ＳＧ膜を化学的機械的研磨方法により平坦化し、平坦化
された絶縁膜１２６を得る。次に、平坦化された絶縁膜
１２６上にセル領域のビットラインコンタクトホール形
成のためのフォトレジストパターン（図示せず）を形成
した後、フォトレジストパターンをエッチングマスクに
利用して平坦化された絶縁膜１２６にセル領域の不純物
領域１２５を露出させるコンタクトホールを形成する。
従って、セル領域にはゲート電極間に自己整合された
（Self-aligned）ビットラインコンタクトホール（ドレ
ーン領域の上部に形成される）と、ストレージ電極コン
タクトホール（ソース領域の上部に形成される）とが形
成される。
【００３５】図４に示すように、結果物の全面に不純物
がドーピングされたポリシリコンを化学気相蒸着法によ
り厚く蒸着して第２ポリシリコン膜を形成した後、前記
第２ポリシリコン膜を化学機械的研磨方法（ＣＭＰ）や
エッチバック方法により前記平坦化された絶縁膜１２６
が露出するまで実施してドレーン領域のビットラインコ
ンタクトホールを埋めるビットラインコンタクト下部プ
ラグ１３０ａ及びストレージ電極コンタクトホールを埋
めるストレージ電極コンタクト下部プラグ１３０ｂを形
成する。
がドーピングされたポリシリコンを化学気相蒸着法によ
り厚く蒸着して第２ポリシリコン膜を形成した後、前記
第２ポリシリコン膜を化学機械的研磨方法（ＣＭＰ）や
エッチバック方法により前記平坦化された絶縁膜１２６
が露出するまで実施してドレーン領域のビットラインコ
ンタクトホールを埋めるビットラインコンタクト下部プ
ラグ１３０ａ及びストレージ電極コンタクトホールを埋
めるストレージ電極コンタクト下部プラグ１３０ｂを形
成する。
【００３６】次に、結果物上に酸化膜を２０００Åの厚
さで形成して第１層間絶縁膜１４０を形成する。
さで形成して第１層間絶縁膜１４０を形成する。
【００３７】前記第１層間絶縁膜１４０上に前記ビット
ラインコンタクト下部プラグ１３０ａと周辺回路領域の
ドレーン領域１２５ａとゲート電極とを露出させるため
のフォトレジストパターンを形成し、前記フォトレジス
トパターンをマスクに使用して第１層間絶縁膜１４０を
異方性エッチングしてビットラインコンタクト下部プラ
グ１３０ａを露出させるコンタクトホールを形成する。
ここで、周辺回路領域では、第１層間絶縁膜１４０下に
存在する平坦化された絶縁膜１２６も第１層間絶縁膜１
４０に続いてエッチングされ、ドレーン領域１２５ａ及
びゲート電極１２４Ｇｂを露出させるコンタクトホール
を形成する。
ラインコンタクト下部プラグ１３０ａと周辺回路領域の
ドレーン領域１２５ａとゲート電極とを露出させるため
のフォトレジストパターンを形成し、前記フォトレジス
トパターンをマスクに使用して第１層間絶縁膜１４０を
異方性エッチングしてビットラインコンタクト下部プラ
グ１３０ａを露出させるコンタクトホールを形成する。
ここで、周辺回路領域では、第１層間絶縁膜１４０下に
存在する平坦化された絶縁膜１２６も第１層間絶縁膜１
４０に続いてエッチングされ、ドレーン領域１２５ａ及
びゲート電極１２４Ｇｂを露出させるコンタクトホール
を形成する。
【００３８】前記コンタクトホールを埋める金属膜、例
えば、タングステン膜をスパッタリング法により形成し
た後、収得したタングステン膜をエッチバック方法やＣ
ＭＰ法により、第１層間絶縁膜１４０が露出するまで平
坦化して、セルアレイ領域のコンタクトホール内にビッ
トラインコンタクト上部プラグ１４２ａを形成し、周辺
回路領域のコンタクトホール内にはドレーンコンタクト
プラグ１４２ｂ及びゲート電極コンタクトプラグ１４２
ｃを形成する。
えば、タングステン膜をスパッタリング法により形成し
た後、収得したタングステン膜をエッチバック方法やＣ
ＭＰ法により、第１層間絶縁膜１４０が露出するまで平
坦化して、セルアレイ領域のコンタクトホール内にビッ
トラインコンタクト上部プラグ１４２ａを形成し、周辺
回路領域のコンタクトホール内にはドレーンコンタクト
プラグ１４２ｂ及びゲート電極コンタクトプラグ１４２
ｃを形成する。
【００３９】次に、第１層間絶縁膜１４０上に導電性物
質を蒸着して導電層を形成する。導電性物質として、不
純物がドーピングされたポリシリコン、タングステン、
アルミニウム、チタンのような金属、窒化チタン、タン
グステンシリサイドのような金属化合物などを挙げるこ
とができる。本実施形態では、不純物がドーピングされ
たポリシリコンとタングステンシリサイドのような金属
シリサイドとを蒸着してポリサイド構造の導電層を形成
する。
質を蒸着して導電層を形成する。導電性物質として、不
純物がドーピングされたポリシリコン、タングステン、
アルミニウム、チタンのような金属、窒化チタン、タン
グステンシリサイドのような金属化合物などを挙げるこ
とができる。本実施形態では、不純物がドーピングされ
たポリシリコンとタングステンシリサイドのような金属
シリサイドとを蒸着してポリサイド構造の導電層を形成
する。
【００４０】収得した導電層を通常のフォトリソグラフ
ィ工程によりパターニングしてセルアレイ領域では、ビ
ットラインコンタクト上部プラグ１４２ａと接続し、第
１ポリシリコンパターン１４４ａ及び第１金属シリサイ
ドパターン１４６ａからなるビットライン１４７ａを形
成し、周辺回路領域ではドレーンコンタクトプラグ１４
２ｂ及びゲート電極コンタクトプラグ１４２ｃと接続
し、第２ポリシリコンパターン１４４ｂ及び第２金属シ
リサイドパターン１４６ｂからなる周辺回路領域の配線
１４７ｂを形成する。ここで、周辺回路領域のヒューズ
領域にはビットライン１４７ａから延在し、第３ポリシ
リコンパターン１４４ｃ及び第３金属シリサイドパター
ン１４６ｃからなるヒューズライン１４７ｃが形成され
る。
ィ工程によりパターニングしてセルアレイ領域では、ビ
ットラインコンタクト上部プラグ１４２ａと接続し、第
１ポリシリコンパターン１４４ａ及び第１金属シリサイ
ドパターン１４６ａからなるビットライン１４７ａを形
成し、周辺回路領域ではドレーンコンタクトプラグ１４
２ｂ及びゲート電極コンタクトプラグ１４２ｃと接続
し、第２ポリシリコンパターン１４４ｂ及び第２金属シ
リサイドパターン１４６ｂからなる周辺回路領域の配線
１４７ｂを形成する。ここで、周辺回路領域のヒューズ
領域にはビットライン１４７ａから延在し、第３ポリシ
リコンパターン１４４ｃ及び第３金属シリサイドパター
ン１４６ｃからなるヒューズライン１４７ｃが形成され
る。
【００４１】図５に示すように、ビットライン１４７
ａ、周辺回路領域の配線１４７ｂ及びヒューズライン１
４７ｃが形成されている第１層間絶縁膜１４０上に３０
００〜５０００Åの厚さにＢＰＳＧを塗布した後、熱処
理により塗布されたＢＰＳＧをリフローさせた後、化学
機械的研磨方法を実施して平坦な第２層間絶縁膜１５０
を形成する。
ａ、周辺回路領域の配線１４７ｂ及びヒューズライン１
４７ｃが形成されている第１層間絶縁膜１４０上に３０
００〜５０００Åの厚さにＢＰＳＧを塗布した後、熱処
理により塗布されたＢＰＳＧをリフローさせた後、化学
機械的研磨方法を実施して平坦な第２層間絶縁膜１５０
を形成する。
【００４２】第２層間絶縁膜１５０上のセルアレイ領域
には半導体メモリ素子のキャパシタを形成する。
には半導体メモリ素子のキャパシタを形成する。
【００４３】キャパシタを形成する前に、キャパシタを
形成するための犠牲膜をエッチングする間に第２層間絶
縁膜１５０が共にエッチングされることを防止するため
に、窒化物からなるエッチング防止膜１５１を平坦化さ
れた第２層間絶縁膜１５０の上に形成する。第２層間絶
縁膜１５０に通常のフォトリソグラフィ法により、スト
レージ電極コンタクト下部プラグ１３０ｂを露出させる
コンタクトホールを形成した後、コンタクトホールの内
部を埋めるように第２層間絶縁膜１５０上に第１導電層
（図示せず）を形成する。第１導電層は不純物がドーピ
ングされたポリシリコンを低圧化学気相蒸着方法により
沈積して形成する。次に、第１導電層をＣＭＰ工程また
はエッチバック工程を利用してエッチングすることによ
り、コンタクトホール内にストレージ電極コンタクト下
部プラグ１３０ｂに接触するストレージ電極コンタクト
上部プラグ１５２を形成する。
形成するための犠牲膜をエッチングする間に第２層間絶
縁膜１５０が共にエッチングされることを防止するため
に、窒化物からなるエッチング防止膜１５１を平坦化さ
れた第２層間絶縁膜１５０の上に形成する。第２層間絶
縁膜１５０に通常のフォトリソグラフィ法により、スト
レージ電極コンタクト下部プラグ１３０ｂを露出させる
コンタクトホールを形成した後、コンタクトホールの内
部を埋めるように第２層間絶縁膜１５０上に第１導電層
（図示せず）を形成する。第１導電層は不純物がドーピ
ングされたポリシリコンを低圧化学気相蒸着方法により
沈積して形成する。次に、第１導電層をＣＭＰ工程また
はエッチバック工程を利用してエッチングすることによ
り、コンタクトホール内にストレージ電極コンタクト下
部プラグ１３０ｂに接触するストレージ電極コンタクト
上部プラグ１５２を形成する。
【００４４】前記ストレージ電極コンタクト上部プラグ
１５２及び第２層間絶縁膜１５０上に酸化物により構成
された犠牲膜（図示せず）を形成する。犠牲膜はＢＰＳ
Ｇ、ＰＳＧまたはＵＳＧのような酸化物を使用して形成
する。例えば、トランジスターが形成された半導体基板
１００の全面に反応ガスにＴＥＯＳ（ｔｅｔｒａｅｔｈ
ｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）を使用し、ＢＰＳＧ
膜を約１０，０００Å以上、例えば１３，０００Å程度
の厚さに蒸着して形成する。次に、犠牲膜上にフォトレ
ジスト膜を塗布した後に、フォトリソグラフィ工程によ
りストレージ電極を形成するためのフォトレジストパタ
ーンを形成する。続けて、フォトレジストパターンをマ
スクに利用して犠牲膜及びエッチング防止膜１５１を部
分的にエッチングすることにより、犠牲膜にストレージ
電極コンタクト上部プラグ１５２を露出させる開口部を
形成する。ここで、ストレージ電極コンタクト上部プラ
グ１５２とストレージ電極コンタクト上部プラグ１５２
周囲の第２層間絶縁膜１５０との一部が開口部により露
出される。フォトレジストパターンを除去した後に、ス
トレージ電極コンタクト上部プラグ１５２上と開口部に
より露出された犠牲膜の側壁と犠牲膜の全面とに連続的
に第２導電層を形成する。第２導電層はポリシリコン層
を低圧化学気相蒸着方法により５００Åの厚さに沈積し
て形成する。そうすると、各セル毎に一つのウェル（ま
たは溝）が形成されたポリシリコン層が得られる。この
ようなウェル（または溝）が形成されるにつれて、凹凸
部が形成された第２導電層が得られる。
１５２及び第２層間絶縁膜１５０上に酸化物により構成
された犠牲膜（図示せず）を形成する。犠牲膜はＢＰＳ
Ｇ、ＰＳＧまたはＵＳＧのような酸化物を使用して形成
する。例えば、トランジスターが形成された半導体基板
１００の全面に反応ガスにＴＥＯＳ（ｔｅｔｒａｅｔｈ
ｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）を使用し、ＢＰＳＧ
膜を約１０，０００Å以上、例えば１３，０００Å程度
の厚さに蒸着して形成する。次に、犠牲膜上にフォトレ
ジスト膜を塗布した後に、フォトリソグラフィ工程によ
りストレージ電極を形成するためのフォトレジストパタ
ーンを形成する。続けて、フォトレジストパターンをマ
スクに利用して犠牲膜及びエッチング防止膜１５１を部
分的にエッチングすることにより、犠牲膜にストレージ
電極コンタクト上部プラグ１５２を露出させる開口部を
形成する。ここで、ストレージ電極コンタクト上部プラ
グ１５２とストレージ電極コンタクト上部プラグ１５２
周囲の第２層間絶縁膜１５０との一部が開口部により露
出される。フォトレジストパターンを除去した後に、ス
トレージ電極コンタクト上部プラグ１５２上と開口部に
より露出された犠牲膜の側壁と犠牲膜の全面とに連続的
に第２導電層を形成する。第２導電層はポリシリコン層
を低圧化学気相蒸着方法により５００Åの厚さに沈積し
て形成する。そうすると、各セル毎に一つのウェル（ま
たは溝）が形成されたポリシリコン層が得られる。この
ようなウェル（または溝）が形成されるにつれて、凹凸
部が形成された第２導電層が得られる。
【００４５】次に、必要により、第２導電層上に表面積
を増加させるために、ＨＳＧシリコン膜を形成する。こ
こで、ＨＳＧシリコン膜は高真空乃至約７０−７Ｔｏｒ
ｒ以下の圧力及び約４００〜６００℃の温度が維持され
る減圧（pressure-reduced）化学気相蒸着チャンバ内で
反応ガスにＳｉ２Ｈ６を使用して第２導電層の内面、即
ち側壁及び下部表面に３００Å乃至５００Åの厚さで形
成する。
を増加させるために、ＨＳＧシリコン膜を形成する。こ
こで、ＨＳＧシリコン膜は高真空乃至約７０−７Ｔｏｒ
ｒ以下の圧力及び約４００〜６００℃の温度が維持され
る減圧（pressure-reduced）化学気相蒸着チャンバ内で
反応ガスにＳｉ２Ｈ６を使用して第２導電層の内面、即
ち側壁及び下部表面に３００Å乃至５００Åの厚さで形
成する。
【００４６】第２導電層上に保護膜としてシリコン酸化
膜を低圧化学気相蒸着方法により沈積させる。ここで、
保護膜はストレージ電極の形成のためのエッチング工程
時、第２導電層上に形成されたＨＳＧシリコン膜または
第２導電層を保護する役割を有する。保護膜は第２導電
層の凹部（または溝）を完全に埋めながら、比較的平坦
な上面を有するように形成される。
膜を低圧化学気相蒸着方法により沈積させる。ここで、
保護膜はストレージ電極の形成のためのエッチング工程
時、第２導電層上に形成されたＨＳＧシリコン膜または
第２導電層を保護する役割を有する。保護膜は第２導電
層の凹部（または溝）を完全に埋めながら、比較的平坦
な上面を有するように形成される。
【００４７】次に、保護膜、導電層及びＨＳＧシリコン
膜を同時にエッチバックする。エッチバック工程はＴＣ
Ｐポリシリコンエッチング装備を使用して実施する。エ
ッチングガスとして、四フッ化炭素及び窒素ガスの混合
ガスを使用して実施する。このようなエッチバック工程
を実施することにより、保護膜はウェル内に保護膜残留
物を残し、犠牲膜の上部に形成されている第２導電層は
エッチングされ、各セル毎にシリンダ形状の第２導電層
パターンからなるストレージ電極１６０が形成される。
以後、酸化シリコンを除去することができるＢＯＥ（Bu
ffered Oxide Etchant）のようなエッチング液を使用し
て湿式エッチング工程を経てストレージ電極１６０のウ
ェル内に残留する保護膜残留物及び犠牲膜を除去する。
次にストレージ電極１６０上に誘電膜１７０を形成す
る。
膜を同時にエッチバックする。エッチバック工程はＴＣ
Ｐポリシリコンエッチング装備を使用して実施する。エ
ッチングガスとして、四フッ化炭素及び窒素ガスの混合
ガスを使用して実施する。このようなエッチバック工程
を実施することにより、保護膜はウェル内に保護膜残留
物を残し、犠牲膜の上部に形成されている第２導電層は
エッチングされ、各セル毎にシリンダ形状の第２導電層
パターンからなるストレージ電極１６０が形成される。
以後、酸化シリコンを除去することができるＢＯＥ（Bu
ffered Oxide Etchant）のようなエッチング液を使用し
て湿式エッチング工程を経てストレージ電極１６０のウ
ェル内に残留する保護膜残留物及び犠牲膜を除去する。
次にストレージ電極１６０上に誘電膜１７０を形成す
る。
【００４８】次に、誘電膜１７０を覆うように基板全面
に不純物がドーピングされたポリシリコンをストレージ
電極形成のための第２導電層形成時と同一の方法により
蒸着し、厚さが約２０００Åである第３導電層を形成す
る。次に、一般のフォトリソグラフィ工程により第３導
電層をパターニングして周辺回路領域の第３導電層を除
去してセルアレイ領域にはプレート電極１８０を形成す
る。ここで、プレート電極１８０と同時に周辺回路領域
のヒューズ領域にはエッチング阻止膜としての役割を有
するポリシリコンパターン１８０ａを残す。ポリシリコ
ンパターン１８０ａは以後にヒューズ領域の開口部形成
時にエッチング阻止層としての役割を有する。
に不純物がドーピングされたポリシリコンをストレージ
電極形成のための第２導電層形成時と同一の方法により
蒸着し、厚さが約２０００Åである第３導電層を形成す
る。次に、一般のフォトリソグラフィ工程により第３導
電層をパターニングして周辺回路領域の第３導電層を除
去してセルアレイ領域にはプレート電極１８０を形成す
る。ここで、プレート電極１８０と同時に周辺回路領域
のヒューズ領域にはエッチング阻止膜としての役割を有
するポリシリコンパターン１８０ａを残す。ポリシリコ
ンパターン１８０ａは以後にヒューズ領域の開口部形成
時にエッチング阻止層としての役割を有する。
【００４９】次に、プレート電極１８０及びポリシリコ
ンパターン１８０ａが形成されている第２層間絶縁膜１
５０上に１７，０００〜２９，０００Åの厚さにＢＰＳ
Ｇを塗布してリフローした後、化学機械的研磨方法やエ
ッチバック方法により平坦化して第３層間絶縁膜１９０
を形成する。
ンパターン１８０ａが形成されている第２層間絶縁膜１
５０上に１７，０００〜２９，０００Åの厚さにＢＰＳ
Ｇを塗布してリフローした後、化学機械的研磨方法やエ
ッチバック方法により平坦化して第３層間絶縁膜１９０
を形成する。
【００５０】図６に示すように、第３層間絶縁膜１９０
上に下部の素子構造物に配線を連結するためのコンタク
トホールを形成するためのフォトレジストパターンを形
成し、フォトレジストパターンをエッチングマスクに使
用して下部の第３層間絶縁膜１９０、第２層間絶縁膜１
５０及び第１層間絶縁膜１４０を部分的に異方性エッチ
ングする。そうすると、図示したように、プレート電極
１８０に配線を連結するためのプレートコンタクトホー
ル１９２ａ及び周辺回路素子に配線を連結するための周
辺回路コンタクトホール１９２ｂ、１９２ｃ、１９２ｄ
などが形成される。ここで、周辺回路領域のヒューズ領
域にはヒューズライン１４７ｃを四角形の形態に平面積
に取り囲むように、エッチング阻止用ポリシリコンパタ
ーン１８０ａを露出させる第１ヒューズコンタクトホー
ル１９４を形成する。
上に下部の素子構造物に配線を連結するためのコンタク
トホールを形成するためのフォトレジストパターンを形
成し、フォトレジストパターンをエッチングマスクに使
用して下部の第３層間絶縁膜１９０、第２層間絶縁膜１
５０及び第１層間絶縁膜１４０を部分的に異方性エッチ
ングする。そうすると、図示したように、プレート電極
１８０に配線を連結するためのプレートコンタクトホー
ル１９２ａ及び周辺回路素子に配線を連結するための周
辺回路コンタクトホール１９２ｂ、１９２ｃ、１９２ｄ
などが形成される。ここで、周辺回路領域のヒューズ領
域にはヒューズライン１４７ｃを四角形の形態に平面積
に取り囲むように、エッチング阻止用ポリシリコンパタ
ーン１８０ａを露出させる第１ヒューズコンタクトホー
ル１９４を形成する。
【００５１】図７に示すように、前記結果物の全面に、
チタン、タンタル、窒化チタン、窒化タンタルなどのよ
うな耐火金属または耐火金属化合物からなり、耐火金属
及び耐火金属化合物の複合層からなる障壁層（図示せ
ず）を薄い厚さに蒸着し、プレートコンタクトホール１
９２ａ、周辺回路コンタクトホール１９２ｂ、１９２
ｃ、１９２ｄ及び第１ヒューズコンタクトホール１９４
を埋めるようにタングステンをスパッタリング方法によ
り蒸着して第１タングステン層（図示せず）を形成した
後、タングステン層を第３層間絶縁膜１９０が露出する
までエッチバックする。そうすると、図示したように、
プレートコンタクトホール１９２ａを埋めるプレートコ
ンタクトプラグ１９６ａ、周辺回路コンタクトホール１
９２ｂ、１９２ｃ、１９２ｄを埋める周辺回路コンタク
トプラグ１９６ｂ、１９６ｃ、１９６ｄ及び第１ヒュー
ズコンタクトホール１９４を埋める第１ヒューズコンタ
クトプラグ１９８が形成される。
チタン、タンタル、窒化チタン、窒化タンタルなどのよ
うな耐火金属または耐火金属化合物からなり、耐火金属
及び耐火金属化合物の複合層からなる障壁層（図示せ
ず）を薄い厚さに蒸着し、プレートコンタクトホール１
９２ａ、周辺回路コンタクトホール１９２ｂ、１９２
ｃ、１９２ｄ及び第１ヒューズコンタクトホール１９４
を埋めるようにタングステンをスパッタリング方法によ
り蒸着して第１タングステン層（図示せず）を形成した
後、タングステン層を第３層間絶縁膜１９０が露出する
までエッチバックする。そうすると、図示したように、
プレートコンタクトホール１９２ａを埋めるプレートコ
ンタクトプラグ１９６ａ、周辺回路コンタクトホール１
９２ｂ、１９２ｃ、１９２ｄを埋める周辺回路コンタク
トプラグ１９６ｂ、１９６ｃ、１９６ｄ及び第１ヒュー
ズコンタクトホール１９４を埋める第１ヒューズコンタ
クトプラグ１９８が形成される。
【００５２】図８に示すように、第３層間絶縁膜１９０
の全面にプレートコンタクトプラグ１９６ａ、周辺回路
コンタクトプラグ１９６ｂ、１９６ｃ、１９６ｄ及び第
１ヒューズコンタクトプラグ１９８などと接触するよう
にスパッタリング法によりアルミニウム、タングステ
ン、チタンなどのような金属（望ましくはアルミニウ
ム）をスパッタリング方法またはＣＶＤ方法により、約
４０００Åの厚さに蒸着して第１金属層を形成する。次
に、第１金属層上に窒化チタンを約１０００Åの厚さに
蒸着して第１金属化合物層を形成する。
の全面にプレートコンタクトプラグ１９６ａ、周辺回路
コンタクトプラグ１９６ｂ、１９６ｃ、１９６ｄ及び第
１ヒューズコンタクトプラグ１９８などと接触するよう
にスパッタリング法によりアルミニウム、タングステ
ン、チタンなどのような金属（望ましくはアルミニウ
ム）をスパッタリング方法またはＣＶＤ方法により、約
４０００Åの厚さに蒸着して第１金属層を形成する。次
に、第１金属層上に窒化チタンを約１０００Åの厚さに
蒸着して第１金属化合物層を形成する。
【００５３】前記第１金属化合物層上に半導体装置の第
１配線２０４のためのフォトレジストパターンを形成
し、フォトレジストパターンをエッチングマスクに使用
してパターニングしてセルアレイ領域には第１金属層パ
ターン２００及び第１金属化合物層パターン２０２から
なる第１配線２０４を形成する。第１配線２０４は下部
のプレートコンタクトプラグ１９６ａ及び周辺回路コン
タクトプラグ１９６ｂ、１９６ｃ、１９６ｄと接続さ
れ、電気信号を半導体素子に伝達する。これと同時に、
周辺回路領域内のヒューズ領域には第１金属層パターン
２００ａ及び第１金属化合物層パターン２０２ａからな
り、第１ヒューズコンタクトプラグ１９８と接触し、四
角形状を有する下部ガードリングパターン２０４ａが形
成される。
１配線２０４のためのフォトレジストパターンを形成
し、フォトレジストパターンをエッチングマスクに使用
してパターニングしてセルアレイ領域には第１金属層パ
ターン２００及び第１金属化合物層パターン２０２から
なる第１配線２０４を形成する。第１配線２０４は下部
のプレートコンタクトプラグ１９６ａ及び周辺回路コン
タクトプラグ１９６ｂ、１９６ｃ、１９６ｄと接続さ
れ、電気信号を半導体素子に伝達する。これと同時に、
周辺回路領域内のヒューズ領域には第１金属層パターン
２００ａ及び第１金属化合物層パターン２０２ａからな
り、第１ヒューズコンタクトプラグ１９８と接触し、四
角形状を有する下部ガードリングパターン２０４ａが形
成される。
【００５４】図９に示すように、第１配線２０４及び下
部ガードリングパターン２０４ａが形成されている第３
層間絶縁膜１９０上に、ＴＥＯＳ（Tetra ethyl orthos
iliane）を利用した酸化物、ＳＯＧ（Spin-on Glass）
またはＦＯｘ（Flowable Oxide）を７，０００Åの厚さ
に形成して第４層間絶縁膜２１０を形成する。
部ガードリングパターン２０４ａが形成されている第３
層間絶縁膜１９０上に、ＴＥＯＳ（Tetra ethyl orthos
iliane）を利用した酸化物、ＳＯＧ（Spin-on Glass）
またはＦＯｘ（Flowable Oxide）を７，０００Åの厚さ
に形成して第４層間絶縁膜２１０を形成する。
【００５５】図１０に示すように、第４層間絶縁膜２１
０上にフォトレジストを塗布してフォトレジスト膜を形
成した後、フォトレジスト膜を露光及び現像工程を経て
ビアホール、第２ヒューズコンタクトホール及び中央溝
の形成のためのフォトレジストパターン２２０を形成す
る。フォトレジストパターン２２０をエッチングマスク
に使用して第４層間絶縁膜２１０を異方性エッチングし
て、外部から前記の第１配線２０４に信号を印加するた
めの第２配線と連結されるビアホール２１２を形成す
る。ここで、周辺回路領域のヒューズ領域には下部ガー
ドリングパターン２０４ａを部分的に露出させる第２ヒ
ューズコンタクトホール２１４が形成される。また、下
部ガードリングパターン２０４ａにより取り囲まれた中
央部（ヒューズの上部に位置する）に存在する第４層間
絶縁膜２１０の一部もエッチングされ、図示したよう
に、中央溝２１６が形成される。
０上にフォトレジストを塗布してフォトレジスト膜を形
成した後、フォトレジスト膜を露光及び現像工程を経て
ビアホール、第２ヒューズコンタクトホール及び中央溝
の形成のためのフォトレジストパターン２２０を形成す
る。フォトレジストパターン２２０をエッチングマスク
に使用して第４層間絶縁膜２１０を異方性エッチングし
て、外部から前記の第１配線２０４に信号を印加するた
めの第２配線と連結されるビアホール２１２を形成す
る。ここで、周辺回路領域のヒューズ領域には下部ガー
ドリングパターン２０４ａを部分的に露出させる第２ヒ
ューズコンタクトホール２１４が形成される。また、下
部ガードリングパターン２０４ａにより取り囲まれた中
央部（ヒューズの上部に位置する）に存在する第４層間
絶縁膜２１０の一部もエッチングされ、図示したよう
に、中央溝２１６が形成される。
【００５６】エッチングは下部の第１配線２０４及び下
部ガードリングパターン２０４ａが露出するまで実施す
るが、正確なエッチング調節のために、ある程度は過エ
ッチングを実施する。場合によっては、第４層間絶縁膜
２１０の下部に存在する第３層間絶縁膜１９０も部分的
にエッチングし、凹所を形成することができる。
部ガードリングパターン２０４ａが露出するまで実施す
るが、正確なエッチング調節のために、ある程度は過エ
ッチングを実施する。場合によっては、第４層間絶縁膜
２１０の下部に存在する第３層間絶縁膜１９０も部分的
にエッチングし、凹所を形成することができる。
【００５７】図１１に示すように、第４層間絶縁膜２１
０上に残留するフォトレジストパターン２２０をストリ
ッピングして除去した後、プレートコンタクトプラグ１
９６ａ、周辺回路コンタクトプラグ１９６ｂ、１９６
ｃ、１９６ｄ及び第１ヒューズコンタクトプラグ１９８
を形成する時と同一の方法によりビアホール２１２及び
第２ヒューズコンタクトホール２１４を埋めるように、
スパッタリング方法により蒸着して第２タングステン層
を形成した後、前記第２タングステン層を第４層間絶縁
膜２１０が露出するまでエッチバックする。そうする
と、図示したように、ビアホール２１２を埋めるビアコ
ンタクトプラグ２２２及び第２ヒューズコンタクトホー
ル２１４を埋める第２ヒューズコンタクトプラグ２２４
が形成される。
０上に残留するフォトレジストパターン２２０をストリ
ッピングして除去した後、プレートコンタクトプラグ１
９６ａ、周辺回路コンタクトプラグ１９６ｂ、１９６
ｃ、１９６ｄ及び第１ヒューズコンタクトプラグ１９８
を形成する時と同一の方法によりビアホール２１２及び
第２ヒューズコンタクトホール２１４を埋めるように、
スパッタリング方法により蒸着して第２タングステン層
を形成した後、前記第２タングステン層を第４層間絶縁
膜２１０が露出するまでエッチバックする。そうする
と、図示したように、ビアホール２１２を埋めるビアコ
ンタクトプラグ２２２及び第２ヒューズコンタクトホー
ル２１４を埋める第２ヒューズコンタクトプラグ２２４
が形成される。
【００５８】次に、第１配線２０４の形成時と同一の方
法により第４層間絶縁膜２１０の全面にビアコンタクト
プラグ２２２及び第２ヒューズコンタクトプラグ２２４
などと接触するように、スパッタリング方法によりアル
ミニウム、タングステン、チタンなどのような金属、望
ましくはアルミニウムをスパッタリング方法またはＣＶ
Ｄ方法により約６０００Åの厚さに蒸着して第２金属層
（図示せず）を形成する。次に、第２金属層上に窒化チ
タンを約３００Åの厚さに蒸着して第２金属化合物層
（図示せず）を形成する。
法により第４層間絶縁膜２１０の全面にビアコンタクト
プラグ２２２及び第２ヒューズコンタクトプラグ２２４
などと接触するように、スパッタリング方法によりアル
ミニウム、タングステン、チタンなどのような金属、望
ましくはアルミニウムをスパッタリング方法またはＣＶ
Ｄ方法により約６０００Åの厚さに蒸着して第２金属層
（図示せず）を形成する。次に、第２金属層上に窒化チ
タンを約３００Åの厚さに蒸着して第２金属化合物層
（図示せず）を形成する。
【００５９】第２金属化合物層上に半導体装置の第２配
線のためのフォトレジストパターンを形成し、フォトレ
ジストパターンをエッチングマスクに使用してパターニ
ングし、セルアレイ領域には第２金属層パターン２３０
及び第２金属化合物層パターン２３２からなる第２配線
２３４を形成する。第２配線２３４は外部から前記第１
配線２０４に電気信号を伝達する。これと同時に、周辺
回路領域内のヒューズ領域には第２金属層パターン２３
０ａ及び第２金属化合物層パターン２３２ａからなり、
第２ヒューズコンタクトプラグ２２４と接触し、平面積
に四角形形状を有する上部ガードリングパターン２３４
ａが形成される。このような方法により、第１ヒューズ
コンタクトプラグ１９８、下部ガードリングパターン２
０４ａ、第２ヒューズコンタクトプラグ２２４及び上部
ガードリングパターン２３４ａからなるヒューズボック
スのガードリングが完成される。
線のためのフォトレジストパターンを形成し、フォトレ
ジストパターンをエッチングマスクに使用してパターニ
ングし、セルアレイ領域には第２金属層パターン２３０
及び第２金属化合物層パターン２３２からなる第２配線
２３４を形成する。第２配線２３４は外部から前記第１
配線２０４に電気信号を伝達する。これと同時に、周辺
回路領域内のヒューズ領域には第２金属層パターン２３
０ａ及び第２金属化合物層パターン２３２ａからなり、
第２ヒューズコンタクトプラグ２２４と接触し、平面積
に四角形形状を有する上部ガードリングパターン２３４
ａが形成される。このような方法により、第１ヒューズ
コンタクトプラグ１９８、下部ガードリングパターン２
０４ａ、第２ヒューズコンタクトプラグ２２４及び上部
ガードリングパターン２３４ａからなるヒューズボック
スのガードリングが完成される。
【００６０】図１２に示すように、結果物の全面に第２
配線２３４及び上部ガードリングパターン２３４ａを覆
うようにパッシベーション層２４０を形成する。
配線２３４及び上部ガードリングパターン２３４ａを覆
うようにパッシベーション層２４０を形成する。
【００６１】図１３に示すように、一般のフォトリソグ
ラフィ方法によりヒューズライン１４７ｃ上に存在し、
上部ガードリングパターン２３４ａにより取り囲まれた
ガードリングの中央部にあるパッシベーション層２４０
及び第３層間絶縁膜１９０を部分的にエッチングしてヒ
ューズ開口部２５０を形成する。ここで、エッチングは
ヒューズライン１４７ｃの上部に存在するエッチング阻
止用ポリシリコンパターン１８０ａが完全にエッチング
されるまで実施する。従って、ポリシリコンパターン１
８０ａの存在によりヒューズ開口部２５０形成時のエッ
チング終末点を容易に検出することができる。従って、
ヒューズ領域にはヒューズ領域を取り囲むポリシリコン
パターン１８０ｂが形成される。
ラフィ方法によりヒューズライン１４７ｃ上に存在し、
上部ガードリングパターン２３４ａにより取り囲まれた
ガードリングの中央部にあるパッシベーション層２４０
及び第３層間絶縁膜１９０を部分的にエッチングしてヒ
ューズ開口部２５０を形成する。ここで、エッチングは
ヒューズライン１４７ｃの上部に存在するエッチング阻
止用ポリシリコンパターン１８０ａが完全にエッチング
されるまで実施する。従って、ポリシリコンパターン１
８０ａの存在によりヒューズ開口部２５０形成時のエッ
チング終末点を容易に検出することができる。従って、
ヒューズ領域にはヒューズ領域を取り囲むポリシリコン
パターン１８０ｂが形成される。
【００６２】本実施形態によると、第４層間絶縁膜２１
０にビアホール２１２を形成する時、ヒューズ領域上の
第４層間絶縁膜２１０も部分的にエッチングされ中央溝
２１６が形成される。従って、ヒューズ開口部２５０を
形成する時、エッチング時間を減少させることができる
ので、半導体装置のスループットが向上する。
０にビアホール２１２を形成する時、ヒューズ領域上の
第４層間絶縁膜２１０も部分的にエッチングされ中央溝
２１６が形成される。従って、ヒューズ開口部２５０を
形成する時、エッチング時間を減少させることができる
ので、半導体装置のスループットが向上する。
【００６３】〈実施形態２〉実施形態１によると、半導
体装置のスループットは向上するが、第２配線を形成す
る時に第４層間絶縁膜２１０の中央溝２１６内に金属残
留物が存在する憂慮がある。
体装置のスループットは向上するが、第２配線を形成す
る時に第４層間絶縁膜２１０の中央溝２１６内に金属残
留物が存在する憂慮がある。
【００６４】図１４は実施形態１によりヒューズボック
スガードリングを形成する時、第４層間絶縁膜２１０の
中央溝２１６内に残留する金属残留物を示す断面図であ
る。
スガードリングを形成する時、第４層間絶縁膜２１０の
中央溝２１６内に残留する金属残留物を示す断面図であ
る。
【００６５】図１４に示すように、図１１で示した工程
で、ビアホール２１２を埋めるビアコンタクトプラグ２
２２及び第２ヒューズコンタクトホール２１４を埋める
第２ヒューズコンタクトプラグ２２４を形成した後、ビ
アコンタクトプラグ２２２及び第２ヒューズコンタクト
プラグ２２４などと接触するように、スパッタリング方
法によりアルミニウム、タングステン、チタンなどのよ
うな金属、望ましくはアルミニウムをスパッタリング方
法またはＣＶＤ方法により約６０００Åの厚さに蒸着し
て第２金属層（図示せず）及び第２金属化合物層を形成
する。ここで、第２金属層及び第２金属化合物層は中央
溝２１６の側壁上にも他の部位に連続して形成される。
次に、第２金属化合物層上に半導体装置の第２配線のた
めのフォトレジストパターンを形成し、フォトレジスト
パターンをエッチングマスクに使用して前記第２金属化
合物層及び第２金属層をエッチングする。ここで、エッ
チングは異方性エッチングにより実施するための、図示
したように、中央溝２１６の側壁上では第２金属層が完
全にエッチングされずに、残留することになる。このよ
うな金属残留物は半導体製造工程ラインで不純物粒子生
成の原因になる。
で、ビアホール２１２を埋めるビアコンタクトプラグ２
２２及び第２ヒューズコンタクトホール２１４を埋める
第２ヒューズコンタクトプラグ２２４を形成した後、ビ
アコンタクトプラグ２２２及び第２ヒューズコンタクト
プラグ２２４などと接触するように、スパッタリング方
法によりアルミニウム、タングステン、チタンなどのよ
うな金属、望ましくはアルミニウムをスパッタリング方
法またはＣＶＤ方法により約６０００Åの厚さに蒸着し
て第２金属層（図示せず）及び第２金属化合物層を形成
する。ここで、第２金属層及び第２金属化合物層は中央
溝２１６の側壁上にも他の部位に連続して形成される。
次に、第２金属化合物層上に半導体装置の第２配線のた
めのフォトレジストパターンを形成し、フォトレジスト
パターンをエッチングマスクに使用して前記第２金属化
合物層及び第２金属層をエッチングする。ここで、エッ
チングは異方性エッチングにより実施するための、図示
したように、中央溝２１６の側壁上では第２金属層が完
全にエッチングされずに、残留することになる。このよ
うな金属残留物は半導体製造工程ラインで不純物粒子生
成の原因になる。
【００６６】本実施形態では、このような不純物粒子の
生成を防止することができる新規なヒューズボックスガ
ードリング構造及び製造方法について説明する。
生成を防止することができる新規なヒューズボックスガ
ードリング構造及び製造方法について説明する。
【００６７】図１５乃至図１８は本実施形態によるヒュ
ーズボックスガードリングを有する半導体装置の製造方
法を説明するための断面図である。
ーズボックスガードリングを有する半導体装置の製造方
法を説明するための断面図である。
【００６８】本実施形態による半導体装置の製造工程
は、まず実施形態１の図３乃至９に示したものと同一工
程を実施する。同一の参照符号は実施形態１と同一の部
材を示す。
は、まず実施形態１の図３乃至９に示したものと同一工
程を実施する。同一の参照符号は実施形態１と同一の部
材を示す。
【００６９】図１５に示すように、図９で形成した第４
層間絶縁膜２１０上にフォトレジストを塗布してフォト
レジスト膜を形成した後、フォトレジスト膜を露光及び
現像工程を経てビアホール２１２及び下部ガードリング
パターン２０４ａとヒューズ領域を露出させる開口部形
成のためのフォトレジストパターン２２０ａとを形成す
る。フォトレジストパターン２２０ａをエッチングマス
クに使用して、第４層間絶縁膜２１０を異方性エッチン
グし、外部から前記の第１配線２０４に信号を印加する
ための第２配線と連結されるビアホール２１２を形成す
る。ここで、周辺回路領域のヒューズ領域では下部ガー
ドリングパターン２０４ａにより画定された第４層間絶
縁膜２１０の一部が除去され、下部の第３層間絶縁膜１
９０を部分的に露出させる予備ヒューズ開口部２１４ａ
が形成される。エッチングは下部の第１配線２０４及び
下部ガードリングパターン２０４ａが露出するまで実施
するが、正確なエッチング調節のためには、ある程度は
過エッチングを実施する。場合によって、第４層間絶縁
膜２１０の下部に存在する第３層間絶縁膜１９０も部分
的にエッチングし凹所を形成することができる。
層間絶縁膜２１０上にフォトレジストを塗布してフォト
レジスト膜を形成した後、フォトレジスト膜を露光及び
現像工程を経てビアホール２１２及び下部ガードリング
パターン２０４ａとヒューズ領域を露出させる開口部形
成のためのフォトレジストパターン２２０ａとを形成す
る。フォトレジストパターン２２０ａをエッチングマス
クに使用して、第４層間絶縁膜２１０を異方性エッチン
グし、外部から前記の第１配線２０４に信号を印加する
ための第２配線と連結されるビアホール２１２を形成す
る。ここで、周辺回路領域のヒューズ領域では下部ガー
ドリングパターン２０４ａにより画定された第４層間絶
縁膜２１０の一部が除去され、下部の第３層間絶縁膜１
９０を部分的に露出させる予備ヒューズ開口部２１４ａ
が形成される。エッチングは下部の第１配線２０４及び
下部ガードリングパターン２０４ａが露出するまで実施
するが、正確なエッチング調節のためには、ある程度は
過エッチングを実施する。場合によって、第４層間絶縁
膜２１０の下部に存在する第３層間絶縁膜１９０も部分
的にエッチングし凹所を形成することができる。
【００７０】図１６に示すように、第４層間絶縁膜２１
０上に残留するフォトレジストパターン２２０ａをスト
リッピングして除去した後、第１配線２０４を形成する
ための第１金属層及び第１金属化合物層を蒸着する時と
同一方法により、第４層間絶縁膜２１０の全面にビアホ
ール２１２及び予備ヒューズ開口部２１４ａの内面に連
続的に形成されるようにアルミニウム、タングステン、
チタンなどのような金属、望ましくはアルミニウムをス
パッタリング方法またはＣＶＤ方法により約６０００Å
の厚さに蒸着して第２金属層３００を形成する。次に、
第２金属層３００上に窒化チタンを約３００Åの厚さに
蒸着して第２金属化合物層３０２を形成する。次に、第
２金属化合物層３０２上に半導体装置の第２配線のため
のフォトレジストパターン３０４を形成する。ここで、
フォトレジストパターン３０４は予備ヒューズ開口部２
１４ａの中央部にあり、ヒューズライン１４７ｃの上部
に存在する第２金属化合物層３０２を部分的に露出させ
る。
０上に残留するフォトレジストパターン２２０ａをスト
リッピングして除去した後、第１配線２０４を形成する
ための第１金属層及び第１金属化合物層を蒸着する時と
同一方法により、第４層間絶縁膜２１０の全面にビアホ
ール２１２及び予備ヒューズ開口部２１４ａの内面に連
続的に形成されるようにアルミニウム、タングステン、
チタンなどのような金属、望ましくはアルミニウムをス
パッタリング方法またはＣＶＤ方法により約６０００Å
の厚さに蒸着して第２金属層３００を形成する。次に、
第２金属層３００上に窒化チタンを約３００Åの厚さに
蒸着して第２金属化合物層３０２を形成する。次に、第
２金属化合物層３０２上に半導体装置の第２配線のため
のフォトレジストパターン３０４を形成する。ここで、
フォトレジストパターン３０４は予備ヒューズ開口部２
１４ａの中央部にあり、ヒューズライン１４７ｃの上部
に存在する第２金属化合物層３０２を部分的に露出させ
る。
【００７１】図１７に示すように、フォトレジストパタ
ーン３０４をエッチングマスクに使用して第２金属化合
物層３０２及び第２金属層３００を順に異方性エッチン
グすると、図示したように、セルアレイ領域にはビアホ
ール２１２を埋める第２金属層パターン３１０ａと第２
金属層パターン３１０ａ上に形成された第２金属化合物
層パターン３１２ａとからなる第２配線３１４が形成さ
れる。これと同時に、周辺回路領域内のヒューズ領域に
は第２金属層パターン３１０ｂ及び第２金属化合物層パ
ターン３１２ｂからなる上部ガードリングパターン３１
６が形成される。
ーン３０４をエッチングマスクに使用して第２金属化合
物層３０２及び第２金属層３００を順に異方性エッチン
グすると、図示したように、セルアレイ領域にはビアホ
ール２１２を埋める第２金属層パターン３１０ａと第２
金属層パターン３１０ａ上に形成された第２金属化合物
層パターン３１２ａとからなる第２配線３１４が形成さ
れる。これと同時に、周辺回路領域内のヒューズ領域に
は第２金属層パターン３１０ｂ及び第２金属化合物層パ
ターン３１２ｂからなる上部ガードリングパターン３１
６が形成される。
【００７２】次に、結果物の全面にパッシベーション層
３２０を形成する。パッシベーション層３２０として
は、まず第２金属層パターン３１０ｂ間の空間を埋める
ためにＨＤＰ（High Density Plasma）酸化物のような
シリコン酸化物を約１μｍの厚さに形成して第１パッシ
ベーション層３２０ａを形成した後、第１パッシベーシ
ョン層３２０ａ上に吸収防止のために窒化シリコンを
５，０００Åの厚さに蒸着して第２パッシベーション層
３２０ｂを形成して完成させる。
３２０を形成する。パッシベーション層３２０として
は、まず第２金属層パターン３１０ｂ間の空間を埋める
ためにＨＤＰ（High Density Plasma）酸化物のような
シリコン酸化物を約１μｍの厚さに形成して第１パッシ
ベーション層３２０ａを形成した後、第１パッシベーシ
ョン層３２０ａ上に吸収防止のために窒化シリコンを
５，０００Åの厚さに蒸着して第２パッシベーション層
３２０ｂを形成して完成させる。
【００７３】次に、図１８に示すように、通常のフォト
リソグラフィ方法によりヒューズ領域のパッシベーショ
ン層３２０、第３層間絶縁膜１９０及びポリシリコンパ
ターン１８０ａを順に異方性エッチングしてヒューズ開
口部３３０を形成する。ここで、エッチングはヒューズ
ライン１４７ｃ上部に存在するポリシリコンパターン１
８０ａが完全にエッチングされるまで実施する。従っ
て、ポリシリコンパターン１８０ａの存在によりヒュー
ズ開口部３３０形成時のエッチング終末点を容易に検出
することができる。従って、ポリシリコンパターン１８
０ａの中央部はエッチングされ除去され、その結果、ヒ
ューズライン１４７ｃ上部にはヒューズ開口部３３０か
ら延びるようにヒューズライン１４７ｃを平面積に取り
囲むヒューズ用ポリシリコンパターン１８０ｂが形成さ
れる。
リソグラフィ方法によりヒューズ領域のパッシベーショ
ン層３２０、第３層間絶縁膜１９０及びポリシリコンパ
ターン１８０ａを順に異方性エッチングしてヒューズ開
口部３３０を形成する。ここで、エッチングはヒューズ
ライン１４７ｃ上部に存在するポリシリコンパターン１
８０ａが完全にエッチングされるまで実施する。従っ
て、ポリシリコンパターン１８０ａの存在によりヒュー
ズ開口部３３０形成時のエッチング終末点を容易に検出
することができる。従って、ポリシリコンパターン１８
０ａの中央部はエッチングされ除去され、その結果、ヒ
ューズライン１４７ｃ上部にはヒューズ開口部３３０か
ら延びるようにヒューズライン１４７ｃを平面積に取り
囲むヒューズ用ポリシリコンパターン１８０ｂが形成さ
れる。
【００７４】図１８で左側のセルアレイ領域は第１実施
形態で説明したものと同様の構造を有する。図面の右側
に示したヒューズ領域について説明する。
形態で説明したものと同様の構造を有する。図面の右側
に示したヒューズ領域について説明する。
【００７５】本実施形態によると、半導体装置のヒュー
ズボックスは第１層間絶縁膜１４０上に形成されたヒュ
ーズライン１４７ｃを含む。ヒューズライン１４７ｃは
セルアレイ領域のビットライン１４７ａと同時に形成さ
れる。第１層間絶縁膜１４０上にはヒューズライン１４
７ｃを覆う第２層間絶縁膜１５０が形成されている。第
２層間絶縁膜１５０にはヒューズライン１４７ｃ上部の
ヒューズ開口部３３０から延びた開口部が形成されたポ
リシリコンパターン１８０ｂが形成される。ポリシリコ
ンパターン１８０ｂは平面積にヒューズライン１４７ｃ
を取り囲むように形成され、セルアレイ領域のプレート
電極１８０と同時に形成される。ポリシリコンパターン
１８０ｂ上には第３層間絶縁膜１９０が形成されてい
る。
ズボックスは第１層間絶縁膜１４０上に形成されたヒュ
ーズライン１４７ｃを含む。ヒューズライン１４７ｃは
セルアレイ領域のビットライン１４７ａと同時に形成さ
れる。第１層間絶縁膜１４０上にはヒューズライン１４
７ｃを覆う第２層間絶縁膜１５０が形成されている。第
２層間絶縁膜１５０にはヒューズライン１４７ｃ上部の
ヒューズ開口部３３０から延びた開口部が形成されたポ
リシリコンパターン１８０ｂが形成される。ポリシリコ
ンパターン１８０ｂは平面積にヒューズライン１４７ｃ
を取り囲むように形成され、セルアレイ領域のプレート
電極１８０と同時に形成される。ポリシリコンパターン
１８０ｂ上には第３層間絶縁膜１９０が形成されてい
る。
【００７６】第３層間絶縁膜１９０にはヒューズライン
１４７ｃ（またはヒューズ開口部３３０）を平面積に取
り囲みながらポリシリコンパターン１８０ｂを部分的に
露出するヒューズコンタクトホール１９４が形成されて
いる。図６に示したように、ヒューズコンタクトホール
１９４はセルアレイ領域のプレートコンタクトホール１
９６ａ及び周辺回路領域の素子のコンタクトホール１９
２ｂ、１９２ｃ、１９２ｄを形成する時に同時に形成さ
れる。
１４７ｃ（またはヒューズ開口部３３０）を平面積に取
り囲みながらポリシリコンパターン１８０ｂを部分的に
露出するヒューズコンタクトホール１９４が形成されて
いる。図６に示したように、ヒューズコンタクトホール
１９４はセルアレイ領域のプレートコンタクトホール１
９６ａ及び周辺回路領域の素子のコンタクトホール１９
２ｂ、１９２ｃ、１９２ｄを形成する時に同時に形成さ
れる。
【００７７】前記ヒューズコンタクトホール１９４を埋
めるようにタングステン、アルミニウムのような金属か
らなる金属プラグ１９８が形成されている。図７に示し
たように、金属プラグ１９８はプレートコンタクトプラ
グ１９６ａ、周辺回路領域の素子のコンタクトプラグ１
９６ｂ、１９６ｃ、１９６ｄなどと同時に形成される。
めるようにタングステン、アルミニウムのような金属か
らなる金属プラグ１９８が形成されている。図７に示し
たように、金属プラグ１９８はプレートコンタクトプラ
グ１９６ａ、周辺回路領域の素子のコンタクトプラグ１
９６ｂ、１９６ｃ、１９６ｄなどと同時に形成される。
【００７８】前記金属プラグ１９８上、かつ金属プラグ
１９８周辺の第３層間絶縁膜１９０上には、ヒューズ部
（ヒューズライン１４７ｃ及びヒューズ開口部３３０）
を取り囲むように下部ガードリングパターン２０４ａが
形成されている。下部ガードリングパターン２０４ａは
アルミニウム、タングステン、チタンのような金属から
なる第１金属層パターン２００ａと窒化チタンからなる
第１金属化合物層パターン２０２ａとからなる複合層に
より構成されている。下部ガードリングパターン２０４
ａはセルアレイ領域及び周辺回路領域の第１配線２０４
と同時に形成される。
１９８周辺の第３層間絶縁膜１９０上には、ヒューズ部
（ヒューズライン１４７ｃ及びヒューズ開口部３３０）
を取り囲むように下部ガードリングパターン２０４ａが
形成されている。下部ガードリングパターン２０４ａは
アルミニウム、タングステン、チタンのような金属から
なる第１金属層パターン２００ａと窒化チタンからなる
第１金属化合物層パターン２０２ａとからなる複合層に
より構成されている。下部ガードリングパターン２０４
ａはセルアレイ領域及び周辺回路領域の第１配線２０４
と同時に形成される。
【００７９】前記第３層間絶縁膜１９０上には第４層間
絶縁膜２１０が形成されている。第４層間絶縁膜２１０
には前記ヒューズ部と前記下部ガードリングパターン２
０４ａの一部とを露出する開口部２１４ａが形成されて
いる。開口部２１４ａは図１５に示したように、ビアホ
ール２１２を形成する時と同時に形成される。ここで、
ヒューズ領域は部分的に過エッチングされ、示したよう
に、開口部２１４ａは下部ガードリングパターン２０４
ａの側壁から下に延びることができる。ここで、ヒュー
ズライン１４７ｃの上部の第３層間絶縁膜１９０の上層
一部も部分的に除去され、凹所（ｒｅｃｅｓｓ）が上部
に形成される。
絶縁膜２１０が形成されている。第４層間絶縁膜２１０
には前記ヒューズ部と前記下部ガードリングパターン２
０４ａの一部とを露出する開口部２１４ａが形成されて
いる。開口部２１４ａは図１５に示したように、ビアホ
ール２１２を形成する時と同時に形成される。ここで、
ヒューズ領域は部分的に過エッチングされ、示したよう
に、開口部２１４ａは下部ガードリングパターン２０４
ａの側壁から下に延びることができる。ここで、ヒュー
ズライン１４７ｃの上部の第３層間絶縁膜１９０の上層
一部も部分的に除去され、凹所（ｒｅｃｅｓｓ）が上部
に形成される。
【００８０】前記開口部２１４ａ周囲の第４層間絶縁膜
２１０上には、開口部の側壁と、下部ガードリングパタ
ーン２０４ａの露出された上面と、下部ガードリングパ
ターンの内側面とに連続的に上部ガードリングパターン
３１６が形成されている。開口部２１４ａが下部ガード
リングパターン２０４ａの側壁下に延び、第３層間絶縁
膜１９０の上部に凹所が形成されている場合には、凹所
の内側面まで上部ガードリングパターン３１６が延びて
形成される。上部ガードリングパターン３１６も下部ガ
ードリングパターン２０４ａと同様に複合層の形態に形
成される。即ち、上部ガードリングパターン３１６は第
２金属層パターン３１０ｂ及び第２金属化合物層パター
ン３１２ｂからなる。上部ガードリングパターン３１６
は第２配線３１４と同時に形成される。
２１０上には、開口部の側壁と、下部ガードリングパタ
ーン２０４ａの露出された上面と、下部ガードリングパ
ターンの内側面とに連続的に上部ガードリングパターン
３１６が形成されている。開口部２１４ａが下部ガード
リングパターン２０４ａの側壁下に延び、第３層間絶縁
膜１９０の上部に凹所が形成されている場合には、凹所
の内側面まで上部ガードリングパターン３１６が延びて
形成される。上部ガードリングパターン３１６も下部ガ
ードリングパターン２０４ａと同様に複合層の形態に形
成される。即ち、上部ガードリングパターン３１６は第
２金属層パターン３１０ｂ及び第２金属化合物層パター
ン３１２ｂからなる。上部ガードリングパターン３１６
は第２配線３１４と同時に形成される。
【００８１】第４層間絶縁膜２１０上には上部ガードリ
ングパターン３１６を完全に覆うパッシベーション層３
２０が形成されている。パッシベーション層３２０に
は、下部ガードリングパターン２０４ａにより画定され
る領域よりも小さい大きさのヒューズライン１４７ｃ上
部の第２層間絶縁膜１５０を露出するように、ヒューズ
開口部３３０が形成される。
ングパターン３１６を完全に覆うパッシベーション層３
２０が形成されている。パッシベーション層３２０に
は、下部ガードリングパターン２０４ａにより画定され
る領域よりも小さい大きさのヒューズライン１４７ｃ上
部の第２層間絶縁膜１５０を露出するように、ヒューズ
開口部３３０が形成される。
【００８２】本実施形態によると、第４層間絶縁膜２１
０にビアホール２１２を形成する時、ヒューズ領域上の
第４層間絶縁膜２１０を完全に除去する。次に、第２配
線３１４及び上部ガードリングパターン３１６を形成す
るために、第２金属層及び第２金属化合物層をパターニ
ングする時、開口部２１４ａ内に金属残留物が存在しな
くなる。従って、金属残留物の存在によるパーティクル
の発生を抑制することができるので、半導体装置の製造
収率を向上させることができる。
０にビアホール２１２を形成する時、ヒューズ領域上の
第４層間絶縁膜２１０を完全に除去する。次に、第２配
線３１４及び上部ガードリングパターン３１６を形成す
るために、第２金属層及び第２金属化合物層をパターニ
ングする時、開口部２１４ａ内に金属残留物が存在しな
くなる。従って、金属残留物の存在によるパーティクル
の発生を抑制することができるので、半導体装置の製造
収率を向上させることができる。
【００８３】また、第１実施形態と同様に、ビアホール
２１２の形成時に、第４層間絶縁膜２１０がヒューズ領
域で除去されるために、以後にヒューズ開口部２５０を
形成する時、エッチング時間を減少させることができる
ので、半導体装置のスループットが向上する。
２１２の形成時に、第４層間絶縁膜２１０がヒューズ領
域で除去されるために、以後にヒューズ開口部２５０を
形成する時、エッチング時間を減少させることができる
ので、半導体装置のスループットが向上する。
【００８４】以上、本発明の実施例を詳細に説明した
が、本発明はこれに限定されず、本発明が属する技術分
野において通常の知識を有するものであれば本発明の思
想及び精神を離れることなく、本発明の実施例を修正ま
たは変更できるであろう。
が、本発明はこれに限定されず、本発明が属する技術分
野において通常の知識を有するものであれば本発明の思
想及び精神を離れることなく、本発明の実施例を修正ま
たは変更できるであろう。
【００８５】
【発明の効果】本発明によると、層間絶縁膜にビアホー
ルを形成する時、ヒューズ領域上の層間絶縁膜を部分的
にエッチングする。以後にヒューズ開口部を形成する
時、エッチング時間を減少させることができるので、半
導体装置のスループットが向上する。
ルを形成する時、ヒューズ領域上の層間絶縁膜を部分的
にエッチングする。以後にヒューズ開口部を形成する
時、エッチング時間を減少させることができるので、半
導体装置のスループットが向上する。
【００８６】また、本発明によると、上部ガードリング
パターンを形成するために、金属層及び金属化合物をパ
ターニングする時、ヒューズ領域の開口部内に金属残留
物が存在しなくなる。従って、金属残留物の存在による
パーティクルの発生を抑制することができるので、半導
体装置の製造収率を向上させることができる。第１実施
形態と同様にビアホール形成時に層間絶縁膜がヒューズ
領域で部分的に除去されるために、以後にヒューズ開口
部を形成する時、エッチング時間を減少させることがで
きるので、半導体装置のスループットが向上する。
パターンを形成するために、金属層及び金属化合物をパ
ターニングする時、ヒューズ領域の開口部内に金属残留
物が存在しなくなる。従って、金属残留物の存在による
パーティクルの発生を抑制することができるので、半導
体装置の製造収率を向上させることができる。第１実施
形態と同様にビアホール形成時に層間絶縁膜がヒューズ
領域で部分的に除去されるために、以後にヒューズ開口
部を形成する時、エッチング時間を減少させることがで
きるので、半導体装置のスループットが向上する。
【図１】 従来の半導体装置を示す断面図である。
【図２】 図１の半導体装置を説明する平面図である。
【図３】 本発明の第１実施形態によるヒューズボック
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
【図４】 本発明の第１実施形態によるヒューズボック
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
【図５】 本発明の第１実施形態によるヒューズボック
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
【図６】 本発明の第１実施形態によるヒューズボック
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
【図７】 本発明の第１実施形態によるヒューズボック
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
【図８】 本発明の第１実施形態によるヒューズボック
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
【図９】 本発明の第１実施形態によるヒューズボック
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
スのガードリングを有する半導体装置の製造において工
程手順を説明する断面図である。
【図１０】 本発明の第１実施形態によるヒューズボッ
クスのガードリングを有する半導体装置の製造において
工程手順を説明する断面図である。
クスのガードリングを有する半導体装置の製造において
工程手順を説明する断面図である。
【図１１】 本発明の第１実施形態によるヒューズボッ
クスのガードリングを有する半導体装置の製造において
工程手順を説明する断面図である。
クスのガードリングを有する半導体装置の製造において
工程手順を説明する断面図である。
【図１２】 本発明の第１実施形態によるヒューズボッ
クスのガードリングを有する半導体装置の製造において
工程手順を説明する断面図である。
クスのガードリングを有する半導体装置の製造において
工程手順を説明する断面図である。
【図１３】 本発明の第１実施形態によるヒューズボッ
クスのガードリングを有する半導体装置の製造において
工程手順を説明する断面図である。
クスのガードリングを有する半導体装置の製造において
工程手順を説明する断面図である。
【図１４】 図３乃至図１３に示した本発明の第１実施
形態によるヒューズボックスガードリングを有する半導
体装置を説明する断面図である。
形態によるヒューズボックスガードリングを有する半導
体装置を説明する断面図である。
【図１５】 本発明の第２実施形態によるヒューズボッ
クスのガードリングを有する半導体装置の製造で工程手
順を説明する断面図である。
クスのガードリングを有する半導体装置の製造で工程手
順を説明する断面図である。
【図１６】 本発明の第２実施形態によるヒューズボッ
クスのガードリングを有する半導体装置の製造で工程手
順を説明する断面図である。
クスのガードリングを有する半導体装置の製造で工程手
順を説明する断面図である。
【図１７】 本発明の第２実施形態によるヒューズボッ
クスのガードリングを有する半導体装置の製造で工程手
順を説明する断面図である。
クスのガードリングを有する半導体装置の製造で工程手
順を説明する断面図である。
【図１８】 本発明の第２実施形態によるヒューズボッ
クスのガードリングを有する半導体装置の製造で工程手
順を説明する断面図である。
クスのガードリングを有する半導体装置の製造で工程手
順を説明する断面図である。
１ 半導体装置
２ フィールド酸化膜
３ 多結晶シリコン配線層
４ 第１層間絶縁膜
５ 開口部
６ 多結晶シリコンパターン
７ 第２酸化シリコン膜
８ 第２層間絶縁膜
９ 第１金属配線
１５ 多結晶シリコン層
１６ 第１酸化シリコン膜
１７ 第１開口部
２２ 第２開口部
２３ 第２上部金属
２５ 第１下部金属
２６ 第２下部金属
２７ 第２金属配線
１００ 半導体基板
１１２ トレンチ
１１４ 酸化シリコン
１１６ ゲート酸化膜
１２４ａ 第１ポリシリコンパターン
１２４ｂ タングステンシリサイドパターン
１２４ｃ 窒化シリコンパターン
１２５ 不純物領域
１２６ 絶縁膜
１３０ａ ビットラインコンタクト下部プラグ
１３０ｂ ストレージ電極コンタクト下部プラグ
１４０ 第１層間絶縁膜
１４７ｃ ヒューズライン
１６０ ストレージ電極
１９０ 第３層間絶縁膜
１９２ａ プレートコンタクトホール
１９４ 第１ヒューズコンタクトホール
２００ 第１金属層パターン
２０２ 第１金属化合物層パターン
２０４ 第１配線
２１０ 第４層間絶縁膜
２１２ ビアホール
２１６ 中央溝
２２０ フォトレジストパターン
２２２ ビアコンタクトプラグ
２２４ 第２ヒューズコンタクトプラグ
２３０ 第２金属層パターン
２３２ 第２金属化合物層パターン
２３０ａ 第２金属層パターン
２３２ａ 第２金属化合物層パターン
２３４ａ 上部ガードリングパターン
２５０ ヒューズ開口部
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F033 HH01 HH04 HH08 HH18 HH19
HH28 HH33 JJ04 JJ19 KK04
KK28 MM05 MM07 PP06 PP09
PP14 PP15 QQ08 QQ09 QQ10
QQ16 QQ19 QQ31 QQ37 QQ39
QQ48 QQ49 RR04 RR06 RR15
SS04 SS13 SS15 TT07 TT08
VV06 VV10 VV11 VV16 XX33
XX34
5F064 BB12 BB35 CC09 FF02 FF27
FF42 GG03
5F083 AD24 AD48 GA27 GA28 JA32
JA35 JA36 JA39 JA40 JA53
MA06 MA16 MA18 MA19 MA20
NA01 PR06 PR10 PR21 PR22
PR39 PR40 PR43 PR44 PR47
PR52 ZA10
Claims (38)
- 【請求項１】 半導体装置のヒューズ部にヒューズライ
ンを形成する段階ｉ）と、 前記ヒューズライン上に第１絶縁膜を形成する段階ｉ
ｉ）と、 前記第１絶縁膜上に前記ヒューズラインを取り囲むガー
ドリングパターンを形成する段階ｉｉｉ）と、 前記ガードリングパターン及び前記第１絶縁膜上に第２
絶縁膜を形成する段階ｉｖ）と、 前記ガードリングパターンにより取り囲まれている半導
体装置のヒューズ部で部分的に前記第２絶縁膜をエッチ
ングして前記第２絶縁膜部位を除去し、前記第１絶縁膜
の部位を露光して前記半導体装置のヒューズ部位の外に
ビア（ＶＩＡ）ホールを形成する段階ｖ）と、を含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記ヒューズラインと前記第１絶縁膜と
の間にエッチング阻止膜を形成する段階と、 前記エッチング阻止膜を部分的に露出し前記ヒューズラ
インを取り囲む前記第１絶縁膜にヒューズコンタクトホ
ールを形成する段階と、 前記ヒューズコンタクトホールに前記ガードリングパタ
ーンが形成されるヒューズコンタクトプラグを形成する
段階と、をさらに含むことを特徴とする請求項１に記載
の半導体装置の製造方法。 - 【請求項３】 前記第２絶縁膜を部分的にエッチングし
て前記ガードリングパターンを露出させ、前記ヒューズ
ラインを取り囲む第２ヒューズコンタクトホールを形成
することを特徴とする請求項２に記載の半導体装置の製
造方法。 - 【請求項４】 前記ガードリングパターンは第１ガード
リングパターン、前記ヒューズコンタクトホールは第１
ヒューズコンタクトホール、前記ヒューズコンタクトプ
ラグは第１ヒューズコンタクトプラグであり、 前記第２ヒューズコンタクトホールに第２ヒューズコン
タクトプラグを形成する段階と、 前記ヒューズラインを取り囲む第２ヒューズコンタクト
上に第２ガードリングパターンを形成する段階と、 前記半導体装置上にパッシベーション層を形成する段階
と、 前記パッシベーション層と前記第１絶縁膜と前記エッチ
ング阻止膜とを通じてエッチングすることにより、第１
及び第２ガードリングパターンにより取り囲まれた前記
半導体装置の部位にヒューズ開口部を形成する段階と、
をさらに含むことを特徴とする請求項３に記載の半導体
装置の製造方法。 - 【請求項５】 前記パッシベーション層は、 前記第２絶縁膜の部位を除去することにより露出される
前記第１及び第２ガードリングパターン、前記第２絶縁
膜及び前記第１絶縁膜の部位上に形成することを特徴と
する請求項４に記載の半導体装置の製造方法。 - 【請求項６】 半導体装置を形成する段階と、 半導体装置上に第３絶縁膜を形成する段階とをさらに含
み、 前記ヒューズラインは前記第３絶縁膜上の第１ポリシリ
コン膜と該第１ポリシリコン膜上の第２金属シリサイド
膜とにより構成されることを特徴とする請求項４に記載
の半導体装置の製造方法。 - 【請求項７】 前記第１ガードリングパターンを形成す
る段階は、 前記第１ヒューズコンタクトプラグ上に第１金属層を形
成し、該第１金属層上に第１金属化合物層を形成する段
階を含み、 前記第２ガードリングパターンを形成する段階は、 前記第２ヒューズコンタクトプラグ上に第２金属層と該
第２金属層上に第２金属化合物層とを形成する段階を含
むことを特徴とする請求項４に記載の半導体装置の製造
方法。 - 【請求項８】 前記第１ガードリングパターンを形成す
る段階は、 ヒューズラインを取り囲む四角形形態の第１ガードリン
グパターンを形成する段階であり、 前記第２ガードリングパターンを形成する段階は、 ヒューズラインを取り囲む四角形態の第２ガードリング
パターンを形成する段階であることを特徴とする請求項
７に記載の半導体装置の製造方法。 - 【請求項９】 前記第１及び第２金属層はアルミニウム
からなり、前記第１及び第２金属化合物層はチタンナイ
トライドからなることを特徴とする請求項７に記載の半
導体装置の製造方法。 - 【請求項１０】 前記ガードリングパターンは第１ガー
ドリングパターンを含み、 前記ヒューズラインと前記第１絶縁膜との間にエッチン
グ阻止膜を形成する段階と、 前記半導体装置の表面上に金属層を形成する段階と、 前記金属層上に金属化合物層を形成する段階と、 前記金属層及び前記金属化合物層をエッチングして前記
第１ガードリングパターン上にヒューズラインを取り囲
む第２ガードリングパターンを形成する段階と、 前記半導体装置表面の上にパッシベーション層を形成す
る段階と、 前記半導体装置の部位で前記パッシベーション層、前記
第１絶縁膜及び前記エッチング阻止膜を通じてエッチン
グすることにより、前記第１及び第２ガードリングパタ
ーンにより取り囲まれているヒューズ開口部を形成する
段階と、をさらに含むことを特徴とする請求項７に記載
の半導体装置の製造方法。 - 【請求項１１】 前記パッシベーション層は、前記半導
体装置の表面上に第１パッシベーション膜と前記第１パ
ッシベーション膜の上に前記第２パッシベーション膜と
を有し、ヒューズ開口部を前記前記第１及び第２パッシ
ベーション層を通じてエッチングして形成する段階をさ
らに含むことを特徴とする請求項１０に記載の半導体装
置の製造方法。 - 【請求項１２】 半導体装置のヒューズ部にあるヒュー
ズラインと、 前記ヒューズライン上にある第１絶縁膜と、 前記第１絶縁膜上に前記ヒューズラインを取り囲む第１
ガードリングパターンと、 前記第１ガードリングパターンと前記第１絶縁膜上にあ
る第２絶縁膜と、 前記第２絶縁膜上にある前記ヒューズラインを取り囲む
第２ガードリングパターンと、 前記第１及び第２絶縁膜の側壁を備える少なくともヒュ
ーズ開口部を画定し、かつ前記ヒューズ開口部の側壁上
で前記第１絶縁膜へ延びている、前記第２絶縁膜及び前
記第２ガードリングパターン上のパッシベーション層
と、により構成されることを特徴とする半導体装置のヒ
ューズボックス。 - 【請求項１３】 前記ヒューズラインを取り囲む前記第
１絶縁膜にある第１ヒューズコンタクトホールと、 前記第１ヒューズコンタクトホールにある第１ヒューズ
コンタクトプラグにして、該第１ヒューズコンタクトプ
ラグ及び前記第１絶縁膜上に前記第１ガードリングパタ
ーンが配置されている第１ヒューズコンタクトプラグ
と、 前記ヒューズラインを取り囲む前記第２絶縁膜にある第
２ヒューズコンタクトホールと、 前記第２ヒューズコンタクトホールにあり、前記第２ガ
ードリングパターン下部にある第２ヒューズコンタクト
プラグと、をさらに含むことを特徴とする請求項１２に
記載の半導体装置のヒューズボックス。 - 【請求項１４】 前記パッシベーション層は前記第２ガ
ードリングパターンの表面、前記第２絶縁膜の側壁、及
び第１絶縁膜の露出した表面上に延びていることを特徴
とする請求項１３に記載の半導体装置のヒューズボック
ス。 - 【請求項１５】 前記ヒューズラインと前記第１絶縁膜
との間に形成されたエッチング阻止膜をさらに含み、前
記ヒューズ開口部は前記エッチング阻止膜を通じて延び
ていることを特徴とする請求項１４に記載の半導体装置
のヒューズボックス。 - 【請求項１６】 前記第１ガードリングパターンは前記
第１ヒューズコンタクトプラグ上にある第１金属層と前
記第１絶縁膜と前記第１金属層上の第１金属化合物層と
により構成され、 前記第２ガードリングパターンは前記第２ヒューズコン
タクトプラグ上の第２金属層と前記第２絶縁膜と前記第
２金属層上の第２金属化合物層とにより構成されている
ことを特徴とする請求項１２に記載の半導体装置のヒュ
ーズボックス。 - 【請求項１７】 前記ヒューズラインを取り囲む前記第
１絶縁膜にある第１ヒューズコンタクトホールと、 前記第１ヒューズコンタクトホールにある第１ヒューズ
コンタクトプラグとを含み、 前記第１ガードリングパターンは前記第１ヒューズコン
タクトプラグ及び前記第１絶縁膜上に配置され、 前記第２ガードリングパターンは前記第１ガードリング
パターンの表面上に配置されることを特徴とする請求項
１２に記載の半導体装置のヒューズボックス。 - 【請求項１８】 前記パッシベーション層は前記第２絶
縁膜の表面と、前記第２ガードリングパターンの側壁及
び表面と、前記第１絶縁膜の露出表面との上に配置され
ることを特徴とする請求項１７に記載の半導体装置のヒ
ューズボックス。 - 【請求項１９】 前記ヒューズラインと前記第１絶縁膜
との間に形成されたエッチング阻止膜をさらに含み、前
記ヒューズ開口部は前記エッチング阻止膜を通じて延び
ていることを特徴とする請求項１８に記載の半導体装置
のヒューズボックス。 - 【請求項２０】 半導体装置のヒューズ配線が形成され
たヒューズ部の上部に前記ヒューズ部を取り囲む第１金
属プラグを有する第１層間絶縁膜を形成する段階ｉ）
と、 前記第１金属プラグ上に前記ヒューズ部を取り囲む第１
金属層パターンを形成する段階ｉｉ）と、 前記第１層間絶縁膜上に前記第１金属層を覆う第２層間
絶縁膜を形成する段階ｉｉｉ）と、 前記第２層間絶縁膜に、前記第１金属層を露出するよう
に前記ヒューズ部を取り囲む第１開口部と前記ヒューズ
部にある前記第１層間絶縁膜を露出させる第２開口部と
を形成する段階ｉｖ）と、 前記第１開口部を埋める第２金属プラグを形成する段階
ｖ）と、 前記第２金属プラグ上に前記ヒューズ部を取り囲む第２
金属層パターンを形成する段階ｖｉ）と、を含むことを
特徴とする半導体装置の製造方法。 - 【請求項２１】 前記第２層間絶縁膜上に、露出された
前記第１層間絶縁膜及び前記第２金属層パターンを覆う
ようにパッシベーション層を形成する段階と、 前記ヒューズ部上に形成されたパッシベーション層及び
前記第１層間絶縁膜を順にエッチングしてヒューズ開口
部を形成する段階と、をさらに含むことを特徴とする請
求項２０に記載の半導体装置の製造方法。 - 【請求項２２】 前記ヒューズ部は、 半導体基板上に第１絶縁膜を形成する段階と、 前記第１絶縁膜上に金属層を形成する段階と、 前記金属層をパターニングして前記半導体基板のセルア
レイ部にビットラインを形成し、前記半導体基板の周辺
回路領域のヒューズ領域にヒューズラインを形成する段
階と、 前記第１絶縁膜上に前記ビットライン及び前記ヒューズ
ラインを覆うように第２絶縁膜を形成する段階と、によ
り形成することを特徴とする請求項２０に記載の半導体
装置の製造方法。 - 【請求項２３】 前記ヒューズ部の上に前記第２層間絶
縁膜を形成する前に、前記ヒューズ部を覆うエッチング
阻止膜を形成する段階をさらに含むことを特徴とする請
求項２０に記載の半導体装置の製造方法。 - 【請求項２４】 前記第１層間絶縁膜を形成する段階
は、 ヒューズ部が形成された半導体基板上に第１層間絶縁膜
を形成する段階と、 前記第１層間絶縁膜に前記エッチング阻止膜の一部を露
出させながら前記ヒューズ部を取り囲む四角形態の第１
ヒューズコンタクトホールを形成する段階と、 前記第１層間絶縁膜上に前記第１ヒューズコンタクトホ
ールを埋める第１金属層を積層する段階と、 前記第１金属層を前記第１層間絶縁膜が露出されるまで
エッチバックして前記第１ヒューズコンタクトホールに
第１ヒューズコンタクトプラグを形成する段階と、をさ
らに含むことを特徴とする請求項２３に記載の半導体装
置の製造方法。 - 【請求項２５】 前記エッチング阻止膜は前記半導体基
板のセルアレイ部のプレート電極形成と同時に形成する
ことを特徴とする請求項２３に記載の半導体装置の製造
方法。 - 【請求項２６】 半導体基板に形成された半導体装置の
ヒューズ部を覆う絶縁膜と、 前記ヒューズ部を取り囲む金属プラグを含む第１層間絶
縁膜と、 前記金属プラグ上及び前記金属プラグ周辺の前記第１層
間絶縁膜部位の上に形成され前記ヒューズ部を取り囲む
下部ガードリングパターンと、 前記ヒューズ部及び前記下部ガードリングパターンを部
分的に露出する開口部を有する第２層間絶縁膜と、 前記開口部周辺の第２層間絶縁膜から前記開口部の側壁
及び前記第１金属層パターンの側壁まで連続的に形成さ
れている上部ガードリングパターンと、を含むことを特
徴とする半導体装置のヒューズボックス。 - 【請求項２７】 前記絶縁膜上に前記ヒューズ部を取り
囲むように形成されたエッチング阻止層パターンをさら
に含み、前記金属プラグは前記エッチング阻止層パター
ン上に形成されることを特徴とする請求項２６に記載の
半導体装置のヒューズボックス。 - 【請求項２８】 前記第１層間絶縁膜には前記金属プラ
グにより取り囲まれた部位が部分的にエッチングされ前
記金属プラグの内側面から延びた溝が形成されているこ
とを特徴とする請求項２６に記載の半導体装置のヒュー
ズボックス。 - 【請求項２９】 前記下部ガードリングパターンは第１
金属層パターンと該第１金属層パターン上に形成された
第１金属化合物層パターンとを含むことを特徴とする請
求項２８に記載の半導体装置のヒューズボックス。 - 【請求項３０】 前記第１金属層パターンはアルミニウ
ムからなり、前記第１金属化合物層パターンはチタンナ
イトライドからなることを特徴とする請求項２９に記載
の半導体装置のヒューズボックス。 - 【請求項３１】 前記金属プラグはタングステンで形成
されることを特徴とする請求項２６に記載の半導体装置
のヒューズボックス。 - 【請求項３２】 前記第１層間絶縁膜及び第２層間絶縁
膜はＢＰＳＧからなることを特徴とする請求項２６に記
載の半導体装置のヒューズボックス。 - 【請求項３３】 半導体基板上に形成されたヒューズラ
インが形成されているヒューズ領域と、 前記ヒューズラインを覆う絶縁膜と、 前記絶縁膜上に前記ヒューズ領域を取り囲むように形成
されたポリシリコンパターンと、 前記ポリシリコンパターン上に形成され、前記ヒューズ
領域を取り囲みながら前記ポリシリコンパターンを部分
的に露出するヒューズコンタクトホールを有する第１層
間絶縁膜と、 前記ヒューズコンタクトホールを埋める金属プラグと、 前記金属プラグ上及び該金属プラグ周辺の前記第１層間
絶縁膜部位の上に形成され、前記ヒューズ領域を取り囲
む下部ガードリングパターンと、 前記ヒューズ領域と前記下部ガードリングパターンの上
面一部とを部分的に露出する開口部を有する第２層間絶
縁膜と、 前記開口部周辺の前記第２層間絶縁膜から前記開口部の
側壁及び前記第１金属層パターンの側壁まで連続的に形
成されている上部ガードリングパターンと、 前記第２層間絶縁膜上に形成され、前記上部ガードリン
グパターンを覆って、前記絶縁膜を露出するように開口
部が延びているヒューズ開口部を有するパッシベーショ
ン層と、を含むことを特徴とする半導体装置。 - 【請求項３４】 半導体基板に形成された半導体装置の
ヒューズ部を覆う絶縁膜を形成する段階と、 前記ヒューズ部を取り囲む金属プラグを含む第１層間絶
縁膜を形成する段階と、 前記金属プラグ上と前記金属プラグ周辺の第１層間絶縁
膜部位の上とに形成され、前記ヒューズ部を取り囲むよ
うに第１金属層パターンを形成する段階と、 前記ヒューズ部及び前記第１金属層パターンを部分的に
露出する開口部を有する第２層間絶縁膜を形成する段階
と、 前記開口部周辺の前記第２層間絶縁膜から前記開口部の
側壁及び前記第１金属層パターンの側壁まで連続的に第
２金属層パターンを形成する段階と、を含むことを特徴
とする半導体装置の製造方法。 - 【請求項３５】 前記絶縁膜上に前記ヒューズ部を覆う
ようにエッチング阻止層パターンを形成する段階をさら
に含むことを特徴とする請求項３４に記載の半導体装置
の製造方法。 - 【請求項３６】 前記第２金属層パターンを覆うように
パッシベーション層を形成する段階と、 前記ヒューズ部上の前記パッシベーション層、前記第１
層間絶縁膜、及び前記エッチング阻止層パターンを前記
絶縁膜が露出するまで部分的にエッチングしてヒューズ
開口部を形成する段階と、を含むことを特徴とする請求
項３５に記載の半導体装置の製造方法。 - 【請求項３７】 半導体メモリ装置のプレート電極を形
成するためのポリシリコン層を形成する段階と、 前記ポリシリコン層をパターニングして前記半導体メモ
リ装置のプレート電極と前記エッチング阻止層パターン
とを同時に形成する段階と、をさらに含むことを特徴と
する請求項３５に記載の半導体装置の製造方法。 - 【請求項３８】 前記金属プラグを有する第１層間絶縁
膜を形成する段階は、 前記絶縁膜上に層間絶縁膜を形成する段階と、 前記層間絶縁膜に前記エッチング阻止層パターンを部分
的に露出させながら前記ヒューズ部を取り囲むヒューズ
コンタクトホールを形成する段階と、 前記層間絶縁膜上に前記ヒューズコンタクトホールを埋
めながら金属層を蒸着する段階と、 前記金属層をエッチバックして前記ヒューズコンタクト
ホールに前記金属プラグを残す段階と、 を実施して収得することを特徴とする請求項３４に記載
の半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0012917A KR100463047B1 (ko) | 2002-03-11 | 2002-03-11 | 반도체 장치의 퓨즈 박스 및 그 제조방법 |
| KR2002-012917 | 2002-03-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282714A true JP2003282714A (ja) | 2003-10-03 |
| JP4334886B2 JP4334886B2 (ja) | 2009-09-30 |
Family
ID=27786016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003059072A Expired - Fee Related JP4334886B2 (ja) | 2002-03-11 | 2003-03-05 | 半導体装置のヒューズボックスガードリング形成方法及びこれを利用した半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6716679B2 (ja) |
| JP (1) | JP4334886B2 (ja) |
| KR (1) | KR100463047B1 (ja) |
| DE (1) | DE10310329B4 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147923A (ja) * | 2004-11-22 | 2006-06-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2011029246A (ja) * | 2009-07-22 | 2011-02-10 | Ricoh Co Ltd | 半導体装置 |
| KR20140095990A (ko) * | 2013-01-25 | 2014-08-04 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476694B1 (ko) * | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| US7494596B2 (en) * | 2003-03-21 | 2009-02-24 | Hewlett-Packard Development Company, L.P. | Measurement of etching |
| US6879019B2 (en) * | 2003-06-24 | 2005-04-12 | Intel Corporation | Guard ring of a combination wafer or singulated die |
| KR100548998B1 (ko) * | 2003-09-25 | 2006-02-02 | 삼성전자주식회사 | 동일레벨에 퓨즈와 커패시터를 갖는 반도체소자 및 그것을제조하는 방법 |
| US7064409B2 (en) * | 2003-11-04 | 2006-06-20 | International Business Machines Corporation | Structure and programming of laser fuse |
| JP4422463B2 (ja) * | 2003-11-07 | 2010-02-24 | 株式会社ディスコ | 半導体ウエーハの分割方法 |
| KR100688062B1 (ko) * | 2004-06-30 | 2007-02-28 | 주식회사 하이닉스반도체 | 반도체 메모리장치의 캐패시터 제조방법 |
| US20060102963A1 (en) * | 2004-11-15 | 2006-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Passive device and method for forming the same |
| KR100733445B1 (ko) * | 2004-12-23 | 2007-06-28 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
| US8022468B1 (en) * | 2005-03-29 | 2011-09-20 | Spansion Llc | Ultraviolet radiation blocking interlayer dielectric |
| KR100780649B1 (ko) * | 2005-06-30 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 제조방법 |
| KR100630757B1 (ko) | 2005-08-05 | 2006-10-02 | 삼성전자주식회사 | Ｅｓｄ 보호 구조를 갖는 반도체 소자 |
| JP2007123509A (ja) * | 2005-10-27 | 2007-05-17 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| KR100711926B1 (ko) * | 2005-12-28 | 2007-04-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR100745910B1 (ko) * | 2006-01-23 | 2007-08-02 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 형성방법 |
| KR100689541B1 (ko) | 2006-01-25 | 2007-03-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100689557B1 (ko) | 2006-01-26 | 2007-03-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100741990B1 (ko) * | 2006-07-10 | 2007-07-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| JP5076407B2 (ja) * | 2006-09-05 | 2012-11-21 | ミツミ電機株式会社 | 半導体装置及びその製造方法 |
| KR100822806B1 (ko) * | 2006-10-20 | 2008-04-18 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| US7545019B2 (en) * | 2007-06-07 | 2009-06-09 | Qimonda North America Corp. | Integrated circuit including logic portion and memory portion |
| KR20090070826A (ko) * | 2007-12-27 | 2009-07-01 | 주식회사 하이닉스반도체 | 퓨즈를 구비한 반도체 소자 및 그 제조 방법 |
| JP5248170B2 (ja) * | 2008-04-03 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR101576036B1 (ko) * | 2009-05-06 | 2015-12-21 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| JP5464928B2 (ja) * | 2009-07-02 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2011142214A (ja) * | 2010-01-07 | 2011-07-21 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| DE102010001400B4 (de) * | 2010-01-29 | 2019-12-05 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | SOI-Halbleiterbauelement mit reduzierter Topographie über einem Substratfensterbereich |
| DE102010001398B4 (de) * | 2010-01-29 | 2018-05-30 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | SOI-Halbleiterbauelement mit Substratdioden, die eine topographietolerante Kontaktstruktur besitzen |
| JP2011210916A (ja) * | 2010-03-30 | 2011-10-20 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
| JP5981260B2 (ja) * | 2011-09-30 | 2016-08-31 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| KR101986090B1 (ko) | 2012-04-06 | 2019-06-05 | 삼성전자 주식회사 | 가드링을 포함하는 반도체 장치 및 이를 포함하는 반도체 시스템 |
| JP5814867B2 (ja) | 2012-06-27 | 2015-11-17 | 株式会社東芝 | 半導体記憶装置 |
| KR20150092581A (ko) * | 2014-02-05 | 2015-08-13 | 삼성전자주식회사 | 배선 구조물 및 그 형성 방법 |
| US9536829B2 (en) | 2014-09-11 | 2017-01-03 | Internatonal Business Machines Corporation | Programmable electrical fuse in keep out zone |
| JP6636823B2 (ja) * | 2016-02-25 | 2020-01-29 | エイブリック株式会社 | 半導体装置およびヒューズ切断方法 |
| TWI650844B (zh) * | 2017-12-11 | 2019-02-11 | 華邦電子股份有限公司 | 具有測試鍵結構的半導體晶圓 |
| CN112786458A (zh) * | 2019-11-07 | 2021-05-11 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3572738B2 (ja) | 1995-08-31 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| KR100192591B1 (ko) * | 1996-08-22 | 1999-06-15 | 윤종용 | 반도체 메모리 장치의 리페어회로의 제조방법 |
| US5970346A (en) * | 1997-09-19 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fuse window guard ring structure for nitride capped self aligned contact processes |
| KR100265596B1 (ko) * | 1997-10-27 | 2000-10-02 | 김영환 | 반도체 소자의 제조방법 |
| US6121073A (en) * | 1998-02-17 | 2000-09-19 | Taiwan Semiconductor Manufacturing Company | Method for making a fuse structure for improved repaired yields on semiconductor memory devices |
| US6100118A (en) * | 1998-06-11 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication of metal fuse design for redundancy technology having a guard ring |
| US6162686A (en) * | 1998-09-18 | 2000-12-19 | Taiwan Semiconductor Manufacturing Company | Method for forming a fuse in integrated circuit application |
| US6174753B1 (en) * | 1999-02-18 | 2001-01-16 | Vanguard International Semiconductor Corporation | Mask reduction process with a method of forming a raised fuse and a fuse window with sidewall passivation |
| KR20000067293A (ko) * | 1999-04-27 | 2000-11-15 | 김영환 | 메모리 소자의 퓨즈부 제조방법 |
| US6180503B1 (en) * | 1999-07-29 | 2001-01-30 | Vanguard International Semiconductor Corporation | Passivation layer etching process for memory arrays with fusible links |
| KR100322543B1 (ko) * | 1999-08-31 | 2002-03-18 | 윤종용 | 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법 |
| KR100351050B1 (ko) * | 1999-11-26 | 2002-09-10 | 삼성전자 주식회사 | 반도체소자의 퓨즈부 형성방법 |
| JP2001284458A (ja) * | 2000-03-31 | 2001-10-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100425452B1 (ko) * | 2001-07-04 | 2004-03-30 | 삼성전자주식회사 | 반도체 소자의 리페어 퓨즈 개구 방법 |
-
2002
- 2002-03-11 KR KR10-2002-0012917A patent/KR100463047B1/ko not_active IP Right Cessation
-
2003
- 2003-02-12 US US10/364,942 patent/US6716679B2/en not_active Expired - Fee Related
- 2003-03-05 JP JP2003059072A patent/JP4334886B2/ja not_active Expired - Fee Related
- 2003-03-10 DE DE10310329A patent/DE10310329B4/de not_active Expired - Fee Related
-
2004
- 2004-01-06 US US10/752,210 patent/US6809397B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147923A (ja) * | 2004-11-22 | 2006-06-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7999382B2 (en) | 2004-11-22 | 2011-08-16 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method for the same |
| JP2011029246A (ja) * | 2009-07-22 | 2011-02-10 | Ricoh Co Ltd | 半導体装置 |
| KR20140095990A (ko) * | 2013-01-25 | 2014-08-04 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 |
| JP2014160801A (ja) * | 2013-01-25 | 2014-09-04 | Seiko Instruments Inc | 半導体装置 |
| KR102156820B1 (ko) | 2013-01-25 | 2020-09-16 | 에이블릭 가부시키가이샤 | 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6716679B2 (en) | 2004-04-06 |
| DE10310329A1 (de) | 2003-10-09 |
| DE10310329B4 (de) | 2007-10-18 |
| JP4334886B2 (ja) | 2009-09-30 |
| US20030168715A1 (en) | 2003-09-11 |
| US20040142526A1 (en) | 2004-07-22 |
| KR100463047B1 (ko) | 2004-12-23 |
| KR20030073378A (ko) | 2003-09-19 |
| US6809397B2 (en) | 2004-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003282714A (ja) | 半導体装置のヒューズボックスガードリング形成方法及びこれを利用した半導体装置 | |
| KR100476694B1 (ko) | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 | |
| US6836019B2 (en) | Semiconductor device having multilayer interconnection structure and manufacturing method thereof | |
| US7807569B2 (en) | Method of manufacturing a contact structure for a semiconductor device | |
| US6448113B2 (en) | Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device | |
| US6509255B2 (en) | Fuse area structure having guard ring surrounding fuse opening in semiconductor device and method of forming the same | |
| US20090236688A1 (en) | Semiconductor device having fuse pattern and methods of fabricating the same | |
| KR100415045B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR100450686B1 (ko) | 자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법 | |
| JP2003037168A (ja) | 半導体素子のリペアヒューズ開口方法 | |
| KR100714483B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| US7736972B2 (en) | Method for forming storage electrode of semiconductor memory device | |
| US7679161B2 (en) | Semiconductor device comprising fuse sections | |
| KR100643568B1 (ko) | 반도체소자의 깊은 콘택홀 형성 방법 | |
| US20050098824A1 (en) | Bit line contact structure and fabrication method thereof | |
| KR101055754B1 (ko) | 반도체 메모리 소자의 금속배선 형성방법 | |
| KR20070002738A (ko) | 반도체 장치 제조방법 | |
| JPH0927494A (ja) | 半導体装置の製造方法 | |
| KR20060075241A (ko) | 반도체 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |