-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegenden Erfindung integrierte Schaltungen und betrifft insbesondere SOI-Bauelemente mit Halbleiterelementen, etwa Substratdioden, die in dem kristallinen Material des Substrats hergestellt sind.
-
Beschreibung des Stands der Technik
-
In der
DE 10 2007 004 859 A1 wird ein Verfahren zur Herstellung einer Substratdiode für ein SOI-Bauelement beschrieben.
-
In der
DE 10 2006 041 006 A1 wird ein Einebnungsprozess beschrieben, bei dem eine Einebnungsschicht verwendet wird, und der vor dem Herstellen einer Lackmaske für das selektive Entfernen eines Teils einer verspannten Kontaktätzstoppschicht durchgeführt wird.
-
In der
DE 10 2007 057 688 A1 wird ein Einebnen einer Oberflächentopographie vor dem Abscheiden des zweiten verspannten dielektrischen Materials in einer dualen Verspannungsschichttechnik beschrieben, bei dem auf der ersten dielektrischen Schicht der dualen Verspannungsschichttechnik ein Ätzsteuermaterial gebildet wird.
-
In der
DE 11 2007 001 725 T5 wird ein Verfahren zur Herstellung eines Halbleiter-auf-Isolator-Bauelements beschrieben, bei dem eine Schicht aus Metall auf der Oberseite einer dielektrischen Schicht abgeschieden wird.
-
In der
US 2009/0194842 A1 wird eine Halbleitervorrichtung mit einem SOI-Substrat beschrieben. Das SOI-Substrat umfasst ein Trägersubstrat, eine isolierende Schicht auf dem Trägersubstrat und eine Halbleiterschicht mit einem dünnen Bereich und einem dicken Bereich.
-
In der
DE 10 2008 007 002 A1 wird die Herstellung eines Substratkontakts in einem SOI-Bauelement beschrieben.
-
Die Herstellung integrierter Schaltungen macht es erforderlich, dass eine große Anzahl an Schaltungselementen, etwa Transistoren und dergleichen, auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt wird. Im Allgemeinen werden viele Prozesstechnologien aktuell eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips, ASICs (anwendungsspezifische ICs), und dergleichen die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen ist aufgrund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen komplementärer Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete mit einem invers oder schwach dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, ist durch eine Gateelektrode gesteuert, die über dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals aufgrund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt unter anderem von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit ist die Verringerung der Strukturgrößen und insbesondere der Gatelänge der Feldeffekttransistoren ein wichtiges Entwurfskriterium.
-
Im Hinblick auf eine weitere Leistungssteigerung von Transistoren hat zusätzlich zu anderen Vorteilen die SOI-(Halbleiter- oder Silizium-auf-Isolator-)Architektur zunehmend an Bedeutung bei der Herstellung von MOS-Transistor gewonnen aufgrund der Eigenschaften einer geringeren parasitären Kapazität der pn-Übergänge, wodurch höhere Schaltgeschwindigkeiten im Vergleich zu Vollsubstrattransistoren möglich sind. In SOI-Transistoren ist das Halbleitergebiet, in welchem die Drain- und Sourcegebiete sowie das Kanalgebiet angeordnet sind, und das auch als Körper bezeichnet wird, dielektrisch eingeschlossen. Diese Struktur bietet signifikante Vorteile, gibt aber auch zu Problemen Anlass.
-
Beispielsweise müssen Halbleiterbauelemente, etwa Dioden, und dergleichen, gegebenenfalls in dem Substratmaterial aufgrund gewisser Bauteilanforderungen hergestellt werden, wodurch die Ausbildung geeigneter Bereiche erforderlich ist, in denen das Substratmaterial freigelegt wird. Ein derartiger Bereich kann auch als Substratfenster bezeichnet werden und kann die weitere Bearbeitung aufgrund einer ausgeprägten Oberflächentopographie beeinflussen. Beispielsweise ist ein wichtiger Aspekt in Hochleistungsbauelementen, etwa in Mikroprozessoren, und dergleichen, eine effiziente bauteilinterne Temperatursteuerung aufgrund der markanten Wärmeerzeugung der Transistoren. Aufgrund der geringeren Wärmeabfuhrfähigkeit von SOI-Bauelementen, was durch die vergrabene isolierende Schicht hervorgerufen wird, ist die entsprechende Erfassung der aktuellen Temperatur in SOI-Bauelementen von besonderer Bedeutung. Typischerweise wird für Temperaturerfassungsanwendungen eine geeignete Diodenstruktur eingesetzt, wobei die Charakteristik der Diode es ermöglicht, Informationen über die Temperaturbedingungen in der Nähe der Diodenstruktur zu erhalten. Die Empfindlichkeit und die Genauigkeit der entsprechenden Messdaten, die auf der Grundlage der Diodenstruktur gewonnen werden, hängen wesentlich von der Diodencharakteristik ab, d. h. von der Strom/Spannungscharakteristik der Diode, die wiederum von der Temperatur und anderen Parametern abhängig ist. Für Temperaturerfassungsanwendungen ist es daher typischerweise wünschenswert, eine im Wesentlichen „ideale“ Diodencharakteristik vorzusehen, um damit eine genaue Abschätzung der Temperaturbedingungen innerhalb des Halbleiterbauelements zu ermöglichen. In SOI-Bauelementen wird eine entsprechende Diodenstruktur, d. h. der jeweilige pn-Übergang, häufig in einem Substratfensterbereich ausgebildet, d. h. in dem Substratmaterial, das unter der vergrabenen isolierenden Schicht angeordnet ist, über welcher die „aktive“ Halbleiterschicht ausgebildet ist, die zur Herstellung der Transistoren verwendet wird. Somit sind zumindest einige zusätzliche Prozessschritte erforderlich, beispielsweise das Ätzen durch die Halbleiterschicht oder einen entsprechenden Grabenisolationsbereich und durch die vergrabene isolierende Schicht, um das kristalline Substratmaterial freizulegen. Andererseits wird der Prozessablauf zur Herstellung der Substratdiode typischerweise so gestaltet, dass dieser einen hohen Grad an Kompatibilität zu der Prozesssequenz besitzt, in der die eigentlichen Schaltungselemente, etwa die Transistorstrukturen, hergestellt werden.
-
Obwohl das Vorsehen von Substratdioden in komplexen SOI-Halbleiterbauelementen eine vielversprechende Vorgehensweise zum Gewinnen zuverlässiger Temperaturdaten während des Betriebs des Halbleiterbauelements ist, können konventionelle Lösungen zur Herstellung von Substratdioden zu ausgeprägten Ausbeuteverlusten und somit zu einem Leistungsverlust in dem entsprechenden Substratfenster aufgrund der voranschreitenden Verkleinerung von Bauteilstrukturelementen, etwa von Transistoren, Leitungen, und dergleichen, führen. Beispielsweise hat in komplexen Halbleiterbauelementen mit Feldeffekttransistoren die Gatelänge Werte von ungefähr 40 Nanometer und weniger erreicht, wodurch die Packungsdichte erhöht und auch ein besseres Leistungsverhalten der einzelnen Transistoren erreicht wird. In ähnlicher Weise muss das Verdrahtungsnetzwerk, d. h. das Metallisierungssystem in Verbindung mit einer geeigneten Kontaktebene, entsprechend an die größere Packungsdichte in der Bauteilebene komplexer Halbleiterbauelemente angepasst werden, wodurch ebenfalls Kontaktelemente und Metallstrukturelemente mit kleineren lateralen Abmessungen erforderlich sind. Gleichzeitig muss auch die Dicke oder die Höhe der diversen Metallisierungsebenen verringert werden, um damit mit der geringeren lateralen Abmessung kompatibel zu sein. Während der Herstellung von Kontaktebenen, d. h. bei der Herstellung des dielektrischen Materials und der entsprechenden Kontaktelemente, die darin ausgebildet sind, und die zu Kontaktbereichen der halbleiterbasierten Schaltungselemente eine Verbindung herstellen, und während der Herstellung der Metallisierungsschichten des komplexen Metallisierungssystems ist eine Vielzahl an sehr komplexen Prozessen, etwa Lithographieprozessen, Abscheide- und Strukturierungsprozessen, anzuwenden, die sehr empfindlich sind auf die gesamte Oberflächentopographie des Bauelements während der speziellen betrachteten Fertigungsphase. Insbesondere Materialabtragungsprozesse auf der Grundlage eines Polierprozesses wurden als Ursache ausgeprägter Unregelmäßigkeiten erkannt, wenn Kontaktelemente und Metallisierungsschichten hergestellt werden, wie dies detaillierter mit Bezug zu 1 erläutert ist.
-
1 zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelementes 100, das ein SOI-(Silizium-auf-Isolator-)Bauelement repräsentiert, da das Bauelement 100 ein Substrat 101, eine vergrabene isolierende Schicht 103 und eine siliziumbasierte Halbleiterschicht 104 aufweist. Das Substrat 101 ist ein Siliziumsubstrat und umfasst ein kristallines Substratmaterial 102, über welchem die vergrabene isolierende Schicht 103 ausgebildet ist, die typischerweise aus Siliziumdioxid aufgebaut ist. Wie gezeigt, sind in einem gewissen Bauteilbereich 110a das vergrabene isolierende Material 103 und die Halbleiterschicht 104 zumindest teilweise entfernt, um damit Schaltungselemente in dem Bauteilbereich 110a in dem kristallinen Substratmaterial 102 vorzusehen. Wie zuvor erläutert ist, kann der Bauteilbereich 110a auch als ein Substratfenster bezeichnet werden und dieser wird häufig verwendet, um mehrere Substratdioden 150 in und über dem kristallinen Substratmaterial 102 innerhalb des Bauteilbereichs 110a einzurichten. Andererseits enthält ein Bauteilbereich 110b die Halbleiterschicht 104, in und über welcher Schaltungselemente ausgebildet sind, etwa komplexe Transistoren, und dergleichen, wobei der Einfachheit halber in 1 ein einzelner Transistor 160 dargestellt ist.
-
Wie zuvor erläutert ist, besitzt in komplexen Anwendungen der Transistor 160 eine Gateelektrodenstruktur mit einer Gatelänge von ungefähr 40 Nanometer und weniger. Des Weiteren umfasst der Transistor 160 Drain- und Sourcegebiete 162, wobei zumindest tiefere Bereiche davon im Wesentlichen den gleichen Aufbau besitzen, d. h. die gleiche Dotierstoffkonzentration, wie stark dotierte Gebiete 152 der Substratdiode 150, wobei jedoch die dotierten Gebiete 152 in einem geeignet dotierten Wannengebiet 102w ausgebildet sind, das in dem kristallinen Substratmaterial 102 in dem Bauteilbereich 110a vorgesehen ist. In ähnlicher Weise umfassen die Substratdioden 150 stark dotierte Bereiche 153, die eine ähnliche Struktur besitzen wie Drain- und Sourcegebiete von Transistoren von inverser Leitfähigkeitsart im Vergleich zu dem Transistor 160. Der Einfachheit halber sind derartige Transistoren in 1 nicht gezeigt. In dem dargestellten Beispiel ist der Transistor 160 einen n-Kanaltransistor und somit sind die Drain- und Sourcegebiete 162 und damit die stark dotierten Gebiete 152 n-dotierte Gebiete. In Verbindung mit einer n-Dotierung in dem Wannengebiet 102w repräsentieren die Gebiete 152 die Kathode der Substratdioden 150. Andererseits bilden die p-dotierten Gebiete 153 somit einen pn-Übergang 102p mit dem n-Wannengebiet 102w und dienen daher als Anode der Substratdioden 150. Wie ferner gezeigt ist, können in Hinblick auf eine Verringerung des Kontaktwiderstands der Schaltungselemente 160 und 150 Metallsilizidgebiete 161 und 151 entsprechend in den stark dotierten Gebieten 162, 152, 153, etwa in Form von Nickelsilizid, und dergleichen, vorgesehen sein. Die Kathodenseite, d. h. das Gebiet 152, und die Anodenseiten, d. h. das Gebiet 153, sind in jeder Substratdiode 150 durch einen Teil des Wannengebiets 102w getrennt, über welchem Bereiche der vergrabenen isolierenden Schicht 103 und der Halbleiterschicht 104 vorgesehen sind, wie dies durch 103d, 104d angegeben ist. Abhängig von der gesamten Prozessstrategie können auch weitere Materialien, etwa ein Gatedielektrikumsmaterial, ein Elektrodenmaterial, etwa Polysilizium, und dergleichen, über den Bereichen 104d ausgebildet sein. Es sollte ferner beachtet werden, dass in anderen Fällen die Bereiche 104d ein isolierendes Material darstellen, d. h. die Reste von Isolationsstrukturen, die typischerweise in der Halbleiterschicht 104 ausgebildet werden, um damit entsprechende aktive Gebiete oder Halbleitergebiete lateral abzugrenzen, in und über denen Schaltungselemente, etwa der Transistor 160, und dergleichen, ausgebildet sind. Der Einfachheit halber sind derartige Isolationsstrukturen in 1 nicht gezeigt. Über der Bauteilebene, d. h. der Halbleiterschicht 104 und jeglichen darin und darüber gebildeten Schaltungselementen, etwa ein Transistor 160, und über den Substratdioden 150 innerhalb des Bauteilbereichs 110a ist eine Kontaktebene 120 vorgesehen, die als eine Schnittstelle betrachtet werden kann, um die Schaltungselemente 160, 150 mit einem Metallisierungssystem zu verbinden, von welchem der Einfachheit halber nur die erste Metallisierungsschicht 130 gezeigt ist. Die Kontaktebene 120 enthält ein oder mehrere geeignete dielektrische Materialien, etwa eine Schicht 121 in Verbindung mit einer Schicht 122, die etwa in Form von Siliziumnitrid bzw. Siliziumdioxid vorgesehen sind. Des Weiteren umfasst die Kontaktebene 120 Kontaktelemente 123a, 123b, die mit den dotierten Halbleitergebieten 152, 153 einerseits und mit den dotierten Halbleitergebieten in der Schicht 104, etwa den Drain- und Sourcegebieten 162, andererseits verbunden sind. Die Kontaktelemente 123a, 123b sind in Form eines beliebigen geeigneten leitenden Materials bereitgestellt, etwa in Form von Wolfram, Aluminium, und dergleichen, möglicherweise in Verbindung mit geeigneten leitenden Barrierenmaterialien, etwa Titannitrid, Titan, und dergleichen.
-
Die Metallisierungsschicht 130 umfasst ein geeignetes dielektrisches Material oder Materialien, etwa dielektrische Materialien mit kleinem ε, das als dielektrische Materialien mit einer Dielektrizitätskonstanten von 3,0 oder weniger zu verstehen sind, in Verbindung mit anderen Materialien, etwa Ätzstoppschichten (nicht gezeigt) und dergleichen. Ferner sind Metallleitungen 133a in dem dielektrischen Material 131 so vorgesehen, dass sie mit den Kontaktelementen 123a in den Bauteilbereich 110a verbunden sind, während Metallleitungen 123b mit den Kontaktelementen 123b in dem Bauteilbereich 110b verbunden sind. Die Metallleitungen 133a, 133b sind typischerweise aus Kupfer in Verbindung mit geeigneten leitenden Barrierematerialien aufgebaut, etwa Tantal, Tantalnitrid, und dergleichen.
-
Das in 1 gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozessstrategie hergestellt werden. Das Wannengebiet 102w des kristallinen Substratmaterials 102 in dem Bauteilbereich 110a kann in einer beliebigen geeigneten Fertigungsphase hergestellt werden, d. h. beim Ausbilden entsprechender aktiver Gebiete in der Halbleiterschicht 104 mittels Ausführen maskierter Implantationsprozesse. Dazu wird ein Hochenergie-Implantationsprozess so ausgeführt, dass die Wannendotierstoffsorte des Gebiets 102w durch die Schichten 104 und 103 in das kristalline Substratmaterial 102 implantiert wird. In anderen Fällen wird das Substratfenster 110a zuerst hergestellt, indem eine geeignete Ätzmaske so vorgesehen wird, dass durch die Schichten 104, 103 geätzt wird, wodurch Teile des Substratmaterials 102 innerhalb des Bauteilbereichs freigelegt werden, während die Bereiche 104d, 103d bewahrt werden. In anderen Fällen wird ein entsprechender Ätzprozess zum Freilegen von Bereichen des Materials 102 innerhalb des Bereichs 110a ausgeführt, nachdem entsprechende Gateelektrodenstrukturen, etwa die Gateelektrodenstruktur 161 des Transistors 160, hergestellt ist. Daraufhin werden geeignete Prozesse so ausgeführt, dass der Transistor 160 fertiggestellt wird, wozu geeignete Implantationsprozesse ausgeführt werden, um die Drain- und Sourcegebiete 162 von n- und p-Transistoren zu erzeugen, wobei ein geeignetes Maskierungsschema zur Erzeugung der stark dotierten Gebiete 152, 153 der Substratdioden 150 angewendet wird. Nach jeglichen Aussetzprozessen zum Aktivieren der Dotierstoffe und zum Rekristallisieren der durch Implantation hervorgerufenen Schäden, wobei auch eine Dotierstoffdiffusion bei Bedarf in Gang gesetzt wird, werden die Metallsilizidgebiete 164, 151 gemeinsam in dem Transistor 160 und den Substratdioden 150 hergestellt. Folglich können die Schaltungselemente 160 und 150 auf der Grundlage der im Wesentlichen gleichen Prozesssequenz hergestellt werden, wodurch ein sehr effizienter Gesamtfertigungsablauf erreicht wird, wobei dennoch ein ausgeprägter Unterschied im Höhenniveau zwischen dem Bauteilbereich 110a und 110b erzeugt wird. Die ausgeprägte Oberflächentopographie, die durch diese unterschiedlichen Höhen hervorgerufen wird, kann andererseits zu ausgeprägten Unregelmäßigkeiten bei der weiteren Bearbeitung des Bauelements 100 führen. Das heißt, beim Abscheiden des dielektrischen Materials und den Materialien der Kontaktebene besteht weiterhin ein gewisser Grad an Höhenunterschied zwischen den Bauteilbereichen 110a, 110b. Das heißt, typischerweise wird das Material 121, etwa ein Siliziumnitridmaterial, auf der Grundlage plasmaunterstützter CVD-(chemische Dampfabscheide-)Techniken, die ein mehr oder minder ausgeprägtes konformen Abscheideverhalten besitzen, aufgebracht. Daraufhin wird das Material 122, etwa in Form von Siliziumdioxid, abgeschieden, beispielsweise durch eine Abscheidetechnik mit besserem Spaltfüllverhalten, beispielsweise mit hochdichter Plasma-CVD, subatmosphärische CVD, wodurch ein gewisser Grad an Nivellierung zwischen den Bereichen 110a, 110b erreicht wird, wobei jedoch immer noch ein globaler Unterschied in der Höhe weiterhin besteht, selbst wenn weitere zusätzliche Polierschritte zum Verbessern der gesamten Oberflächentopographie ausgeführt werden. Nach dem Vorsehen des dielektrischen Materials 122 werden aufwendige Lithographieprozesse angewendet, um eine geeignete Ätzmaske, etwa in Form einer Hartmaske, einer Lackmaske und dergleichen, herzustellen, die während der nachfolgenden anisotropen Ätzsequenz verwendet wird, um durch das Material 122 und schließlich durch das Material 121 in die Metallsilizidgebiete 164, 151 zu ätzen. Daraufhin werden die Kontaktöffnungen mit dem gewünschten leitenden Material aufgefüllt, möglicherweise in Verbindung mit einem leitenden Barrierenmaterial, und überschüssiges Material wird durch CMP entfernt, wobei Prozessparameter so anzupassen sind, dass auch jegliche Metallreste in dem Bauteilbereich 110a, der die geringere globale Höhe besitzt, zuverlässig entfernt werden. In Bauteilgenerationen mit Transistoren mit ungefähr 60 Nanometer Gatelänge, wurde eine entsprechende Differenz in der Höhe, wie dies durch 110h angegeben ist, berücksichtigt, indem das dielektrische Material 122 mit größerer Dicke vorgesehen wurde, um damit allgemein das nicht-konforme Abscheideverhalten auszunutzen, möglicherweise in Verbindung mit der Nivellierwirkung eines CMP-Prozesses, während das Entfernen von überschüssigem Material der Kontaktelemente 123a, 123b auf der Grundlage von Prozessparametern ausgeführt wurde, in denen ein höherer Grad an „Einkerbung“ erreicht wird, d. h. eine bessere Abtragsrate für Metall im Vergleich zu dem dielektrischen Material 122. Auf diese Weise kann das überschüssige Metall der Kontaktebene effizient und innerhalb des Bauteilbereichs 110a entfernt werden, was jedoch zu einem Höhenunterschied 110h von ungefähr 60 Nanometer und sogar mehr beitragen kann. Daraufhin wird die Metallisierungsschicht 120 hergestellt durch Abscheiden des dielektrischen Materials 131 auf der Grundlage einer geeigneten Prozessstrategie, woran sich das Strukturieren des Materials 131 auf der Grundlage aufwändiger Lithographietechniken anschließt. Als nächstes wird ein geeignetes leitendes Barrierematerial (nicht gezeigt) aufgebracht, woran sich das Abscheiden des eigentlichen Füllmaterials, etwa von Kupfer, und dergleichen, anschließt. Danach wird überschüssiges Material mittels geeignete Einebnungstechniken, etwa CMP, abgetragen, wobei ebenfalls das Entfernen der leitenden Materialien innerhalb des Bauteilbereichs 110a erforderlich ist, der eine andere Höhe 110d besitzt. Beim zuverlässigen Entfernen von jeglichen Metallresten innerhalb des Bauteilbereichs 110a kann sich somit eine deutliche Verringerung der Dicke der Metallisierungsschicht 130 in dem Bauteilbereich 110b ergeben, wodurch das Verhalten von Metallleitungen 133b, die darin vorgesehen sind, beeinträchtigt werden kann.
-
Bei einer weiteren Verringerung der Größe der einzelnen Schaltungselemente müssen auch die lateralen Strukturgrößen und allgemein die Dicke der Metallisierungsschicht 130 angepasst werden. Beispielsweise ist in Technologien unter Anwendung einer Gatelänge von 40 Nanometern und weniger eine Dicke der Metallisierungsschicht 130 ähnlich in der Größenordnung wie die Höhenunterschiede 110h oder 110d, was ansonsten zu einer nicht akzeptablen geringeren Dicke der Metallisierungsschicht 130 in dem Bauteilbereich 110b führen würde, nachdem zuverlässig das überschüssige Material in dem Bauteilbereich 110a entfernt wurde. Andererseits ist eine weitere Vergrößerung der Dicke des dielektrischen Materials 122 der Kontaktebene 120 zu Verringerung des Höhenunterschieds 110h keine vielversprechende Option, da ausgeprägte Fluktuationen während der komplexen Strukturierungsprozesse zur Herstellung der Kontaktelemente 123a, 123b auftreten können, aufgrund von beispielsweise den ausgeprägten Höhenunterschieden bei einer im Allgemeinen größeren Ätztiefe in der Kontaktebene, wodurch ausgeprägte Schwankungen zwischen den Substraten hervorgerufen werden. Folglich wird in der konventionellen Vorgehensweise typischerweise ein Kompromiss aus CMP-Parametern und der Dicke der Ebenen 120 und 130 angewendet, wobei jedoch eine ausgeprägte Wahrscheinlichkeit besteht, dass Metallreste in dem Bauteilbereich 110a nach dem Ende des entsprechenden Polierprozesses verbleiben. In diesem Fall können Leckstrompfade oder Kurzschlüsse zwischen Metallleitungen 133a hervorgerufen werden, wodurch zumindest das Leistungsverhalten der Substratdioden 150 verringert wird oder wodurch ein vollständiger Ausfall eines dieser Bauelemente hervorgerufen wird. Da zuverlässige Temperaturdaten wesentlich von den Diodeneigenschaften abhängen, kann eine Verringerung der Zuverlässigkeit oder eine Beeinträchtigung der Substratdioden zu ausgeprägten Ausbeuteverlusten und/oder zu einer geringeren Funktionsfähigkeit des Halbleiterbauelements 100 beitragen.
-
Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Fertigungstechniken zur Herstellung von Halbleiterbauelementen, die Substratdioden enthalten, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
-
Überblick über die Erfindung
-
Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken bereit, in denen Substratdioden mit einem hohen Grad an Kompatibilität zu konventionellen Prozessstrategien bereitgestellt werden, wobei die Wahrscheinlichkeit des Erzeugens von Leckstrompfaden und Kurzschlüssen zwischen einzelnen Dioden verringert ist, indem ein zusätzlicher Einebnungsprozess beim Herstellen der Kontaktebene des Halbleiterbauelements eingeführt. Dazu wird die einebnende Wirkung, d. h. die Verringerung einer bestehenden Oberflächentopographie, geeigneter Materialien, etwa von Einebnungsmaterialien, oder anderen geeigneten dielektrischen Materialien für das Ausführen mindestens eines zusätzlichen Einebnungsprozesses ausgenutzt, wodurch eine bessere Oberflächenebenheit beim Herstellen des Metallisierungssystems des Halbleiterbauelements geschaffen wird. Auf diese Weise kann der Unterschied in der Höhe zwischen Bauteilbereichen in denen Transistoren ausgebildet sind, und einem Substratfenster in einem SOI-Bauelement effizient verringert werden, wodurch ein unerwünschter Materialverlust in dem Metallisierungssystem vermieden wird. Zu diesem Zweck wird der Einebnungsprozess, etwa ein CMP-Prozess, ein Ätzprozess, oder eine Kombination davon, als nicht maskierter Prozess ausgeführt, wodurch zusätzliche Lithographieprozesse vermieden werden, wie sie in konventionellen Strategien vorgeschlagen werden.
-
Ein anschauliches, hierin offenbartes Verfahren betrifft die Herstellung eines SOI-Halbleiterbauelements. Das Verfahren umfasst das Freilegen eines Teils eines kristallinen Substratmaterials des SOI-Bauelements und das Bilden mehrerer Schaltungselemente in dem freigelegten Bereich des kristallinen Substratmaterials. Das Verfahren umfasst ferner das Bilden eines Transistors in einer Halbleiterschicht des SOl-Halbleiterbauelements, wobei die Halbleiterschicht über dem kristallinen Substratmaterial und einer vergrabenen isolierenden Schicht ausgebildet ist. Das Verfahren umfasst ferner das Bilden eines dielektrischen Materials über den mehreren Schaltungselementen und dem Transistor und das Bilden eines Einebnungsmaterials über dem dielektrischen Material. Ferner wird das dielektrische Material unter Anwendung des Einebnungsmaterials eingeebnet. Ferner umfasst das Verfahren das Bilden von Kontaktelementen in dem eingeebneten dielektrischen Material, so dass diese mit dem Transistor und den mehreren Schaltungselementen verbunden sind.
-
Ein weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines SOI-Halbleiterbauelements. Das Verfahren umfasst das Freilegen eines Teils eines kristallinen Substratmaterials in einem ersten Bauteilbereich des Halbleiterbauelements durch Entfernen einer Halbleiterschicht in einer vergrabenen isolierenden Schicht in dem ersten Bauteilbereich. Das Verfahren umfasst ferner das Bilden einer Substratdiode in dem ersten Bauteilbereich, wobei die Substratdiode einen pn-Übergang aufweist, der in dem Bereich des kristallinen Substratmaterials ausgebildet ist. Ferner wird ein Schaltungselement in der Halbleiterschicht in einem zweiten Bauteilbereich gebildet, und es wird ein erste dielektrisches Material über dem ersten und dem zweiten Bauteilbereich erzeugt. Das Verfahren umfasst des Weiteren das Ausführen eines Polierprozesses, so dass ein Teil des ersten dielektrischen Materials entfernt wird, und umfasst ferner das Bilden eines zweiten dielektrischen Materials über dem ersten dielektrischen Material. Des Weiteren umfasst das Verfahren das Einebnen einer Oberflächentopographie über dem ersten und dem zweiten Bauteilbereich in Anwesenheit des ersten und des zweiten dielektrischen Materials.
-
Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das gemeinsame Bilden von Drain- und Sourcegebieten eines Transistors in einer Halbleiterschicht eines Halbleiterbauelements und eines pn-Übergangs in einem Teil eines kristallinen Substratmaterials, wobei die Halbleiterschicht auf einer vergrabenen isolierenden Schicht ausgebildet ist, die wiederum über dem kristallinen Substratmaterial gebildet ist. Das Verfahren umfasst ferner das Bilden eines dielektrischen Materials über dem Transistor und dem Bereich des kristallinen Substratmaterials. Ferner wird eine Einebnungsschicht auf dem dielektrischen Material über dem Transistor und dem Bereich des kristallinen Substratmaterials hergestellt. Das Verfahren umfasst ferner das Reduzieren einer Oberflächentopographie durch Ausführen eines Ätzprozesses, so dass ein Teil des dielektrischen Materials und der Einebnungsschicht entfernt wird.
-
Figurenliste
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
- 1 schematisch eine Querschnittsansicht eines SOl-Halbleiterbauelements zeigt, das ein Substratfenster aufweist, in welchem mehrere Substratdioden ausgebildet sind, wobei der ausgeprägte Unterschied in der Oberflächentopographie zu markanten Unregelmäßigkeiten bei der Herstellung einer Kontaktebene und einer Metallisierungsschicht gemäß konventioneller Strategien führt;
- 2a bis 2d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn ein SOI-Halbleiterbauelement mit Substratdioden hergestellt wird, wobei eine verbesserte Oberflächentopographie erreicht wird, indem ein Einebnungsmaterial vorgesehen wird und ein Ätzprozess beim Herstellen einer Kontaktebene des Halbleiterbauelements gemäß anschaulicher Ausführungsformen ausgeführt wird;
- 2e und 2f schematisch Querschnittsansichten des Halbleiterbauelements gemäß weiterer anschaulicher Ausführungsformen zeigen, in denen die Oberflächentopographie eines dielektrischen Zwischenschichtmaterials der Kontaktebene während eines Austauschgateverfahrens in komplexen SOI-Bauelementen verwendet wird; und
- 2g und 2h schematisch Querschnittsansichten des Halbleiterbauelements gemäß noch weiterer anschaulicher Ausführungsformen zeigen, in denen mindestens ein Abscheide- und Abtragungszyklus auf ein dielektrisches Zwischenschichtmaterial angewendet wird, möglicherweise in Verbindung mit einem Einebnungsmaterial, so dass die gesamte Oberflächentopographie verbessert wird.
-
Detaillierte Beschreibung
-
Die vorliegende Erfindung stellt allgemein Fertigungstechniken bereit, in denen eine Differenz in der Höhe zwischen dem Bauteilbereich, in welchem Transistoren ausgebildet sind, und einem Bauteilbereich oder einem Substratfenster, in welchem Substratdioden ausgebildet sind, deutlich verringert wird bei der Herstellung der Kontaktebene des SOI-Halbleiterbauelements, ohne dass eine unerwünscht große Dicke des dielektrischen Materials erforderlich ist, wobei dies bewerkstelligt wird, indem ein Einebnungsprozess auf der Grundlage eines zusätzlichen dielektrischen Materials eingerichtet wird, etwa auf der Grundlage eines organischen Einebnungsmaterials und dergleichen, wobei ein Ätzprozess und/oder ein Polierprozess für bessere Oberflächenbedingungen bei der Herstellen Metallisierungsschicht des Metallisierungssystems sorgt. In einigen anschaulichen Ausführungsformen wird die bessere Bauteiltopographie erreicht, indem ein Einebnungsmaterial mit einer ähnlichen Ätzrate in das dielektrische Zwischenschichtmaterial verwendet wird und indem ein Ätzprozess, etwa ein plasmaunterstützter Ätzprozess, ausgeführt wird, wodurch vorzugsweise Material des dielektrischen Zwischenschichtmaterials über den Bauteilbereich, der die größere Höhe besitzt, abgetragen wird, wodurch somit effizient die gesamte Oberflächentopographie „eingeebnet“ wird. In dieser Hinsicht ist der Begriff „Einebnung“ so zu verstehen, dass ein Unterschied in der Höhe zwischen dem Substratfenster und dem Bauteilbereich, der die Transistoren aufweist, zumindest um Drittel relativ zu der anfänglichen Höhendifferenz nach dem Abscheiden des dielektrischen Materials verringert wird. In anderen anschaulichen Ausführungsformen wird zusätzlich oder alternativ zum Vorsehen eines organischen Einebnungsmaterials ein anderes geeignetes dielektrisches Material, etwa eine weitere Schicht des dielektrischen Zwischenschichtmaterials, nach einem ersten Polierprozess vorgesehen, wobei das bessere Spaltfüllverhalten zu einer geringeren Oberflächentopographie führt, die dann noch weiter verringert werden kann, indem ein weiterer Polierprozess oder ein Ätzprozess ausgeführt wird, wie dies auch zuvor beschrieben ist.
-
In einigen anschaulichen Ausführungsformen wird die zusätzliche Einebnung eines dielektrischen Materials während eines Austauschgateverfahrens angewendet, in welchem ein Teil einer Gateelektrodenstruktur der Transistoren durch ein gut leitendes Elektrodenmetall ersetzt wird. In derartigen Austauschgateverfahren wird typischerweise eine obere Fläche der Gateelektrodenstruktur freigelegt, etwa durch CMP, und nachfolgend wird das Platzhaltermaterial durch das gewünschte Material oder die Materialien ersetzt. Dazu wird typischerweise ein gut leitendes Metall, etwa Aluminium, nach dem Entfernen des Platzhaltermaterials abgeschieden, und überschüssiges Material wird durch CMP entfernt, wobei auch in diesem Falle unerwünschte Leckstrompfade in dem Substratfenster über den Substratdioden oder anderen Schaltungselementen im Wesentlichen vermieden werden aufgrund der besseren Oberflächentopographie bei der Ausführung des Austauschgateverfahrens.
-
Somit können Schaltungselemente, die in und über dem kristallinen Substratmaterial eines SOI-Bauelements hergestellt sind, etwa Substratdioden, mit einem hohen Grad an Kompatibilität zu konventionellen Prozessstrategien hergestellt werden, wie sie beispielsweise zuvor mit Bezug zu 1 beschrieben sind, während gleichzeitig die verbesserte Oberflächentopographie zu einer ausgeprägten Verringerung von Leckstrompfaden und Kurzschlüssen führt, ohne dass eine Zusatzdicke in der Kontaktebene und/oder der nachfolgenden ersten Metallisierungsschicht erforderlich ist.
-
Mit Bezug zu den 2a bis 2h werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1 verwiesen wird.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 in Verbindung mit einem vergrabenen isolierenden Material 203 und einer Halbleiterschicht 204. Wie zuvor erläutert ist, wir die Kombination aus dem Substrat 201, der isolierenden Schicht 203 und der Halbleiterschicht 204 als ein SOl-Bauelement bezeichnet, wobei die SOI-Konfiguration in einen Bauteilbereichen gegebenenfalls nicht vorgesehen ist, etwa einem Bauteilbereich 210a, der auch als ein Substratfenster bezeichnet wird, wie dies auch zuvor erläutert ist. Andererseits wird ein Substratbereich 210b als ein SOI-Bereich betrachtet, wobei Schaltungselemente, etwa ein Transistor 260, in und über der Halbleiterschicht 204 ausgebildet ist. Andererseits sind die Schichten 203 und 204 zumindest teilweise in dem Bauteilbereich 210a entfernt, wodurch zumindest in gewissen Fertigungsphasen ein kristallines Substratmaterial 202 des Substrats 201 freigelegt ist. Das Substratmaterial 202 enthält ein geeignet dotiertes Wannengebiet 202w bzw. ein Potenzialtopfgebiet, in welchem stark dotierte Gebiete 252, 253 von inverser Dotierung als ein Teil von Schaltungselementen 250 vorgesehen sind, die in einigen anschaulichen Ausführungsformen Substratdioden sind. In diesem Falle bildet eines der stark dotierten Gebiete 252, 253, etwa das Gebiet 253, einen pn-Übergang 202p mit dem Wannengebiet 202w. Ferner kann die Dotierstoffkonzentration und das grundlegende Dotierstoffprofil der Gebiete 252, 253 ähnlich sein zur Konzentration und dem Profil von Drain- und Sourcegebieten von Transistoren, die in der Halbleiterschicht 204 ausgebildet sind. Beispielsweise besitzen in der gezeigten Ausführungsform Drain- und Sourcegebiete 262 des Transistors 260 einen ähnlichen Aufbau wie die dotierten Gebiete 252, während die Gebiete 253 eine Konfiguration besitzen ähnlich zu den Drain- und Sourcegebieten von Transistoren entgegengesetzter Leitfähigkeitsart. Des Weiteren können Metallsilizidgebiete 254 in den dotierten Gebieten 252, 253 und Metallsilizidgebiete 264 können in den Drain- und Sourcegebieten 262 ausgebildet sein.
-
Es sollte beachtet werden, dass die bislang beschriebenen Komponenten ähnliche Eigenschaften besitzen können, wie sie auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. In diesem Falle besitzen die Schaltungselemente, beispielsweise die Substratdioden 250, einen ähnlichen Aufbau wie der Transistor 260, beispielsweise im Hinblick auf Dotierstoffkonzentration, Ausbilden der Metallsilizidgebiete 254, 264, und dergleichen. In anderen Fällen weisen bei Bedarf die Schaltungselemente 250 gewisse Unterschiede im Aufbau auf, beispielsweise wenn diese auf der Grundlage zumindest einiger unterschiedlicher Prozessschritte im Vergleich zu dem Transistor 260 bei Bedarf hergestellt wurden. Es sollte ferner beachtet werden, dass das Halbleiterbauelement 200 ein komplexes Bauteil mit einzelnen Schaltungselementen, etwa dem Transistor 260, repräsentieren kann, die auf der Grundlage von kritischen Abmessung von 100 Nanometer und weniger und sehr komplexen Anwendung mit 40 Nanometer und weniger hergestellt sind. Beispielsweise besitzt eine Gateelektrodenstruktur 261 des Transistors 260 eine Gatelänge in dem oben genannten Bereich.
-
Das in 2a gezeigte Halbleiterbauelement 200, das auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, indem beispielsweise Prozesse eingesetzt werden, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. Das heißt, während einer beliebigen geeigneten Fertigungsphase kann das Substratfenster 210a hergestellt werden, indem ein Teil der Schichten 203, 204 auf der Grundlage geeigneter Maskierungs- und Ätzschemata entfernt wird, wodurch Bereiche 204d, 203d bewahrt werden, und somit Teile des kristallinen Substratmaterials 202 innerhalb des Bauteilbereichs 210a freigelegt werden. Abhängig von der gesamten Prozessstrategie werden zumindest einige Komponenten der Schaltungselemente 250 gemeinsam mit den Komponenten des Transistors 260 hergestellt, etwa die Drain- und Sourcegebiete 262 und die dotierten Gebiete 252.
-
Nach dem Fertigstellen der grundlegenden Struktur des Transistors 260 und des Schaltungselements 250 wird eine Bauteilebene 220 hergestellt, die ein geeignetes dielektrisches Material oder Materialien aufweist, etwa in Form eines dielektrischen Materials 221, etwa eines Siliziumnitridmaterials, woran sich ein weiteres dielektrisches Material, das auch als ein dielektrisches Zwischenschichtmaterial 222 bezeichnet wird, etwa in Form von Siliziumdioxid, und dergleichen, anschließt. Die Materialien 221 und 222 können auf der Grundlage einer beliebigen geeigneten Abscheidetechnik hergestellt werden, wie dies auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist. Beim Abscheiden des Materials 222 wird eine gewisse Sollhöhe 220h im Vorfeld festgelegt, die so gewählt ist, dass die gewünschten Eigenschaften der Kontaktebene 220 während der weiteren Bearbeitung des Halbleiterbauelements 200 erreicht werden. In dem gezeigten Beispiel ist die Höhe 220h als eine Sollhöhe einer entsprechenden Oberfläche des Materials 222 über dem kristallinen Substratmaterial 202 betrachtet, wodurch eine bessere globale Oberflächentopographie geschaffen wird. Beim Abscheiden des dielektrischen Materials 222 wird folglich eine anfängliche Schichtdicke so ausgewählt, dass die Sollhöhe 220h innerhalb eines abgesenkten Bauteilbereichs, etwa in dem Substratfenster 210a, erreicht wird.
-
2b zeigt schematisch das Halbleiterbauelement 200 mit einem Einebnungsmaterial 205, das auf dem dielektrischen Material 222 ausgebildet ist. Das Einebnungsmaterial 205 kann in Form eines organischen Materials, etwa eines Polymermaterials, eines Lackmaterials, und dergleichen hergestellt werden, die in einem Zustand geringer Viskosität etwa auf der Grundlage von Aufschleudertechniken aufgebracht werden, wodurch ein sehr nicht-konformes Abscheideverhalten erreicht wird. Somit kann eine im Wesentlichen eingeebnete Oberflächentopographie 205s beim Aufbringen des Materials 205 erhalten werden, wodurch eine größere Menge an Material über dem Bauteilbereich 210a im Vergleich zu dem Bauteilbereich 210b angeordnet wird. Es sollte beachtet werden, dass viele Einebnungsmaterialien verfügbar sind und als das Einebnungsmaterial 205 verwendet werden können, wobei in einigen anschaulichen Ausführungsformen Materialzusammensetzungen ausgewählt werden, die eine ähnliche Ätzrate im Vergleich zu dem Material 222 besitzen. Dazu wird ein gewünschtes Ätzrezept ausgewählt, beispielsweise ein plasmaunterstütztes Ätzrezept, und es werden Ätzraten der diversen Einebnungsmaterialien effizient durch Experimente bestimmt und sodann ausgewählt, dass diese Ätzrate des dielektrischen Materials 222 im Hinblick auf das betrachtete Ätzrezept geeignet ist. Ferner können Ätzparameter an die Ätzeigenschaften der Materialien 205, 222 angepasst werden, um damit eine ähnliche Ätzrate zu erhalten. Es sollte ferner beachtet werden, dass Eigenschaften des Materials 205, etwa die chemische Widerstandsfähigkeit und damit der Ätzwiderstand, und dergleichen, in geeigneter Weise durch Ausführung spezieller Behandlungen, etwa einer Strahlungsbehandlung, Wärmebehandlung, und dergleichen, eingestellt werden können, möglicherweise in Verbindung mit dem Einbau spezieller Substanzen, wodurch ein hoher Grad an Flexibilität beim Bereitstellen des gewünschten chemischen Verhaltens des Materials 205 besteht.
-
2c zeigt schematisch das Halbleiterbauelement 200, wenn es der Einwirkung einer Ätzumgebung unterliegt, um das Material 205 und einen überschüssigen Bereich des dielektrischen Materials 222 zu entfernen. In einigen anschaulichen Ausführungsformen wird der Ätzprozess 206 als ein plasmaunterstützter Ätzprozess ausgeführt, wodurch ein sehr gerichteter Materialertrag möglich ist, was somit zu einer moderat gleichmäßigen Materialabtragung führt, selbst wenn die Ätzraten der Materialien 205 und 222 leicht unterschiedlich sind zueinander. Es sollte beachtet werden, dass eine Vielzahl an plasmaunterstützter Ätzrezepte auf der Grundlage von Fluor und dergleichen verfügbar ist, um siliziumdioxidbasierte Materialien zu ätzen, wobei die Abtragsrate des Materials 205 so eingestellt wird, dass sie sehr ähnlich zur Abtragsrate des Materials 222 ist. Beispielsweise unterscheiden sich die Abtragsraten der Materialien 205, 222 um ungefähr 30 % oder weniger, was bewerkstelligt werden kann, indem geeignete Basismaterialien für das Material 205 ausgewählt werden, und/oder indem die Eigenschaften auf der Grundlage zusätzlicher Behandlungen eingestellt werden, und/oder indem Prozessparameter der Ätzprozesses 206 eingestellt werden, wie dies zuvor beschrieben ist. Folglich wird die Höhe 220h in dem Bauteilbereich 210a erhalten, wobei diese dann sehr ähnlich ist zu einer Höhe 220b, die in dem Bauteilbereich 210b erreicht wird. In einigen anschaulichen Ausführungsformen beträgt der Unterschied zwischen den Höhen 220h, 220b weniger als ungefähr 65 % eines Unterschieds der anfänglichen Höhen 220i in dem Bereich 210a und 220c in dem Bereich 210b. Zu beachten ist, dass eine weitere Verbesserung erreicht werden kann, indem beispielsweise auch das Material 205 eingeebnet wird, beispielsweise durch einen milden Polierprozess und dergleichen, wodurch eine bessere Oberflächentopographie beim Ausführen des Ätzprozesses 206 erreicht wird. Die Differenz zwischen den Höhenniveaus 220h, 220b kann effizient verringert werden durch geeignetes Anpassen der Ätzraten der Materialien 205 und 222, wie dies auch zuvor erläutert ist.
-
Folglich kann die weitere Bearbeitung fortgesetzt werden auf der Grundlage besserer Prozessbedingungen zur Herstellung von Kontaktelementen in der Kontaktebene 220 und zum Bereitstellen eines Metallisierungssystems.
-
2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Kontaktelemente 223a in dem dielektrischen Material 222 und dem dielektrischen Material 231 so vorgesehen, dass eine Verbindung zu den Schaltungselementen 250 hervorgerufen wird, d. h. zu den Metallsilizidgebieten 254, die in dem kristallinen Substratmaterial 202 innerhalb des Bauteilbereichs 210a erzeugt sind. In ähnlicher Weise wird ein Kontaktelement 223b in dem Bauteilbereich 210b so vorgesehen, dass eine Verbindung zu dem Metallsilizidgebiet 254 besteht. Die Kontaktelemente 223a, 223b können auf der Grundlage einer beliebigen geeigneten Fertigungsstrategie hergestellt werden, wobei aufgrund der besseren Oberflächentopographie des dielektrischen Materials 222 komplexe Prozesse, etwa Lithographie, das Strukturieren entsprechender Öffnungen und das Wiederauffüllen dieser Öffnungen mit einem leitenden Material auf der Grundlage einer besseren Prozessgleichmäßigkeit bewerkstelligt werden können. Beispielsweise muss die Dicke des Materials 222 nicht im Hinblick auf eine Verringerung der gesamten Oberflächentopographie ausgewählt werden, wie dies in konventionellen Strategien der Fall ist, wodurch es möglich ist, eine Schichtdicke vorzusehen, die zum Passivieren der Schaltungselemente 260, 250 geeignet ist. Insbesondere die komplexe Strukturierung von Kontaktöffnungen kann somit mit besserer Gleichmäßigkeit bewerkstelligt werden. In ähnlicher Weise wird das Abscheiden und insbesondere das Entfernen von überschüssigem Material durch CMP nur höherer Effizienz und Gleichmäßigkeit bewerkstelligt.
-
In der in 2d gezeigten Fertigungsphase ist ferner eine Metallisierungsschicht 230 vorgesehen und enthält ein geeignetes dielektrisches Material 231 oder mehrere dielektrische Materialien in Verbindung mit Metallleitung 233a, die mit den Kontaktelementen 223a verbunden sind, und mit Metallleitungen 233b, die mit dem Kontaktelement 223g verbunden sind. Grundsätzlich kann die Metallisierungsschicht 230 einen Aufbau aufweisen, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 beschrieben ist, wobei jedoch eine bessere gesamte Oberflächentopographie erreicht wird, während gleichzeitig eine gewünschte Dicke des Materials 231 und somit der Metallleitungen 233a, 233b erreicht wird. Das heißt, aufgrund der besseren Oberflächentopographie kann eine anfängliche Dicke der Metallisierungsschicht 230 eingerichtet werden, die entsprechend den Entwurfserfordernissen ausgewählt ist anstatt, das eine Zusatzdicke vorzusehen ist, um damit die ausgeprägte Oberflächentopographie zu berücksichtigen, wie sie in konventionellen Strategien angetroffen wird. Somit beträgt eine Dicke oder eine Höhe 233t der Metallleitungen 233a, 233b ungefähr 150 Nanometer oder weniger in komplexen Anwendungen. Die Metallisierungsschicht 230 kann auf der Grundlage von Prozesstechniken hergestellt werden, wie sie zuvor beschrieben sind, wobei insbesondere während des abschließenden Einebnungsprozesses zum Entfernen von überschüssigem Metall, etwa von Kupfer, leitenden Barrierenmaterialien und dergleichen, auch Metallreste effizient zwischen den Metallleitungen 233a in dem Bauteilbereich 210a entfernt werden, ohne dass in unerwünschter Weise eine Solldicke der Metallleitung 233b reduziert wird. Folglich kann die Wahrscheinlichkeit des Erzeugens von Leckströmen zwischen den Metallleitungen 233a in dem Bauteilbereich 210a im Vergleich zu konventionellen Strategien verringert werden.
-
2e zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, in der das dielektrische Material 222 mit einer besseren Oberflächentopographie vorgesehen ist, was erreicht werden kann, auf der Grundlage von beispielsweise Prozesstechniken, wie sie zuvor beschrieben sind. Ferner wird in der gezeigten Ausführungsform vor dem Erzeugen von Kontaktelementen ein Teil des Materials 222 entfernt, möglicherweise in Verbindung mit einem Teil des Materials 222, um eine Oberfläche 261s der Gateelektrodenstruktur 261 freizulegen. Zu diesem Zweck wird ein CMP-Prozess 207 ausgeführt, in welchem eine schließlich erreichte Höhe 220r, wie sie zum Freilegen der Oberfläche 261s erforderlich ist, zu einer noch besseren Gesamtoberflächentopografie aufgrund eines gewissen Grades an Einebnungswirkung des Prozesses 207 führt. Nach dem Freilegen der Oberfläche 261s wird eine geeignete Prozesssequenz ausgeführt, um eine oder mehrere Materialien der Gateelektrodenstruktur 261 gemäß komplexer Austauschgateverfahren zu ersetzen, beispielsweise enthält die Gateelektrodenstruktur 261 eine Gatedielektrikumsschicht (nicht gezeigt) mit einem dielektrischen Material mit großem ε oder einen Platzhaltermaterial, etwa ein Polysiliziummaterial und dergleichen, und dieses wird effizient auf der Grundlage der freigelegten Oberfläche 261s entfernt. Daraufhin werden geeignete Metallmaterialien, beispielsweise zum Einstellen einer Austrittsarbeit und zum Vorsehen eines gut leitenden Einebnungsmaterials, in die resultierende Öffnung eingefüllt, wodurch eine Metallgateelektrodenstruktur mit großem ε für den Transistor 260 vorgesehen wird. In anderen Fällen wird zusätzlich ein dielektrisches Material mit großem κ in die Gateelektrodenstruktur 261 eingefüllt, nachdem ein Teil davon entfernt wurde.
-
2f zeigt schematisch das Bauelement 200 mit einer Schicht aus leitendem Material 261a, beispielsweise in Form von Aluminium, möglicherweise in Verbindung mit anderen leitenden Materialien, etwa Titannitrid, Tantal, Tantalnitrid, und dergleichen, die in der Gateelektrodenstruktur 261 und auf dem dielektrischen Material 222 ausgebildet sind. Überschüssiges Material der Schicht 261a wird dann auf der Grundlage von beispielsweise einem CMP-Prozess abgetragen, wobei die verbesserte Oberflächentopographie zu einem zuverlässigen Entfernen des leitenden Materials in dem Bauteilbereich 210a führt, wodurch das Erzeugen von Leckstrompfaden vermieden wird, die bei Fertigstellen einer Kontaktebene des Halbleiterbauelements 200 erzeugt werden, etwa beim Herstellen von Kontaktelementen, die sich durch das Material 222 erstrecken, und die Leckströme in Anwesenheit von Materialresten der Schicht 261a hervorrufen würden. Folglich können komplexe Austauschgateverfahren angewendet werden, da ein zuverlässiges und effizientes Abtragen der Materialien 261a in den Bauteilbereich 210a auf der Grundlage der besseren Oberflächentopographie möglich ist.
-
2g zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen das dielektrische Material 222 mit einer Dicke so vorgesehen ist, dass das Substratfenster 210a zuverlässig aufgefüllt wird, wie dies durch die gestrichelte Linie 222r angegeben ist. Daraufhin wird ein Polierprozess 208 ausgeführt, so dass ein Teil des dielektrischen Materials 222 entfernt wird, wodurch ein gewisser Grad an Nivellierung zwischen den Höhenniveaus in dem Bereich 210b und dem Bereich 210a erreicht wird. Das heißt, beim Ausführen des Polierprozesses 208 wird bei Bedarf das dielektrische Material 221 als ein effizientes Ätzstoppmaterial verwendet, so dass mit zunehmender Prozesszeit des Prozesses 208 die Stoppwirkung und somit das daraus resultierende Entfernen des Materials 222 in dem Bereich 210a verringert wird, während dennoch effizient Material in den Bauteilbereich 210b abgetragen wird. Auf diese Weise kann das anfängliche Höhenniveau zu einem gewissen Grad verringert werden.
-
2h zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein weiteres dielektrisches Material während eines Abscheideprozesses 209 aufgebracht wird, der ein mehr oder minder ausgeprägtes nicht-konformes Abscheideverhalten besitzt, wodurch die Oberflächentopographie weiter verringert wird. In einer anschaulichen Ausführungsform wird das Material in Form eines dielektrischen Zwischenschichtmaterials vorgesehen, etwa als Siliziumdioxidmaterial, das in ähnlicher Weise wie das dielektrische Material 222 abgeschieden werden kann. Daraufhin wird ein weiterer Polierprozess, etwa auf der Grundlage von Prozessparametern, wie sie in dem Polierprozess 208 angewendet werden, ausgeführt, so dass die Oberflächentopographie weiter verringert wird, und in einigen anschaulichen Ausführungsformen die gewünschte Solldicke und somit das Höhenniveau der Kontaktebene 220 beibehalten wird. In anderen anschaulichen Ausführungsformen wird nach dem weiteren Einebnen des Materials mittels eines Polierprozesses zusätzlich ein Einebnungsmaterial aufgebracht, um die Oberflächentopographie weiter zu verbessern, und das Einebnungsmaterial wird geätzt, wie dies auch zuvor erläutert ist.
-
In anderen anschaulichen Ausführungsformen wird nach dem Abscheiden des Materials ein weiterer CMP-Prozess so ausgeführt, dass die gesamte Oberflächentopographie weiter geglättet wird, während gleichzeitig schließlich eine Oberfläche der Gateelektrode 261 freigelegt wird, wie dies auch beispielsweise in 2f gezeigt ist. Folglich kann in diesem Fall ein Austauschgateverfahren auf der Grundlage einer besseren Oberflächentopographie angewendet werden, die durch zwei oder mehr Polierprozesse mit einem dazwischenliegenden Abscheiden des dielektrischen Materials, etwa des dielektrischen Materials, erreicht wird.
-
Es gilt also: die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen die ausgeprägte Oberflächentopographie, die durch Substratfenster in SOl-Bauelementen hervorgerufen wird, beim Erzeugen einer Kontaktebene des Halbleiterbauelements verringert wird, indem ein zusätzlicher Einebnungsprozess auf der Grundlage eines zusätzlich aufgebrachten dielektrischen Materials ausgeführt wird, etwa in Form eines Einebnungsmaterials, und dergleichen. Der Einebnungsprozess kann einen geeignet gestalteten Ätzprozess und/oder einen CMP-Prozess mit einschließen. Somit wird in komplexen Anwendungen die Kontaktebene ohne zusätzliche Leckstrompfade bereitgestellt, wenn beispielsweise ein Austauschgateverfahren angewendet wird, und es können auch jegliche Metallreste der ersten Metallisierungsschicht effizient innerhalb des Substratfensterbereichs entfernt werden, ohne dass die Dicke der Metallisierungsschicht über den Transistorbereichen unerwünscht verringert wird.
