KR20010087288A - 스퍼터링에 의해 증착된 구리 박막의 경도를 향상시키는방법 - Google Patents

스퍼터링에 의해 증착된 구리 박막의 경도를 향상시키는방법 Download PDF

Info

Publication number
KR20010087288A
KR20010087288A KR1020010010869A KR20010010869A KR20010087288A KR 20010087288 A KR20010087288 A KR 20010087288A KR 1020010010869 A KR1020010010869 A KR 1020010010869A KR 20010010869 A KR20010010869 A KR 20010010869A KR 20010087288 A KR20010087288 A KR 20010087288A
Authority
KR
South Korea
Prior art keywords
target
copper
substrate
coil
conductive member
Prior art date
Application number
KR1020010010869A
Other languages
English (en)
Inventor
비크람 파베이트
무랄리 아부리
무랄리 나라심한
세샤드리 라마스와미
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010087288A publication Critical patent/KR20010087288A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 바람직하게 스퍼터링 공정을 사용하여 기판 상에 구리층을 형성하는 방법 및 장치를 제공한다. 스퍼터링 공정은 도전성 소자로부터 구리를 제거하기 위해 이온으로 향상된 경도의 도전성 소자를 가격하는 것에 관계된다. 타겟의 경도는 도전성 소자와 박막의 질을 향상시키기 위해 구리 도전성 소자와 다른 재료와의 합금화 및/또는 제조 공정 중에 도전성 소자의 재료를 기계적 가공함으로써 향상될 수도 있다. 구리는 마그네슘, 아연, 알루미늄, 철, 니켈, 규소 및 이들의 조합물과 합금화될 수도 있다.

Description

스퍼터링에 의해 증착된 구리 박막의 경도를 향상시키는 방법 {METHOD OF ENHANCING HARDNESS OF SPUTTER DEPOSITED COPPER FILMS}
본 발명은 기판 상에 층을 증착하는 방법에 관한 것이며, 더 구체적으로는 기판 상에 도프된 층의 증착에 관한 것이다.
집적 회로의 설계와 제조에서 철저하고 꽤 단언할 수 있는 개선이 최근 10년간 관찰되었다. 성공적인 개선에의 한 해답은 집적회로(IC)의 장치와 전자 장치 사이에 도전성 경로를 제공하는 다중 상호연결 기술이다. IC의 도전성 경로, 또는 미세구조물은 일반적으로 수평 상호연결부(또한 라인으로 지칭됨)와 수직 상호연결부(또한 접점 또는 바이어스로 지칭됨)를 포함한다. 현재 0.25 미크론 이하의 범위에 있는 미세구조물의 치수 감소는 상호연결 라인 사이의 전기용량적 결합의 감소와 도전성 미세구조물의 저항 감소의 중요성을 증가시켰다.
알루미늄은 통상적으로 금속화에 사용되는 도전성 재료로 선택되었다. 그러나, 보다 작은 미세구조물의 크기는 알루미늄보다 낮은 저항을 갖는 도전성 재료를 필요로하게 되었다. 구리는 낮은 저항(알루미늄의 3.1 μΩ-㎝와 비교하여 1.7 μΩ-㎝)과 더 큰 전류 수송 능력 때문에 알루미늄을 교체하거나 보완하는 상호 연결 재료로서 간주되고 있다.
반도체 장치 제조에 있어서 구리 이용의 바람직성의 결과로서, 현재 실행은 고순도 구리 타겟의 스퍼터링을 준비한다. 고순도는 구리의 저저항이 오염물에 의해 영향받지 않는 것을 보장하기 위해 바람직하다고 간주된다. 그러나, 발명자는 고순도 구리 박막이 전자적 이동(electromigration)을 겪는다는 것을 발견하였다. 전자적 이동이란 전기장의 존재하에서 이온의 고체 확산을 언급한다. 도전성 재료 내의 원자는 도전성 전자로부터 이동 방향으로의 직접 운동량 전달의 결과로 치환된다. 전자의 큰 유동은 금속 격자 내의 확산 원자와 상호작용하여 이들 원자를 전자 유동 방향으로 데려간다. 질량 전달은 소정 위치에서 재료를 제거하여, 다른 위치에 공극과 재료의 축적을 생성한다. 결과적으로, 전자적 이동은 상호연결 라인들을 개방함으로써 결함을 야기한다.
그러므로, 본 발명은 전자적 이동 문제점을 완화하는 개선된 구리 기초 타겟재료를 제공하고자 하는 것이다.
도 1은 이온화된 금속 플라즈마 챔버의 개략적 횡단면도이며,
도 2는 기판 상에 시드층을 갖는 기판의 개략적 횡단면도이다.
*도면의 주요부분에 대한 설명*
110 : 기판 200 : 미세구조물
204 : 절연체 층 206 : 라이너 층
208 : 배리어 층 212 : 구리 충만
본 발명은 일반적으로 향상된 경도를 갖는 타겟 재료를 형성하는 방법 및 장치를 제공한다. 타겟 재료는 재료의 일부분이 물리 증착(PVD) 또는 이온화 금속 플라즈마(IMP) PVD 등에 의해 기판 상에 증착되는 스퍼터링에 적합하다.
본 발명의 일면으로서, 본 발명은 기판 처리 챔버 내에 플라즈마를 생성하는 단계, 도전성 타겟으로부터 재료를 스퍼터링하는 단계, 기판 상에 스퍼터링된 재료를 증착시키는 단계를 포함하며, 상기 재료는 약 100 내지 약 250 범위의 비커스 경도를 갖는 재료를 포함하는, 기판 상에 층을 스터퍼링하는 방법을 제공한다. 본 발명의 한 실시예에서, 타겟은 구리 및 마그네슘, 아연, 알루미늄, 철, 니켈, 규소 및 이들의 조합물의 그룹으로부터 선택된 또다른 재료를 포함한다.
본 발명의 또다른 측면에서, 향상된 경도를 갖는 도전성 재료가 기판 상에 증착된다. 재료는 적어도 구리를 포함하며 약 100 내지 약 250 범위의 비커스 경도를 갖는다. 본 발명의 한 실시예에서, 재료는 마그네슘, 아연, 알루미늄, 철, 니켈, 규소 및 이들의 조합물의 그룹으로부터 선택된 또다른 재료와 결합된 구리를 주로 포함한다.
본 발명의 전술한 특징들, 장점들 및 목적들에 도달하는 방법이 자세히 이해될 수 있도록, 위에서 간략히 요약된 본 발명의 특정 설명에 대해서 참조 도면에 도시된 실시예를 참조했다.
그러나, 상기 첨부된 도면은 본 발명의 일반적인 실시예를 설명하는 것이지본 발명의 범위를 제한하는 것으로 생각되어서는 안되며, 본 발명에 대해 동등한 효과를 갖는 실시예가 있을 수 있다고 이해해야 한다.
본 발명은 바람직하게 스퍼터링 공정을 이용하여 기판 상에 구리층을 형성하는 방법 및 장치를 제공한다. 스퍼터링 공정은 도전성 소자로부터 구리를 제거하기 위해 이온으로 향상된 경도의 도전성 소자를 가격하는 것에 관계된다. 타겟의 경도는 도전성 소자와 박막의 물성을 향상시키기 위해 구리 도전성 소자와 다른 재료와의 합금화 및/또는 제조 공정 중에 도전성 소자의 재료를 기계적 가공함으로써 향상될 수도 있다. 여기서 언급된 것처럼 "가공(working)"이란 재료의 물성, 예를 들어 경도에 영향을 주기 위해 재료가 처리되고 조절되거나 처리되는 소정의 공정을 언급한다. 설명의 목적으로, 다음의 상세한 설명은 일반적으로 기판 상에 증착될 재료의 벌크(bulk)를 제공하는 타겟으로서 도전성 소자를 언급한다. 그러나, 도전성 소자는 스퍼터링되고 기판 상에 재료의 증착에 기여하는 소정의 소자일 수도 있다.
발명자는 타겟 재료의 경도, 입자 크기, 결정 방향, 등과 같은 물성은 타겟의 스퍼터링 특성 뿐만아니라 타겟을 스퍼터링함으로써 생산된 박막의 물성에 영향을 준다는 것을 발견하였다. 본 발명에 따라, 이러한 물성과 특성은 타겟을 제조하는데 사용되는 방법과 재료에 의해 영향받을 수 있다. 예로서, 전기적 이동에 대한 증착된 박막의 자율화(susceptibility)는 감소될 수 있다. 부가적으로, 스퍼터링 중에 타겟 표면 상의 마이크로아킹(microarcing)은 완화될 수 있다. 고체 금속은 일반적으로 하나의 연속 결정 구조보다는 분리되고 불연속 입자의 결정 격자로 구성된다. 금속의 조성과 형성 방법에 따라, 이러한 입자 크기는 밀리메터 범위에서 마이크론 범위까지 변할 수 있다.
보다 작은 입자 크기를 갖는 타겟을 제공함으로써 본 발명은 전기적 이동과 마이크로아킹 문제점을 완화시킨다.
타겟 표면 상의 마이크로아킹과 증착된 재료의 전기적 이동 특성에 영향을 주는 또다른 인자는 입자의 결정 방향이다. 각각의 입자는 연속 결정이며, 결정 격자는 타겟의 스퍼터링 표면과 같은 관련면에 대해 소정의 특정 방향으로 정해진다. 각각의 입자는 다른 입자와 독립적이기 때문에, 각각의 입자 격자는 상기 면에 대해 자신의 방향을 가진다. 입자 방향이 임의적이지 않고 결정면이 관련면에 대해 소정의 방향으로 정렬될 때, 재료는 "조직(texture)"을 가진다고 한다. 이러한 조직은 결정면에 대해 방향을 정의하는 표준 지수를 사용하여 언급된다. 예를 들어, 구리와 같은 입방 결정 구조를 갖는 금속으로부터 제조된 타겟은 ＜100＞, ＜110＞ 또는 다른 조직을 갖는다. 개발된 정확한 조직은 타겟의 금속 형태와 가공 및 열처리 흐름에 의존할 것이다.
본 발명의 한 실시예에서, 구리 타겟은 타겟의 경도를 증가시키기 위해 또다른 금속(합금으로 언급됨)과 합금화된다. 타겟은 바람직하게 구리 및 마그네슘, 아연, 알루미늄, 철, 니켈, 규소와 이들의 조합물로부터 선택된 합금으로 제조된다. 합금의 중량%는 약 0.01% 내지 약 10% 범위, 가장 바람직하게는 약 0.01% 내지 약 5% 범위이다. 본 발명의 한 실시예에서, 타겟의 비커스 경도는 약 100 내지 약 250 범위이다.
야금가에게 공지된 복수의 공정이 구리 합금 타겟을 생산하는데 적용될 수 있다. 타겟은 예를 들어 타겟을 형성하기 위해 합금을 주조되고 냉각되는 용융 구리 재료와 균일하게 혼합함으로써 준비될 수 있다. 합금 재료는 용융 구리에 첨가되는 펠릿(pellet) 형태로 제공될 수도 있다. 이러한 방식으로 구리 타겟을 합금화함으로써, 타겟의 경도가 향상된다고 믿어진다. 발명가는 향상된 경도의 타겟이 선행 기술의 고순도 구리 타겟과 관련된 전기적 이동 문제를 완화시킨다는 것을 발견했다. 또한, 알루미늄이 구리 타겟을 합금화하는데 사용되는 것처럼 합금 재료는 구리보다 더 높은 저항을 가지며, 합금에 대한 구리의 상대적 비율 때문에 기판 상에 형성된 박막의 저항 효과는 미소하다.
본 발명에 따른 구리 합금 타겟은 기판 상에 구리 합금 박막을 형성하도록 스퍼터링될 수 있다. 이에 의해 형성된 합금 박막은 전기적 이동에 우수한 저항을 나타낸다. 본 발명의 한 실시예에서, 타겟은 기판 상에 형성된 미세구조물 상에 시드층을 형성하도록 제조될 수 있다. 기판은 전기 도금 공정을 포함하는 다양하고 부가적인 공정을 겪으며 미세구조물은 구리와 같은 재료로 채워진다. 합금 재료의 일부분은 충만 재료 내부로 확산한다고 믿어진다. 결과적으로, 충만 재료는 전기적 이동에 보다 큰 저항을 나타낸다. 합금 재료는 일반적으로 구리보다 더 큰 저항을 나타내지만, 타겟의 중량%로 사용된 합금의 양은 타겟에서 구리의 중량%에 비교해서 미소하다. 그러므로, 전체적인 저항 효과는 무시할 수 있다. 타겟의 제조 공정 중에 구리와 혼합된 합금의 적합한 비율은 채워진 미세구조물의 부피에 의해 결정될 수 있으며, 충분한 합금이 증착된 재료의 저항을 손상시키지 않고 충만재료로 확산되는 것을 보장한다.
본 발명의 또다른 실시예에서, 구리 타겟의 경도는 야금학적 방법에 의해 타겟 재료를 기계적으로 가공함으로써 증가된다. 타겟에 대한 가공 경화는 타겟 재료의 입자 크기가 상대적으로 더 경한 타겟을 제조하도록 변화되게 한다. 본 발명에 따른 바람직한 실시예에서, 구리 합금 타겟은 약 100 내지 약 250 범위의 비커스 경도를 갖는다. 설명의 목적으로, 구리 합금 타겟의 제조 방법은 주조, 성형, 어닐링, 압연, 단조, 액체 다이내믹 컴팩션(liquid dynamic compaction, LDC), 동일 채널 각도 압출 성형(equal channel angular extrusion, ECA)과 야금술에서 공지되고 미공지된 다른 방법을 포함한다. 본 발명에 따른 한 실시예가 공지된 야금학적 방법을 사용할 것을 예상하지만, 이러한 방법은 경도를 향상시키기 위한 목적으로 구리 합금 타겟의 생산에 사용되지 않았다.
본 발명에 따른 구리 합금 타겟은 소정의 스퍼터링 챔버 내에 이용될 수 있다. 이러한 한 스퍼터링 챔버는 캘리포니아 산타 클라라 소재의 어플라이드 머티어리얼스사(Applied Materials, Inc)로부터 제조되어 이용되고 있는 이온화 금속 플라즈마(IMP) 벡트라(Vectra, 등록 상표) 챔버이다. IMP 공정은 스퍼터링된 타겟 재료가 이온화되는 표준 PVD보다 고밀도의 플라즈마를 제공한다. 이온화로 인해 스퍼터링된 재료는 실질적으로 수직 방향으로 바이어스된 기판에 끌려가고 높은 종횡비를 갖는 미세구조물 내에 층을 증착시킨다.
도 1은 상대적으로 높은 밀도의 플라즈마, 즉, 공정 가스(일반적으로 아르곤)와 스퍼터링된 타겟 재료 모두의 상당 부분을 이온화시킬 수 있는 능력을 갖는플라즈마를 생성할 수 있는 IMP 챔버(100)의 개략적 횡단면도이다. 챔버(100)는 측벽(101), 리드(102), 및 바닥(103)을 포함한다. 리드는 증착될 재료의 타겟(105)을 지지하는 타겟 배면 판(104)을 포함한다.
챔버(100) 내의 개구(108)는 챔버(100)로 및 챔버(100)로부터 기판을 전달하고 회수하는 로봇(도시 않음)을 위한 엑세스를 제공한다. 기판 지지대(112)는 챔버 내에서 기판(110)을 지지하고 일반적으로 둥근형태이다. 기판 지지대(112)는 기판 지지대(112)를 상하로 이동시키는 리프트 모터(114) 상에 장착되고 기판(110)은 기판 지지대(112) 상에 배열된다. 리프트 모터(118)에 연결된 리프트 판(116)은 챔버(100) 내에 장착되고 기판 지지대(112)에 장착된 핀(120a, 120b)을 상하로 이동시킨다. 핀(120a, 120b)은 기판 지지대(112)의 표면으로부터 및 표면으로 기판을 상하로 이동시킨다.
코일(122)은 기판 지지대(112)와 타겟(105)사이에 장착되며 타겟(105)과 기판(110) 사이에 플라즈마를 생성하고 유지하는 것을 돕도록 챔버(100) 내에 유도적으로 결합된 자기장을 제공한다. 코일(122)은 타겟과 기판(110) 사이의 위치 때문에 스퍼터링되고 바람직하게 타겟(105)과 유사한 조성으로 제조된다. 그러므로, 코일은 구리 및 마그네슘, 아연, 알루미늄, 철, 니켈, 규소 및 이들의 조합물의 그룹으로부터 선택된 합금을 포함한다. 코일(122)의 합금%는 타겟 합금%와 비교할 때 소정 층의 조성에 따라 변할 수 있으며 실험적으로 상대적인 중량%를 변화시킴으로써 결정된다. 코일(122)에 공급된 전력은 플라즈마의 밀도를 증가시키도록 플라즈마에 전류를 유도하는 챔버(100)내의 전자기장을 제공하여, 스퍼터링된 재료의이온화를 향상시킨다. 이온화된 재료는 기판(110)으로 향해지고 기판(110) 상에 증착된다.
쉴드(124)는 스퍼터링된 재료로부터 챔버 측벽(101)을 보호하기 위해 챔버(100) 내에 배열된다. 쉴드(124)는 코일 지지대(126)에 의해 코일(122)을 지지한다. 코일 지지대(126)는 전기적으로 쉴드(124)와 챔버(100)로부터 코일(122)을 절연시키며 코일과 유사한 재료로 제조될 수 있다. 클램프 링(128)은 코일(122)과 기판 지지대(112) 사이에 장착되며 기판(110)이 처리 위치로 상승되어 클램프 링(128)의 하부를 결합시킬 때 스퍼터링 재료로부터 기판의 외측 에지와 배면을 보호한다. 어떤 챔버의 구성에서, 기판(110)이 쉴드(124) 아래로 하강하여 기판을 전달할 수 있을 때 쉴드(124)는 클램프 링(128)을 지지한다.
세 개의 전력 공급원이 이러한 형태의 스퍼터링 챔버에 사용된다. 고주파 전력이 사용될 수 있지만, 전력 공급원(130)은 바람직하게 직류 전력을 타겟(105)에 전달하여 처리 가스가 플라즈마를 형성하도록 한다. 타겟의 배면판(104) 아래에 배열된 자석(106a, 106b)은 타겟(105)에 인접한 전자 밀도를 증가시키고, 타겟의 이온화를 증가시켜 스퍼터링 효율을 증가시킨다. 자석(106a, 106b)은 타겟의 면에 일반적으로 평행한 자기장 라인을 생성하여, 전자는 자기장 라인 근처에서 스핀 궤도로 붙잡혀 스퍼터링을 위한 가스 원자와 충돌, 및 이온화의 경향을 증가시킨다. 전력 공급원(132), 바람직하게는 고주파 전력 공급원은 코일(122)에 전력을 공급하여 결합시키고 플라즈마의 밀도를 증가시킨다. 또다른 전력 공급원(134), 일반적으로 직류 전력 공급원은 플라즈마에 대해 기판 지지대(112)를 바이어스시키고 기판(110)을 향해서 이온화된 재료의 방향성을 갖는 인력(척력)을 제공한다.
아르곤 또는 헬륨과 같은 불활성 가스 또는 질소와 같은 반응성 가스와 같은 처리 가스는 각각의 질량 유량 제어기(142, 144)에 의해 측정된 것처럼 가스 공급원(138, 140)으로부터 가스 입구(136)를 통해 챔버(100)로 공급된다. 진공 펌프(146)는 챔버(100)를 배기하고 챔버(100)를 소정의 압력으로 유지하기 위해 배기 포트(148)에서 챔버(100)에 연결된다.
제어기(149)는 일반적으로 전력 공급원, 리프트 모터, 가스 주입용 질량 유량 제어기, 진공 펌프의 작동, 및 다른 관련된 챔버 부재와 작동을 제어한다. 제어기(149)는 타겟(105)에 결합된 전력 공급원(130)을 제어하여 처리 가스가 플라즈마를 형성하고 타겟 재료를 스퍼터링하도록 한다. 제어기(149)는 또한 코일(122)에 결합된 전력 공급원(132)을 제어하여 플라즈마의 밀도를 증가시키고 스퍼터링된 재료를 이온화시킨다. 제어기(149)는 또한 전력 공급원(134)을 제어하여 기판 표면으로 이온화된 스퍼터링 재료의 방향성을 갖는 인력을 제공한다.
제어기(149)는 바람직하게 중앙 처리 장치(CPU), 메모리, 및 CPU용 지지 회로를 포함한다. 챔버의 제어를 용이하게 하기 위해, CPU는 다양한 챔버와 서브프로세서를 제어하기 위한 산업 설비에 사용될 수 있는 일반적인 목적의 컴퓨터 프로세서의 소정 형태일 수도 있다. 메모리는 CPU에 결합된다. 메모리, 또는 컴퓨터 판독 가능 매체는 랜덤 엑세스 메모리(RAM), 리드 온리 메모리(ROM), 플로피 디스크 드라이브, 하드 디스크, 또는 디지탈 저장, 로컬 또는 리모트의 소정의 형태와 같은 이미 이용되고 있는 하나 이상의 메모리일 수도 있다. 지지 회로는 통상의방식으로 프로세서를 지지하기 위해 CPU에 결합된다. 이러한 회로는 캐쉬, 전력 공급원, 클록 회로, 입력/출력 회로 및 서브시스템, 등을 포함한다. 증착 공정은 일반적으로 소프트웨어 루틴으로서 메모리에 일반적으로 저장된다. 소프트웨어 루틴은 제어기(149)의 CPU에 의해 제어되는 하드웨어로부터 원격 작동으로 위치된 제 2 CPU에 의해 저장 및/또는 수행될 수도 있다.
본 발명의 한 실시예에서, 시드층은 타겟(105)을 스퍼터링함으로써 기판 상에 증착된다. 헬륨 또는 아르곤과 같은 희가스는 약 5 내지 100 밀리토르, 바람직하게 약 20 밀리토르 내지 약 50 밀리토르 범위의 챔버 압력을 형성하기에 충분한 속도로 챔버 내로 유입된다. 전력 공급원(130)은 타겟(105)에 약 200 와트 내지 약 12 킬로와트, 바람직하게는 약 750 와트 내지 약 3 킬로와트 범위로 전달한다. 전력 공급원(132)은 교류 신호를 코일(122)에 약 500 와트 내지 약 5 킬로와트, 바람직하게는 약 1.5 킬로와트 내지 약 2.5 킬로와트 범위로 전달한다. 전력 공급원(134)은 약 0% 내지 약 100% 바람직하게 약 50% 내지 약 75% 범위의 작업 사이클을 갖는 기판 지지대(112)에 약 0와트 내지 약 600와트, 바람직하게 약 350와트 내지 약 500와트 범위를 전달한다. 기판의 온도가 제어될 때, 약 -50℃ 내지 약 150℃, 바람직하게는 50℃이하의 표면 온도가 시드층의 증착 중에 처리 공정에 유용하다. 스퍼터링된 타겟 재료는 약 500Å 내지 약 4000Å 범위, 바람직하게는 약 2000Å의 두께로 기판상에 증착된다.
상기 변수는 바람직하게 200밀리 기판 상에 층을 증착하는데 사용되고 본 발명을 제한하려고 의도된 것은 아니다. 예를 들어, 전력 밀도는 소정의 전력 범위로부터 결정될 수도 있고 300밀리 기판과 같은 더 큰 기판에 대해서는 확대되거나 100밀리 기판과 같은 더 작은 기판에 대해서는 축소된다.
또한, 상술된 챔버는 IMP 챔버이지만, 다른 챔버가 사용될 수도 있다. 그러므로, 본 발명의 한 실시예에서, 타겟(105)은 PVD 챔버 내에 배열된다. 소정의 경우에, 상술된 변수는 특정 챔버의 형태에 의존한다. 예를 들어, PVD 챔버를 이용하는 본 발명에 따른 한 실시예에서, 전력 공급원(130)에 의해 타겟(105)에 전달된 전력의 정도는 약 200 와트 내지 약 12 킬로와트의 범위이다. IMP 챔버를 이용한 본 발명에 따른 실시예에서, 전력 공급원(130)에 의해 타겟(105)에 전달된 전력의 정도는 바람직하게 약 750 와트 내지 약 3 킬로와트의 범위이다.
도 2는 본 발명의 공정에 따라 형성된 실험적인 기판(110)의 개략적 횡단면도이다. 절연체 층(204)은 기판상에 증착되어 바이어, 접점, 트렌치 또는 라인과 같은 미세구조물(200)을 형성하도록 에칭된다. "기판"이란 용어는 하부 재료로서 넓게 정의되며 일련의 하부층을 포함할 수 있다. 유전체 층(204)은 규소 웨이퍼 또는 상호 유전체 층 상에 증착된 예비 금속 유전체 층일 수 있다.
탄탈과 같은 라이너 층(206)은 하부 재료에의 접착성을 개선시키고 접점/바이어의 저항을 감소시키기 위한 전이 층으로서 유전체 층(204) 상에 증착된다. 라이너 층(206)은 바람직하게 IMP PVD 공정을 사용하여 증착되고 콜리메이트되거나 롱 스로우(long throw) 스퍼터링과 같은 다른 PVD 공정 또는 CVD와 같은 다른 방법에 의해 증착될 수 있다. 콜리메이트된 스퍼터링은 일반적으로 콜리메이터를 통해 비스듬히 이동하는 스퍼터링된 재료를 제거하기 위해 타겟과 기판 사이에 콜리메이터를 장착시킴으로써 수행된다. 롱 스로우 스퍼터링은 일반적으로 타겟과 기판 사이의 공간을 증가시킴으로써 수행된다. 증가된 거리는 기판에 도달한 스퍼터링 재료가 기판 표면에 수직으로 향해질 가능성을 증가시킨다. 탄탈 질화물(TaN)의 배리어 층(208)은 특히 높은 종횡비를 갖는 미세구조물을 위해 PVD, 바람직하게 IMP PVD를 사용하여 라이너 층(206) 상에 증착된다. 배리어 층은 구리의 인접한 층으로의 확산을 방지한다. 탄탈/탄탈 질화물이 바람직하지만, 사용될 수 있는 다른 라이너 및/또는 배리어 층은 티타늄(Ti), 티타늄 질화물(TiN), 텅스텐(W), 텅스텐 질화물(WN), 및 다른 내화성 재료와 질화 처리된 부분(nitrided counterpart)이다.
시드층(210)은 PVD 및 바람직하게는 IMP PVD를 사용하여 탄탈 질화물 배리어 층(208) 상에 증착된다. 시드층(210)은 본 발명에 따른 구리/구리-합금 타겟을 스퍼터링함으로써 증착된다. 시드층(210)은 연속적인 구리 충만(212)을 위한 시드층으로서 배리어 층(208) 상에 증착된다.
구리 충만(212)은 PVD, IMP, CVD, 전기도금, 비전해 증착, 증발, 또는 다른 공지된 방법에 의해 증착될 수 있다. 바람직하게, 구리 충만(212)은 전기도금 기술을 이용하여 증착된다. 연속적인 공정은 화학 기계적 연마(CMP)에 의한 평탄화, 층의 부가적인 증착, 에칭 및 기판 제조에서 공지된 다른 공정을 포함할 수 있다.
본 발명에 따른 경화된 타겟 재료는 기판(110)의 표면 상에 형성된 장치의 작동 중에 전기적 이동에 대한 포텐셜을 감소시킨다고 믿어진다. 부가적으로, 실험적인 증거는 경화된 타겟이 타겟과 인접 구조물 사이에 감소된 아킹을 나타내며, 아킹은 기판 상에 증착되어 증착을 오염시키는 타겟(스플랫)의 불필요한 조각을 제거한다는 것을 제안한다.
챔버와 다른 시스템의 부재의 방향성 변화가 가능하다. 부가적으로, 여기서 설명된 "위", "상부", "아래", "하부", "바닥", "측면"과 같은 모든 이동 및 위치는 타겟, 기판, 및 코일과 같은 목적물의 위치에 상대적이다. 따라서, 본 발명에 의해 처리 시스템 내에서 소정의 기판 지지를 달성하기 위해 소정 또는 모든 부재의 방향을 정하는 것이 예상된다.
전술한 설명들은 본 발명의 양호한 실시예에 관한 것이지만, 본 발명의 다른 실시예가 본 발명의 기본 범위로부터 벗어남이 없이 고안될 수도 있고, 본 발명의 범위는 다음의 청구범위에 의해 결정된다.
따라서, 본 발명에 의해 전자적 이동 문제점을 완화하는 개선된 구리 기초 타겟 재료를 제공할 수 있다.

Claims (13)

  1. 기판 상에 재료를 증착시키는 장치로서,
    처리 챔버, 및
    상기 처리 챔버 내에 배열된 도전성 타겟을 포함하며,
    상기 도전성 타겟이,
    구리, 및
    마그네슘, 아연, 알루미늄, 철, 니켈, 규소 및 이들의 조합물의 그룹으로부터 선택된 합금 재료를 포함하는 장치.
  2. 제 1 항에 있어서,
    상기 합금 재료의 중량%가 약 0.01% 내지 약 10% 범위인 장치.
  3. 제 1 항에 있어서,
    약 200 와트 내지 약 12 킬로와트 범위의 전력을 공급하도록 상기 타겟에 결합된 전력 공급원을 더 포함하는 장치.
  4. 제 1 항에 있어서,
    상기 타겟 부근에 배열된 코일에 결합된 바이어스 생성기를 더 포함하는 장치.
  5. 제 4 항에 있어서,
    상기 코일이 구리 및 마그네슘, 아연, 알루미늄, 철, 니켈, 규소 및 이들의 조합물의 그룹으로부터 선택된 재료를 포함하는 장치.
  6. 제 4 항에 있어서,
    상기 코일이 상기 타겟과 실질적으로 동일한 재료를 포함하는 장치.
  7. 제 4 항에 있어서,
    상기 타겟으로부터 스퍼터링된 도프된 타겟 재료를 이온화시키는 코일 바이어스 생성기를 갖는 코일에 약 500 와트 내지 약 5000 와트의 적용을 제어하도록 프로그램된 제어기를 더 포함하는 장치.
  8. 기판 상에 층을 증착하는 도전성 부재로서,
    구리, 및
    마그네슘, 아연, 알루미늄, 철, 니켈, 규소 및 이들의 조합물의 그룹으로부터 선택된 합금 재료를 포함하는 도전성 부재.
  9. 제 8 항에 있어서,
    상기 합금 재료의 중량%가 약 0.01% 내지 약 10% 범위인 전도성 부재.
  10. 제 8 항에 있어서,
    코일이 전력 공급원에 결합될 때 상기 도전성 부재가 전류를 유지하도록 형성된 코일인 도전성 부재.
  11. 기판 상에 층을 스퍼터링하는 방법으로서,
    기판 처리 챔버 내에 플라즈마를 생성하는 단계,
    도전성 타겟으로부터 재료를 스퍼터링하는 단계,
    상기 기판 상에 상기 스퍼터링된 재료를 증착시키는 단계를 포함하며,
    상기 도전성 타겟으로부터 재료를 스퍼터링하는 단계가,
    구리, 및
    마그네슘, 아연, 알루미늄, 철, 니켈, 규소 및 이들의 조합물의 그룹으로부터 선택된 합금 재료를 포함하는 방법.
  12. 제 11 항에 있어서,
    전기도금 공정에 의해 상기 기판 상에 스퍼터링된 재료의 일부분 이상에 구리층을 증착시키는 단계를 더 포함하는 방법.
  13. 제 11 항에 있어서,
    코일로부터 재료를 스퍼터링하는 단계를 더 포함하며,
    상기 재료가,
    구리, 및
    마그네슘, 아연, 알루미늄, 철, 니켈, 규소 및 이들의 조합물의 그룹으로부터 선택된 재료를 포함하는 방법.
KR1020010010869A 2000-03-02 2001-03-02 스퍼터링에 의해 증착된 구리 박막의 경도를 향상시키는방법 KR20010087288A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/518,004 US6391163B1 (en) 1999-09-27 2000-03-02 Method of enhancing hardness of sputter deposited copper films
US09/518,004 2000-03-02

Publications (1)

Publication Number Publication Date
KR20010087288A true KR20010087288A (ko) 2001-09-15

Family

ID=24062133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010010869A KR20010087288A (ko) 2000-03-02 2001-03-02 스퍼터링에 의해 증착된 구리 박막의 경도를 향상시키는방법

Country Status (6)

Country Link
US (2) US6391163B1 (ko)
EP (1) EP1130625A2 (ko)
JP (1) JP2001355066A (ko)
KR (1) KR20010087288A (ko)
SG (1) SG85232A1 (ko)
TW (1) TW508662B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348139B1 (en) * 1998-06-17 2002-02-19 Honeywell International Inc. Tantalum-comprising articles
US20040072009A1 (en) * 1999-12-16 2004-04-15 Segal Vladimir M. Copper sputtering targets and methods of forming copper sputtering targets
US6878250B1 (en) * 1999-12-16 2005-04-12 Honeywell International Inc. Sputtering targets formed from cast materials
US6331233B1 (en) * 2000-02-02 2001-12-18 Honeywell International Inc. Tantalum sputtering target with fine grains and uniform texture and method of manufacture
JP2004535933A (ja) * 2001-07-19 2004-12-02 ハネウェル・インターナショナル・インコーポレーテッド スパッタリング・ターゲット、スパッタ・リアクタ、鋳込成形インゴットを調製する方法および金属物品を調製する方法
EP1471164B1 (en) * 2002-01-30 2013-01-23 JX Nippon Mining & Metals Corporation Copper alloy sputtering target and method for manufacturing the target
US20030145681A1 (en) * 2002-02-05 2003-08-07 El-Shall M. Samy Copper and/or zinc alloy nanopowders made by laser vaporization and condensation
US6683425B1 (en) * 2002-02-05 2004-01-27 Novellus Systems, Inc. Null-field magnetron apparatus with essentially flat target
US6958290B2 (en) * 2002-05-03 2005-10-25 Texas Instruments Incorporated Method and apparatus for improving adhesion between layers in integrated devices
EP1540258A1 (en) * 2002-07-15 2005-06-15 Aviza Technology, Inc. Variable heater element for low to high temperature ranges
US20060083495A1 (en) * 2002-07-15 2006-04-20 Qiu Taiquing Variable heater element for low to high temperature ranges
US20070243317A1 (en) * 2002-07-15 2007-10-18 Du Bois Dale R Thermal Processing System and Configurable Vertical Chamber
US20040162029A1 (en) * 2002-07-17 2004-08-19 Jeff Grady Audio player assembly comprising an MP3 player
JP4794802B2 (ja) * 2002-11-21 2011-10-19 Ｊｘ日鉱日石金属株式会社 銅合金スパッタリングターゲット及び半導体素子配線
CN100439558C (zh) * 2003-03-17 2008-12-03 日矿金属株式会社 铜合金溅射靶、其制造方法以及半导体元件布线
US7294574B2 (en) * 2004-08-09 2007-11-13 Applied Materials, Inc. Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement
CN100451161C (zh) * 2005-09-07 2009-01-14 铼宝科技股份有限公司 导电薄膜或其保护层用的合金靶材及其制造方法
US8691867B2 (en) * 2005-12-19 2014-04-08 Janssen Pharmaceutica Nv Use of benzo-fused heterocycle sulfamide derivatives for the treatment of substance abuse and addiction
US20070251818A1 (en) * 2006-05-01 2007-11-01 Wuwen Yi Copper physical vapor deposition targets and methods of making copper physical vapor deposition targets
JP5420328B2 (ja) * 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
CN104694888B (zh) * 2013-12-09 2017-05-10 有研亿金新材料股份有限公司 一种高纯铜靶材的制备方法
US9962914B2 (en) 2016-01-21 2018-05-08 King Abdulaziz University Method for transferring a large-area graphene sheet
CN112410742A (zh) * 2020-10-30 2021-02-26 东莞市烽元科技有限公司 一种在Al2O3陶瓷基体表面磁控溅射镀纳米级铜膜的方法
CN112680626B (zh) * 2020-12-09 2022-12-02 爱发科电子材料（苏州）有限公司 一种集成电路用铜铝硅合金靶材的制备工艺
CN115233157A (zh) * 2022-06-14 2022-10-25 沈阳大学 一种锌及锌合金表面磁控溅射制备铜薄膜方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE299234C (ko) *
US4094761A (en) 1977-07-25 1978-06-13 Motorola, Inc. Magnetion sputtering of ferromagnetic material
DE3142541C2 (de) 1981-10-27 1986-07-31 Demetron Gesellschaft für Elektronik-Werkstoffe mbH, 6540 Hanau Mehrstofflegierung für Targets von Katodenzerstäubungsanlagen
US4620872A (en) 1984-10-18 1986-11-04 Mitsubishi Kinzoku Kabushiki Kaisha Composite target material and process for producing the same
FR2601175B1 (fr) 1986-04-04 1993-11-12 Seiko Epson Corp Cible de pulverisation cathodique et support d'enregistrement utilisant une telle cible.
DE3631830A1 (de) 1986-09-19 1988-03-31 Demetron Mehrstofflegierung fuer targets von kathodenzerstaeubungsanlagen und deren verwendung
US4885029A (en) 1987-03-09 1989-12-05 Scm Metal Products, Inc. Thin section dispersion strengthened copper body and method of making same
JP2602276B2 (ja) * 1987-06-30 1997-04-23 株式会社日立製作所 スパツタリング方法とその装置
JP2511289B2 (ja) * 1988-03-30 1996-06-26 株式会社日立製作所 半導体装置
JPH03289156A (ja) 1990-04-06 1991-12-19 Hitachi Ltd 半導体装置およびその製造方法
US5039570A (en) 1990-04-12 1991-08-13 Planar Circuit Technologies, Inc. Resistive laminate for printed circuit boards, method and apparatus for forming the same
US5178739A (en) * 1990-10-31 1993-01-12 International Business Machines Corporation Apparatus for depositing material into high aspect ratio holes
US5130274A (en) * 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
FR2698882B1 (fr) 1992-12-04 1995-02-03 Castolin Sa Procédé pour former un revêtement protecteur sur un substrat.
JPH06177117A (ja) * 1992-12-07 1994-06-24 Japan Energy Corp スパッタターゲットとこれを使用する半導体装置の製造方法
EP0601509A1 (en) * 1992-12-07 1994-06-15 Nikko Kyodo Co., Ltd. Semiconductor devices and method of manufacturing the same
US5330629A (en) 1992-12-15 1994-07-19 At&T Bell Laboratories Method for depositing aluminum layers on insulating oxide substrates
US5551970A (en) 1993-08-17 1996-09-03 Otd Products L.L.C. Dispersion strengthened copper
US5590389A (en) 1994-12-23 1996-12-31 Johnson Matthey Electronics, Inc. Sputtering target with ultra-fine, oriented grains and method of making same
US5685491A (en) 1995-01-11 1997-11-11 Amtx, Inc. Electroformed multilayer spray director and a process for the preparation thereof
US5599740A (en) 1995-11-16 1997-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Deposit-etch-deposit ozone/teos insulator layer method
JPH09199976A (ja) * 1996-01-18 1997-07-31 Hitachi Ltd 弾性表面波素子電極
US5997699A (en) * 1996-04-08 1999-12-07 Micron Technology Inc. Insitu faceting during deposition
US5693565A (en) 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing
US5686335A (en) 1996-07-22 1997-11-11 Taiwan Semiconductor Manufacturing Company, Ltd Method of making high-performance and reliable thin film transistor (TFT) using plasma hydrogenation with a metal shield on the TFT channel
US5803342A (en) 1996-12-26 1998-09-08 Johnson Matthey Electronics, Inc. Method of making high purity copper sputtering targets
US5801100A (en) 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
JP3616724B2 (ja) * 1997-09-25 2005-02-02 アルプス電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20020088716A1 (en) 2002-07-11
JP2001355066A (ja) 2001-12-25
SG85232A1 (en) 2001-12-19
EP1130625A2 (en) 2001-09-05
US6391163B1 (en) 2002-05-21
TW508662B (en) 2002-11-01

Similar Documents

Publication Publication Date Title
KR20010087288A (ko) 스퍼터링에 의해 증착된 구리 박막의 경도를 향상시키는방법
US6432819B1 (en) Method and apparatus of forming a sputtered doped seed layer
KR101031617B1 (ko) 웨이퍼를 바이어스하면서 알루미늄을 스퍼터링하는 방법 및장치
US6228236B1 (en) Sputter magnetron having two rotation diameters
US6627542B1 (en) Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US5897752A (en) Wafer bias ring in a sustained self-sputtering reactor
US6562715B1 (en) Barrier layer structure for copper metallization and method of forming the structure
CN101410952B (zh) 种膜的成膜方法、等离子体成膜装置和存储介质
US7897516B1 (en) Use of ultra-high magnetic fields in resputter and plasma etching
US20060251872A1 (en) Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
JP2001303247A (ja) 側壁被覆性を改善するためのｉｍｐ及びスパッタリング処理の交互するステップ
WO2002039500A2 (en) Use of a barrier sputter reactor to remove an underlying barrier layer
US6200433B1 (en) IMP technology with heavy gas sputtering
JP2001140065A (ja) 薄膜内粒子性能を改善したイオン化金属プラズマ銅蒸着
KR20010051101A (ko) 텅스텐, 알루미늄 및 구리 제공을 위한 라이너, 장벽,및/또는 씨드 층으로서의 ｐｖｄ－ｉｍｐ 텅스텐 및 질화텅스텐
Klawuhn et al. Ionized physical-vapor deposition using a hollow-cathode magnetron source for advanced metallization
US6315872B1 (en) Coil for sputter deposition
KR100501460B1 (ko) 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법
EP1120820A2 (en) Method and apparatus for forming interconnect
US20020093101A1 (en) Method of metallization using a nickel-vanadium layer
EP1101834A2 (en) Method of depositing materials on substrates
EP4174208A1 (en) Pvd method and apparatus
JP2000306862A (ja) コンタクトホール側壁段階式被覆方法
JPH11288937A (ja) 銅系配線膜の形成方法
KR20090010972A (ko) 박막 형성 방법 및 박막의 적층 구조

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid