CN1997771B - 等离子体处理系统中基片蚀刻的方法 - Google Patents
等离子体处理系统中基片蚀刻的方法 Download PDFInfo
- Publication number
- CN1997771B CN1997771B CN2005800085422A CN200580008542A CN1997771B CN 1997771 B CN1997771 B CN 1997771B CN 2005800085422 A CN2005800085422 A CN 2005800085422A CN 200580008542 A CN200580008542 A CN 200580008542A CN 1997771 B CN1997771 B CN 1997771B
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- etching
- mask layer
- etching reagent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 238000012545 processing Methods 0.000 title abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 99
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000003153 chemical reaction reagent Substances 0.000 claims description 55
- 230000000903 blocking effect Effects 0.000 claims description 51
- 230000008569 process Effects 0.000 claims description 29
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 16
- 230000009977 dual effect Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 184
- 229920002120 photoresistant polymer Polymers 0.000 description 31
- 239000007789 gas Substances 0.000 description 12
- 239000010949 copper Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004568 cement Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000000839 emulsion Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000000443 aerosol Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009423 ventilation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种在等离子体处理系统中蚀刻基片的方法。该基片具有半导体层、置于半导体层上的第一阻挡层、置于第一阻挡层上的低k层、置于低k层上的第三硬掩模层、置于第三硬掩模层上的第二硬掩模层、以及置于第二硬掩模层上的第一硬掩模层。该方法包括使用第一蚀刻剂和第二蚀刻剂选择性地蚀刻基片，其中第一蚀刻剂对于第一硬掩模层的第一硬掩模材料、第三硬掩模层的第三硬掩模材料、以及第一阻挡层的第一阻挡层材料具有低选择性，而对于第二硬掩模层的第二硬掩模材料具有高选择性；以及第二蚀刻剂对于第一硬掩模层的第一硬掩模材料、第三硬掩模层的第三硬掩模材料，以及第一阻挡层的第一阻挡层材料具有高选择性，以及第二蚀刻剂对于第二硬掩模层的第二硬掩模材料具有低选择性。
Description
技术领域
本发明大体上涉及基片制造技术，更具体地，涉及在等离子体处理系统中优化基片蚀刻的方法。
背景技术
在例如半导体基片或玻璃面板等用于平板显示器制造的基片处理中，经常使用等离子体。例如，作为基片处理的一部分，将基片分成多个模片(die，小片)或矩形区域，每个模片或矩形区域都将成为集成电路。接着，通过一系列步骤处理基片，其中有选择地去除(蚀刻工艺)并沉积(沉积工艺)材料，以在其上形成电元件。
在典型的等离子体处理中，在蚀刻前，用硬化感光乳剂薄膜(即，例如光刻胶掩模)涂覆基片。接着，选择性地去除硬化感光乳剂的区域，以使下层的元件暴露。接着，将基片放在被称为卡盘或基座的基片支撑结构上的等离子体处理室中，该基片支撑结构包括单极或双极电极。接着，使适当的蚀刻剂源(etchant source)流入室中，并且进行轰击以形成等离子体来蚀刻基片的暴露区域。
现参照图1，图中示出了等离子体处理系统元件的简化图。通常，一组适当的气体从气体分配系统122通过入口108流进室102。接着可将这些等离子体处理气体相继地电离，以形成等离子体110，以便处理(即，蚀刻或者沉积)基片114(例如，用边缘环(edge ring)115定位在静电卡盘上的半导体基片或者玻璃平板等)的暴露区域。此外，衬里(liner)117在等离子体和等离子体处理室之间提供阻热层，也有助于在基片114上优化等离子体110。
气体分配系统122通常由包括等离子体处理气体(例如，C4F8，C4F6，CHF3，CH2F3，CF4，HBr，CH3F，C2F4，N2，O2，Ar，Xe，He，H2，NH3，SF6，BCl3，Cl2，WF6等)的压缩气体汽缸124a-f组成。用于提供局部排气通风的外壳128可以进一步保护汽缸124a-f。质量流控制器126a-f通常是在半导体工业中用以测量和调节等离子体处理系统的气体质量流的独立装置(包括传感器、控制阀、以及控制与信号处理电子器件)。喷射器109将作为浮质的等离子体处理气体124注入室102。
感应线圈131通过电介质窗口104与等离子体分开，并且通常在等离子体处理气体中感应出随时间变化的电流，以产生等离子体110。该窗口既保护感应线圈免受等离子体110的影响，又可以使产生的RF场透入等离子体处理室。此外，匹配网络132在导线130a-b处与感应线圈131连接，该网络匹配可能还与RF发生器138连接。匹配网络132试图将通常运行于13.56MHz及50ohms的RF发生器138的阻抗与等离子体110的阻抗相匹配。
通常，一些类型的冷却系统连接至卡盘，以实现等离子体被点火时的热平衡。该冷却系统本身通常由通过卡盘中的空腔抽吸冷却剂的冷却器、以及在卡盘和基片之间被抽吸的氦气组成。除了除去生成的热量之外，氦气还可以使冷却系统快速地控制散热。即，连续增加的氦气压力随后也增加了传热速率。大部分等离子体处理系统还由包括运行软件程序的复杂计算机控制。在典型的运行环境中，通常为特定的等离子体处理系统和特殊的配方配置生产处理参数(例如，电压、气体混合量、压力等)。
在称为双镶嵌的普通基片制造方法中，介电层通过填充过孔的导电插塞(plug)电连接。通常，开口形成在介电层中，一般衬有TaN或者TiN阻挡层，然后用使两组导电图样之间的电接触的导电材料(例如，铝(Al)、铜(Cu)等)填充。这样，建立了基片上的两个有源区(例如，源区/漏区)之间的电接触。通常通过化学机械抛光(CMP)去除介电层的表面上的多余的导电材料。接着，沉积一层氮化硅，以覆盖铜。
通常存在三种制造双镶嵌基片的方法：先过孔(Via-First)、先沟槽(Trench-First)和自对准(self-align)。在先过孔方法的一个实例中，首先用光刻胶涂覆基片，然后光刻图样化过孔。接着，各向异性蚀刻刻穿表面覆盖(cap)材料，并且向下蚀刻穿过基片的低k层，并且停止于氮化硅阻挡层(barrier)上，刚好在下层金属层的上面。接着，剥去过孔光刻胶层，以及涂覆并光刻图样化沟槽光刻胶。通常，一些光刻胶留在过孔底部，或者过孔可以被有机ARC插塞覆盖，以防止下部过孔在沟槽蚀刻处理中过蚀刻。接着，第二各向异性蚀刻刻穿表面覆盖材料，并将低k材料向下蚀刻至期望的深度。这种蚀刻形成沟槽。然后，剥去光刻胶，并且利用非常软的低能蚀刻使位于过孔底部的氮化硅阻挡层形成开口(open)，这种蚀刻不会使下层的铜溅射进过孔。如上所述，沟槽和过孔被导电材料(例如，铝(Al)、铜(Cu)等)填充，并且通过化学机械抛光(CMP)进行抛光。尽管因为存在未对准的大窗口，先过孔方法已经被广泛用于小尺寸装置，但是它也易遭光刻胶毁坏，以及在过孔上形成冠状的栅栏(fence)。
可选的方法是先沟槽。在双硬掩模方法的一个实例中，用光刻胶涂覆基片，并涂敷沟槽光刻图样。接着，各向异性干蚀刻刻穿表面硬掩模(通常还是SiN、TiN或TaN)，随后除去光刻胶。将另一种光刻胶涂敷到沟槽硬掩模，接着通过光刻图样化过孔。然后，第二各向异性蚀刻刻穿覆盖层(cap layer)，部分向下蚀刻到低k材料。该蚀刻形成了部分过孔。然后，利用硬掩模剥去过孔上面的用于沟槽蚀刻的光刻胶。然后，沟槽蚀刻刻穿覆盖层，并将低k材料部分向下蚀刻至期望的深度。这种蚀刻也清洁了过孔，同时停止在位于过孔底部的最终阻挡层上。接着使用特定蚀刻使底部阻挡层形成开口。然而，为了正确地蚀刻过孔，先沟槽方法也要求近乎于完美的沟槽-过孔的对准。
还有另一种称作自对准的方法。这种方法合并了氧化蚀刻步骤，但要求具有插入的氮化物掩模和蚀刻步骤的两个独立的ILD(层间介电层interlevel dielectric)沉积。下部的(过孔)电介质随着氮化物蚀刻停止而沉积于顶部和底部上。将顶部的氮化物遮蔽并蚀刻以形成过孔硬掩模。这就需要特殊的氮化物蚀刻处理。然后沉积顶部(衬里)的电介质。最终，沟槽掩模与在氮化物中已经被蚀刻的过孔开口对准，并且通过一个蚀刻步骤，在氧化物层中蚀刻沟槽和过孔。然而，自对准方法经常要求较高的氮化物-氧化物蚀刻选择性，并且与先沟槽方法一样，为了正确地蚀刻过孔要求近乎于完美的沟槽-过孔的对准。
为便于讨论，图2A示出光刻步骤之前的层堆叠的理想化的截面图，该层堆叠表示示例性的半导体IC的各层。在以下讨论中，这里讨论各层之间的空间关系所使用的例如“上面”和“下面”等术语可能是，但不总是表示所涉及的各个层之间的直接接触。应当注意的是，在所示层之上、之下、或之间也可存在其它层。此外，不是所有示出的层都必须存在，一些层或所有的层可用其它不同的层来代替。
在层堆叠的底部，示出了包括半导体(例如SiO2)的层208。在层208之上设置有阻挡层204，其通常包括氮化物或碳化物(例如，SiN，SiC等)。双镶嵌基片还包括一组包括M1 209a-b的金属层，该金属层通常包括铝或铜。在阻挡层204之上设置包括低k材料(例如，SiOC等)的中间介电(IMD)层206。在IMD层206上可设置通常包括SiO2的覆盖层203。在覆盖层203之上可设置通常包括TiN、SiN、或TaN的沟槽掩模层202。
图2B示出在进一步添加光刻胶层220和BARC层222之后，图2A的层堆叠的有些理想化的截面图。
图2C示出在通过光刻已经处理了光刻胶层220和BARC层222之后，图2B的层堆叠的有些理想化的截面图。在该实例中，通过一组沟槽214a-b产生光刻胶掩模图样。
图2D示出在等离子体系统中已经处理了沟槽掩模层202，将沟槽214a-b进一步延伸到覆盖层203之后，图2C的层堆叠的截面图。
图2E示出去除光刻胶层220和BARC层222后，图2D的层堆叠的截面图。
图2F示出为了产生第二金属层以及将其连接至第一金属层209a-b的所用过孔而设置的第二光刻胶层216和BARC层218后，图2E的层堆叠的截面图。
图2G示出使光刻胶层形成开口并执行蚀刻以部分蚀刻到IMD层206中以便产生过孔后，图2F的层堆叠的截面图。
图2H示出在剥去光刻胶层216和BARC层218并执行额外的蚀刻处理以将沟槽延伸至期望深度并蚀穿终止在阻挡层204上的过孔后，图2G的层堆叠的截面图。
在图2I中，使用例如CH2F2、CH3F等蚀穿阻挡层204。在图2J中，执行化学机械抛光处理以向下抛光层堆叠直至覆盖层203，并且已经沉积导电材料(例如，铝(Al)、铜(Cu)等)以接触已经存在的M1金属材料。
然而，使用目前的等离子体处理技术可能难以满足基片上的高电路密度(其中亚微米过孔触点和沟槽具有高纵横比)逐步增加的要求。新型低k膜和复合膜堆叠的使用对于电介质蚀刻处理及设备提出了一系列新的挑战。
例如，在这些和其它基片制造方法中，去除光刻胶和BARC(底部抗反光涂层)的处理经常会损坏基片中的低k材料。通常，低k材料包括高密度的碳和氢，这样有助于提高对于电流的机械强度并最小化导线(conductor lines)间的串扰(cross talk)。然而，传统光刻胶剥离处理中使用的氧可能会与光刻胶中的碳发生反应而生成易挥发的CO2气体，进而相当大程度地减少暴露区域中的碳浓度。因为降低碳的浓度可能相当大程度地增加相应的k值，那么光刻胶去除可能不利地增加了RC时间延迟。
此外，暴露于氧气可能会加重过孔边角侵蚀和栅栏(fencing)，也会引起沟槽和过孔尺寸的改变。随着基片生产追求具有非常低的k值(＜2)并因此而具有非常高的碳密度的下一代电介质，这就可能变成更严重的问题。这些材料，除了在CMP(化学机械抛光)处理期间可能出现相当大程度的机械粘合之外，也可能在含有相当大氧气量的处理(例如光刻胶剥离)过程中易受点蚀和严重的尺寸变化的影响。现参照图3A，示出图2中所示的层堆叠的截面图，其中已经出现了栅栏302。现参照图3B，图2中所示的层堆叠的截面图，其中已经出现边角侵蚀304。
由上所述，期望提出一种在等离子体处理系统中优化基片蚀刻的改进方法。
发明内容
在一个实施例中，本发明涉及一种在等离子体处理系统中蚀刻基片的方法。该基片具有半导体层、置于半导体层上的第一阻挡层、置于第一阻挡层上的低k层、置于低k层上的第三硬掩模层；置于第三硬掩模层上的第二硬掩模层、以及置于第二硬掩模层上的第一硬掩模层。该方法包括使用第一蚀刻剂和第二蚀刻剂选择性地蚀刻基片，其中第一蚀刻剂对于第一硬掩模层的第一硬掩模材料、第三硬掩模层的第三硬掩模材料、以及第一阻挡层的第一阻挡层材料具有低选择性，而对于第二硬掩模层的第二硬掩模材料具有高选择性，以及其中第二蚀刻剂对于第一硬掩模层的第一硬掩模材料、第三硬掩模层的第三硬掩模材料、以及第一阻挡层的第一阻挡层材料具有高选择性，并且第二蚀刻剂对于第二硬掩模层的第二硬掩模材料具有低选择性。
下面将结合附图，通过本发明的具体实施方式更详细地描述本发明的这些和其它特性。
附图说明
以实例的方式示出本发明，但并不用于限制本发明，在附图中，相同的附图标号表示相同的元件，其中：
图1示出等离子体处理系统部件的简化图；
图2A示出层堆叠的理想化的截面图，表示在光刻步骤之前的示例性半导体IC的各层；
图2B示出在添加第一光刻胶层和第一BARC层之后，图2A的层堆叠的有些理想化的截面图；
图2C示出在通过光刻处理了第一光刻胶层和第一BARC层之后，图2B的层堆叠的有些理想化的截面图；
图2D示出在处理沟槽掩模层之后，图2C的层堆叠的截面图；
图2E示出在去除第一光刻胶层和第一BARC层之后，图2D的层堆叠的截面图；
图2F示出在设置第二光刻胶层和第二BARC之后，图2E的层堆叠的截面图；
图2G示出在使第二光刻胶层形成开口并对IMD层执行部分蚀刻以产生过孔之后，图2F的层堆叠的截面图；
图2H示出在剥离第二光刻胶层和第二BARC层之后，图2G的层堆叠的截面图；
图2I示出图2H的层堆叠的截面图，其中阻挡层被蚀刻；
图2J示出图2H的层堆叠的截面图，其中已经执行化学机械抛光处理以向下抛光层堆叠直至覆盖层；
图3A示出层堆叠的截面图，其中已经出现栅栏；
图3B示出层堆叠的截面图，其中已经出现边角侵蚀；
图4A示出根据本发明的一个实施例的层堆叠，其中一组包括两种不同阻挡层材料的三个硬掩模沉积在覆盖层上并被图样化；
图4B示出根据本发明的一个实施例的图4A的层堆叠，其中使用适当的蚀刻剂蚀刻过孔；
图4C示出根据本发明的一个实施例的图4B的层堆叠，其中使用适当的蚀刻剂去除掩模1；
图4D示出根据本发明的一个实施例的图4C的层堆叠，其中使用适当的蚀刻剂去除掩模2；
图4E示出根据本发明的一个实施例的图4D的层堆叠，其中已经使用适当的蚀刻剂蚀刻阻挡层；
图4F示出根据本发明的一个实施例的图4E的层堆叠，其中使用适当的处理已经将阻挡物添加到沟槽或过孔；
图4G示出根据本发明的一个实施例的图4E的层堆叠，其中使用适当的处理已经将沟槽或过孔填充，并且已经将顶部层堆叠抛光；
图5A示出根据本发明的一个实施例的简化过程，其中使用一组硬掩模蚀刻基片；以及
图5B示出根据本发明的一个实施例的简化过程，其中使用一组硬掩模蚀刻具有第二阻挡层的基片。
具体实施方式
现在，将参考如附图中所示的本发明的几个优选实施例详细描述本发明。在以下的描述中，为了提供对本发明的透彻理解，将阐述多个具体细节。然而，对本领域的技术人员来说是显而易见的，没有这些具体细节的一些或全部也可实施本发明。在其它情况下，为了避免对本发明造成不必要的混淆，没有详细描述众所周知的处理步骤和/或结构。
如前所述，去除光刻胶和BARC(底部抗反光涂层)经常会损坏基片中的低k材料。例如，通常，双镶嵌基片制造方法要求将光刻胶涂敷于硬掩模上，以通过光刻来图样化下层基片，并且也将低k材料暴露于氧气中。
虽然不希望被理论束缚，但在此发明人相信将一组硬掩模放在低k材料上将会在没有将低k材料暴露于传统光刻胶剥离处理中所使用的氧气的情况下，使过孔或者沟槽被蚀刻。此外，检验该组硬掩模也可以进一步最小化先沟槽和双硬掩模双镶嵌方法中存在的未对准问题。
在一个实施例中，掩模主要由金属材料构成。在另一实施例中，使用一组三个掩模和覆盖层(或共四个掩模)。在另一实施例中，该组掩模由不同的交替掩模材料构成。在另一实施例中，该组多个掩模可以被用于基片制造的双镶嵌方法。
在以下的论述中，在此论述各层之间的空间关系所使用的例如“上面”和“下面”等术语可以是，但不总是表示所涉及的各层之间的直接接触。应当注意的是，在各层之上、之下、或之间也可存在其它层。此外，不是所有示出的层都必须存在，一些层或所有的层可用其它不同的层来代替。
在本发明中，以非显而易见的方式，基片设置有在一组硬掩模和低k电介质材料之间沉积的掩模层或者覆盖层(例如TEOS等)。覆盖层和该组硬掩模还包括一组不同的交替的阻挡层材料，其中可以选择一组蚀刻剂，从而每种单独的蚀刻剂均可以对于特殊类型的阻挡层材料具有低选择性，而对于余下的材料具有高选择性。
例如，蚀刻剂(例如C4F6和C4F8)对于TEOS具有低选择性(因此易于蚀刻)，而对于SiN或者SiC具有高选择性(因此不易于蚀刻)。同样地，诸如CF4、CHF3、CH3F和CH2F2的蚀刻剂对于SiN或者SiC具有低选择性，而对于TEOS具有高选择性。然后，使用传统的光刻方法图样化该组硬掩模，以产生用于过孔或者沟槽的孔。然后，可使用一组适当的蚀刻剂(例如如前所述，基于氟的化学组成)，实现电介质的各向异性蚀刻轮廓。
为了便于论述，图4A-F示出了根据本发明的一个实施例的层堆叠的理想化的截面图，用于表示示例性半导体IC的各层，其中采用如双镶嵌制造方法中所使用的一组硬掩模来产生用于过孔或者沟槽的孔。
图4A示出根据本发明的一个实施例的层堆叠，其中一组包括两种不同的阻挡层材料的三个硬掩模已经沉积在覆盖层上并被图样化。在层堆叠的底部，示出了包括SiO2的层408。在层408上设置置有通常包括氮化物或者碳化物(例如SiN、SiC等)且厚度大约为700
的阻挡层404a。双镶嵌基片还包括一组包括M1409a-b的金属层，该金属层通常包括铝或者铜。在阻挡层404a的上设置有包括低k材料(例如SiOC等)且厚度大约为10000
的中间介电(IMD)层406。在IMD层406上可以设置有通常包括TEOS且厚度大约为500
的覆盖层403a。在覆盖层403的上，可以设置有已经使用适当的方法被图样化的一组硬掩模。掩模3404b包括SiC或者SiN，并且厚度大约为500
掩模2403b包括TEOS，并且厚度大约为2000
掩模1404c包括SiC或者SiN，并且厚度大约为500
图4B示出图4A的层堆叠，其中使用合适的蚀刻剂(例如C4F6和C4F8)蚀刻过孔410，该蚀刻剂对于包括掩模2403b和覆盖层403a的TEOS材料具有低选择性，而对于包括掩模1404c和掩模3404b的SiN或者SiC具有高选择性。过孔410的最初轮廓可能因此由掩模3404b的图样来限定。
图4C示出图4B的层堆叠，其中使用适当的蚀刻剂(例如CF4和CHF3)去除包括SiN或者SiC的掩模1404c，该蚀刻剂对于SiN或者SiC具有低选择性，而对于TEOS具有高选择性。此外，去除处理也将沟槽的图样传递到掩模3404b上。因为低k材料406(10000
)的厚度远远地大于掩模1404c的厚度(500
)，所以由于蚀刻剂的离子轰击仅去除少量的低k材料。
图4D示出图4C的层堆叠，其中使用适当的蚀刻剂(例如C4F6和C4F8)去除包括TEOS的掩模2403b，该蚀刻剂对于包括掩模2403b和覆盖层403a的TEOS具有低选择性，而对于包括掩模3404b和阻挡层404a的SiN或者SiC具有高选择性。因为蚀刻剂的离子轰击，在低k材料406中也可以产生诸如沟槽410和过孔411的终止于阻挡层404a的完整双镶嵌结构。
图4E示出图4D的层堆叠，其中使用适当的蚀刻剂(例如CF4和CHF3)蚀刻阻挡层404a，该蚀刻剂对于SiN或者SiC具有低选择性，而对于TEOS具有高选择性。此外，已经去除了包括SiN或者SiC的大部分掩模3。
图4F示出图4E的层堆叠，其中使用适当的处理(例如等离子体汽相沉积)将TaN或者TiN阻挡层414增添到沟槽或者过孔。
图4G示出图4E的层堆叠，其中沟槽或者过孔已经填充有铜，或其它适当的导体材料，并且使用适当的处理(例如化学机械抛光)对顶层堆叠进行抛光。
参照图5A，描述根据本发明的一个实施例的等离子体处理系统中的简化处理，其中使用一组硬掩模蚀刻基片。首先，在步骤502中，将基片引入等离子体处理系统中，该基片具有半导体层、置于半导体层上的第一阻挡层、置于第一阻挡层上的低k层、置于低k层上的第三硬掩模层、置于第三硬掩模层上的第二硬掩模层、以及置于第二硬掩模层上的第一硬掩模层。然后在步骤504中，使用第一蚀刻剂和第二蚀刻剂选择性地蚀刻基片，其中第一蚀刻剂对于第一硬掩模层的第一硬掩模材料、第三硬掩模层的第三硬掩模材料、以及第一阻挡层的第一阻挡层材料具有低选择性，而对于第二硬掩模层的第二硬掩模材料具有高选择性，并且第二蚀刻剂对于第一硬掩模层的第一硬掩模材料、第三硬掩模层的第三硬掩模材料、以及第一阻挡层的第一阻挡层材料具有高选择性，以及第二蚀刻剂对于第二硬掩模层的第二硬掩模材料具有低选择性。
下面，参照图5B，描述根据本发明的一个实施例的等离子体处理系统中的简化处理，其中使用一组硬掩模蚀刻基片。首先，在步骤506中，将基片引入等离子体处理系统中，该基片具有半导体层、置于半导体层上的第一阻挡层、置于第一阻挡层上的低k层、置于低k层上的第二阻挡层、置于第二阻挡层上的第三硬掩模层、置于第三硬掩模层上的第二硬掩模层，以及置于第二硬掩模层上的第一硬掩模层。然后，在步骤508中，使用第一蚀刻剂和第二蚀刻剂选择性地蚀刻基片，其中第一蚀刻剂对于第一硬掩模层的第一硬掩模材料、第三硬掩模层的第三硬掩模材料、以及第一阻挡层的第一阻挡层材料具有低选择性，而对于第二硬掩模层的第二硬掩模材料具有高选择性，并且第二蚀刻剂对于第一硬掩模层的第一硬掩模材料、第三硬掩模层的第三硬掩模材料、以及第一阻挡层的第一阻挡层材料具有高选择性，以及第二蚀刻剂对于第二硬掩模层的第二硬掩模材料和第二阻挡层具有低选择性。
尽管根据几个优选实施例描述了本发明，但是存在落入本发明的范围内的各种变化、改变、和等同替换。例如，尽管已经结合LamResearch等离子体处理系统(例如，ExelanTM、ExelanTM HP、ExelanTMHPT、2300TM、VersysTMStar等)描述了本发明，但是也可使用其它等离子体处理系统。本发明还可以用于各种直径(例如，200mm、300mm等)的基片。同样，也可以使用包括除氧气以外的气体的光刻胶等离子蚀刻剂。应该注意的是，存在多种可选方式来实施本发明的方法。
本发明的优势包括在等离子体处理系统中优化基片蚀刻。其它的优势可包括最小化由于暴露到基于氧气的蚀刻剂(oxygen-basedetchants)而产生的光刻胶损坏，最小化基片上的RC延迟、消除双镶嵌制造处理期间的插塞步骤，最小化蚀刻处理期间的沟槽和过孔的刻面及栅栏，以及最小化蚀刻处理期间的沟槽和过孔的未对准。
尽管已经公开了示例性实施例和最佳实施方式，但可对所公开的实施例做出的更改和改变仍然保持在由所附权利要求限定的本发明的主题和精神的范围内。
Claims (11)
1.一种在等离子体处理系统中蚀刻基片的方法，所述基片具有半导体层、置于所述半导体层上的第一阻挡层、置于所述第一阻挡层上的低k层、置于所述低k层上的第三硬掩模层、置于所述第三硬掩模层上的第二硬掩模层、以及置于所述第二硬掩模层上的第一硬掩模层，包括：
使用第一蚀刻剂和第二蚀刻剂选择性地蚀刻所述基片，其中所述第一蚀刻剂对于所述第一硬掩模层的第一硬掩模材料、所述第三硬掩模层的第三硬掩模材料、以及所述第一阻挡层的第一阻挡层材料具有低选择性，而对于所述第二硬掩模层的第二硬掩模材料具有高选择性；
其中所述第二蚀刻剂对于所述第一硬掩模层的第一硬掩模材料、所述第三硬掩模层的所述第三硬掩模材料、以及所述第一阻挡层的所述第一阻挡层材料具有高选择性，以及所述第二蚀刻剂对于所述第二硬掩模层的所述第二硬掩模材料具有低选择性，以及
其中，所述选择性地蚀刻包括使用所述第二蚀刻剂部分地蚀穿所述低k层以及所述第一阻挡层；
其中，所述第一阻挡层是SiN或SiC，所述第一硬掩模层是SiN或SiC，所述第二硬掩模层是TEOS，所述第三硬掩模层是SiN或SiC，所述第一蚀刻剂是CF4或CHF3，所述第二蚀刻剂是C4F6或C4F8。
2.根据权利要求1所述的方法，其中所述选择性地蚀刻包括基本上去除所述第一硬掩模材料。
3.根据权利要求1所述的方法，还包括将由TEOS构成的第二阻挡层置于所述第三硬掩模层与所述低k层之间，而所述第二蚀刻剂对于所述TEOS具有低选择性，以及所述第一蚀刻剂对于所述TEOS具有高选择性。
4.根据权利要求3所述的方法，其中所述选择性地蚀刻包括使用所述第二蚀刻剂部分地蚀穿所述第二阻挡层。
5.根据权利要求4所述的方法，其中所述第二蚀刻剂基本上同时蚀刻所述第二硬掩模层、所述低k层、以及所述第二阻挡层的至少一部分。
6.根据权利要求1所述的方法，其中，通过用于双镶嵌制造方法的光刻来图样化所述第一硬掩模材料、所述第二硬掩模材料、以及所述第三硬掩模材料。
7.一种在等离子体处理系统中蚀刻基片的方法，所述基片具有半导体层、置于所述半导体层上的第一阻挡层、置于所述第一阻挡层上的低k层、置于所述低k层上的第二阻挡层、置于所述第二阻挡层上的第三硬掩模层、置于所述第三硬掩模层上的第二硬掩模层、以及置于所述第二硬掩模层上的第一硬掩模层，包括：
使用第一蚀刻剂和第二蚀刻剂选择性地蚀刻所述基片，其中所述第一蚀刻剂对于所述第一硬掩模层的第一硬掩模材料、所述第三硬掩模层的第三硬掩模材料、以及所述第一阻挡层的第一阻挡层材料具有低选择性，而对于所述第二硬掩模层的第二硬掩模材料具有高选择性，
其中所述第二蚀刻剂对于所述第一硬掩模层的所述第一硬掩模材料、所述第三硬掩模层的所述第三硬掩模材料、以及
所述第一阻挡层的第一阻挡层材料具有高选择性，并且所述第二蚀刻剂对于所述第二硬掩模层的所述第二硬掩模材料和所述第二阻挡层具有低选择性，以及
其中，所述选择性地蚀刻包括使用所述第二蚀刻剂部分地蚀穿所述低k层以及所述第一阻挡层；
其中，所述第一阻挡层是SiN或SiC，所述第二阻挡层是TEOS；所述第一硬掩模材料是SiN或SiC，所述第二硬掩模层是TEOS，所述第三硬掩模层是SiN或SiC，所述第一蚀刻剂是CF4或CHF3，所述第二蚀刻剂是C4F6或C4F8。
8.根据权利要求7所述的方法，其中所述选择性地蚀刻包括基本上去除所述第一硬掩模材料。
9.根据权利要求7所述的方法，其中所述选择性地蚀刻包括使用所述第二蚀刻剂部分地蚀穿所述第二阻挡层。
10.根据权利要求7所述的方法，其中所述第二蚀刻剂基本上同时蚀刻所述第二硬掩模层、所述低k层、以及所述第二阻挡层的至少一部分。
11.根据权利要求7所述的方法，其中通过用于双镶嵌制造方法的光刻来图样化所述第一硬掩模材料、所述第二硬掩模材料、以及所述第三硬掩模材料。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/804,430 | 2004-03-19 | ||
| US10/804,430 US7078350B2 (en) | 2004-03-19 | 2004-03-19 | Methods for the optimization of substrate etching in a plasma processing system |
| PCT/US2005/007886 WO2005091974A2 (en) | 2004-03-19 | 2005-03-09 | Methods for the optimization of substrate etching in a plasma processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1997771A CN1997771A (zh) | 2007-07-11 |
| CN1997771B true CN1997771B (zh) | 2010-11-10 |
Family
ID=34985096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005800085422A Active CN1997771B (zh) | 2004-03-19 | 2005-03-09 | 等离子体处理系统中基片蚀刻的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7078350B2 (zh) |
| JP (1) | JP5134363B2 (zh) |
| KR (1) | KR101221158B1 (zh) |
| CN (1) | CN1997771B (zh) |
| TW (1) | TWI352388B (zh) |
| WO (1) | WO2005091974A2 (zh) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8083890B2 (en) * | 2005-09-27 | 2011-12-27 | Lam Research Corporation | Gas modulation to control edge exclusion in a bevel edge etching plasma chamber |
| US7909960B2 (en) * | 2005-09-27 | 2011-03-22 | Lam Research Corporation | Apparatus and methods to remove films on bevel edge and backside of wafer |
| US20070068623A1 (en) * | 2005-09-27 | 2007-03-29 | Yunsang Kim | Apparatus for the removal of a set of byproducts from a substrate edge and methods therefor |
| KR100698103B1 (ko) * | 2005-10-11 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 듀얼 다마센 형성방법 |
| US20070224827A1 (en) * | 2006-03-22 | 2007-09-27 | Ying Xiao | Methods for etching a bottom anti-reflective coating layer in dual damascene application |
| US7618889B2 (en) * | 2006-07-18 | 2009-11-17 | Applied Materials, Inc. | Dual damascene fabrication with low k materials |
| WO2008047715A1 (fr) * | 2006-10-12 | 2008-04-24 | Nissan Chemical Industries, Ltd. | procédé de fabrication d'un dispositif semi-conducteur à l'aide d'un stratifié à quatre couches |
| US8084357B2 (en) | 2007-04-11 | 2011-12-27 | United Microelectronics Corp. | Method for manufacturing a dual damascene opening comprising a trench opening and a via opening |
| US20090283310A1 (en) * | 2007-04-11 | 2009-11-19 | Wei-Chih Chen | Multi cap layer and manufacturing method thereof |
| US20100260992A1 (en) * | 2007-04-11 | 2010-10-14 | Wei-Chih Chen | Multi cap layer |
| US8017517B2 (en) * | 2007-06-07 | 2011-09-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual damascene process |
| US7998873B2 (en) | 2007-06-15 | 2011-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating low-k dielectric and Cu interconnect |
| US20090314743A1 (en) * | 2008-06-20 | 2009-12-24 | Hong Ma | Method of etching a dielectric layer |
| JP5391594B2 (ja) * | 2008-07-02 | 2014-01-15 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US20100022091A1 (en) * | 2008-07-25 | 2010-01-28 | Li Siyi | Method for plasma etching porous low-k dielectric layers |
| US7894927B2 (en) * | 2008-08-06 | 2011-02-22 | Tokyo Electron Limited | Using Multi-Layer/Multi-Input/Multi-Output (MLMIMO) models for metal-gate structures |
| DE102010038736A1 (de) * | 2010-07-30 | 2012-02-02 | Globalfoundries Dresden Module One Llc & Co. Kg | Verfahren zum Steuern der kritischen Abmessungen von Gräben in einem Metallisierungssystem eines Halbleiterbauelements während des Ätzens einer Ätzstoppschicht |
| CN102446814A (zh) * | 2010-10-14 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
| US8796150B2 (en) | 2011-01-24 | 2014-08-05 | International Business Machines Corporation | Bilayer trench first hardmask structure and process for reduced defectivity |
| US8859418B2 (en) * | 2012-01-11 | 2014-10-14 | Globalfoundries Inc. | Methods of forming conductive structures using a dual metal hard mask technique |
| US8551877B2 (en) * | 2012-03-07 | 2013-10-08 | Tokyo Electron Limited | Sidewall and chamfer protection during hard mask removal for interconnect patterning |
| DE102012103777A1 (de) * | 2012-05-22 | 2013-11-28 | Reinhausen Plasma Gmbh | Verfahren und vorrichtung zur beständigkeitsprüfung eines werkstoffs |
| CN103021934B (zh) * | 2012-12-20 | 2015-10-21 | 中微半导体设备(上海)有限公司 | 一种通孔或接触孔的形成方法 |
| US8668835B1 (en) | 2013-01-23 | 2014-03-11 | Lam Research Corporation | Method of etching self-aligned vias and trenches in a multi-layer film stack |
| US8906810B2 (en) | 2013-05-07 | 2014-12-09 | Lam Research Corporation | Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization |
| US8809185B1 (en) * | 2013-07-29 | 2014-08-19 | Tokyo Electron Limited | Dry etching method for metallization pattern profiling |
| US9355893B1 (en) * | 2015-01-20 | 2016-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for preventing extreme low-K (ELK) dielectric layer from being damaged during plasma process |
| US10332790B2 (en) | 2015-06-15 | 2019-06-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device structure with interconnect structure |
| US10985055B2 (en) * | 2015-12-30 | 2021-04-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with anti-adhesion layer |
| CN109804463B (zh) * | 2019-01-02 | 2021-04-16 | 长江存储科技有限责任公司 | 用于形成双镶嵌互连结构的方法 |
| JP2022536631A (ja) * | 2019-06-04 | 2022-08-18 | ラム リサーチ コーポレーション | パターニングにおける反応性イオンエッチングのための重合保護層 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583047B2 (en) * | 2000-12-26 | 2003-06-24 | Honeywell International, Inc. | Method for eliminating reaction between photoresist and OSG |
| US20030190807A1 (en) * | 2002-04-08 | 2003-10-09 | Nec Electronics Corporation | Method for manufacturing semiconductor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1000246A (en) * | 1910-05-24 | 1911-08-08 | Emil Erikson | Railroad-spike. |
| US3190807A (en) * | 1960-09-07 | 1965-06-22 | Combustion Eng | Pressure tube reactor |
| US6211092B1 (en) * | 1998-07-09 | 2001-04-03 | Applied Materials, Inc. | Counterbore dielectric plasma etch process particularly useful for dual damascene |
| US6410437B1 (en) | 2000-06-30 | 2002-06-25 | Lam Research Corporation | Method for etching dual damascene structures in organosilicate glass |
| US6518174B2 (en) * | 2000-12-22 | 2003-02-11 | Lam Research Corporation | Combined resist strip and barrier etch process for dual damascene structures |
| US6603204B2 (en) * | 2001-02-28 | 2003-08-05 | International Business Machines Corporation | Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics |
| JP3780189B2 (ja) * | 2001-09-25 | 2006-05-31 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| CN100375265C (zh) * | 2002-04-02 | 2008-03-12 | 陶氏环球技术公司 | 用于图形化双波纹互连的三层掩膜结构 |
| JP3757213B2 (ja) | 2003-03-18 | 2006-03-22 | 富士通株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-03-19 US US10/804,430 patent/US7078350B2/en active Active
-
2005
- 2005-03-09 JP JP2007503965A patent/JP5134363B2/ja not_active Expired - Fee Related
- 2005-03-09 WO PCT/US2005/007886 patent/WO2005091974A2/en active Application Filing
- 2005-03-09 CN CN2005800085422A patent/CN1997771B/zh active Active
- 2005-03-09 KR KR1020067019324A patent/KR101221158B1/ko not_active IP Right Cessation
- 2005-03-10 TW TW094107343A patent/TWI352388B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583047B2 (en) * | 2000-12-26 | 2003-06-24 | Honeywell International, Inc. | Method for eliminating reaction between photoresist and OSG |
| US20030190807A1 (en) * | 2002-04-08 | 2003-10-09 | Nec Electronics Corporation | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005091974A3 (en) | 2006-09-21 |
| JP5134363B2 (ja) | 2013-01-30 |
| KR20060127209A (ko) | 2006-12-11 |
| KR101221158B1 (ko) | 2013-01-18 |
| TWI352388B (en) | 2011-11-11 |
| TW200601452A (en) | 2006-01-01 |
| WO2005091974A2 (en) | 2005-10-06 |
| CN1997771A (zh) | 2007-07-11 |
| JP2007529905A (ja) | 2007-10-25 |
| US20050205519A1 (en) | 2005-09-22 |
| US7078350B2 (en) | 2006-07-18 |
| WO2005091974A9 (en) | 2005-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1997771B (zh) | 等离子体处理系统中基片蚀刻的方法 | |
| US7326650B2 (en) | Method of etching dual damascene structure | |
| CN104143521B (zh) | 原位金属硬掩模形状控制的脉冲电介质蚀刻工艺 | |
| US6380096B2 (en) | In-situ integrated oxide etch process particularly useful for copper dual damascene | |
| US7115517B2 (en) | Method of fabricating a dual damascene interconnect structure | |
| JP4901004B2 (ja) | 基板表面上の酸化銅を除去する方法 | |
| US6194128B1 (en) | Method of dual damascene etching | |
| US6500357B1 (en) | System level in-situ integrated dielectric etch process particularly useful for copper dual damascene | |
| US6235633B1 (en) | Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process | |
| US20070026665A1 (en) | Method of fabricating a dual damascene interconnect structure | |
| TW552642B (en) | Integrated system for oxide etching and metal liner deposition | |
| JP4477750B2 (ja) | エッチング方法 | |
| US7129171B2 (en) | Selective oxygen-free etching process for barrier materials | |
| KR20140095031A (ko) | 다중-층 필름 스택에서 자기-정렬 비아 및 트렌치를 에칭하는 방법 | |
| CN101231968B (zh) | 镶嵌内连线结构与双镶嵌工艺 | |
| US7479458B1 (en) | Methods and apparatus for the optimization of highly selective process gases | |
| US20130074769A1 (en) | Apparatus for the deposition of a conformal film on a substrate and methods therefor | |
| US7538025B2 (en) | Dual damascene process flow for porous low-k materials | |
| US7015149B2 (en) | Simplified dual damascene process | |
| CN100423222C (zh) | 用于检查等离子体处理系统中接触孔的方法和装置 | |
| US6949469B1 (en) | Methods and apparatus for the optimization of photo resist etching in a plasma processing system | |
| JP2003258093A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |