JPH02251139A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02251139A JPH02251139A JP7270289A JP7270289A JPH02251139A JP H02251139 A JPH02251139 A JP H02251139A JP 7270289 A JP7270289 A JP 7270289A JP 7270289 A JP7270289 A JP 7270289A JP H02251139 A JPH02251139 A JP H02251139A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- depositing
- polycrystalline
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title description 4
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000011810 insulating material Substances 0.000 claims abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 15
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 17
- 230000008569 process Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 230000008646 thermal stress Effects 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 43
- 239000000463 material Substances 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 230000001603 reducing effect Effects 0.000 description 6
- 238000006722 reduction reaction Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
本発明は半導体集積回路（Ｔ Ｃ）の内部配線等に利用
されるタングステン（Ｗ）膜の形成に関し、化学的にバ
リヤとして機能し、機構的に接着材料として機能する窒
化チタン（Ｔ ｉ Ｎ）膜上に、化学気相成長法により
Ｗを堆積することを可能ならしめることを目的とし、 一部分が酸化珪素系の絶縁材料で覆われたＳｉ基板表面
にＴｉＮ膜を被着する工程、 該ＴｉＮ膜上に、多結晶或いば非晶質の５ｉｌ１９を堆
積する工程、及び ６弗化タングステン（ＷＦ６）を水素（Ｈ２）で還元す
る化学気相成長法（ＣＶ Ｄ）によって、前記Ｓｉ膜上
にＷ層を堆積する工程を包含して構成する。
されるタングステン（Ｗ）膜の形成に関し、化学的にバ
リヤとして機能し、機構的に接着材料として機能する窒
化チタン（Ｔ ｉ Ｎ）膜上に、化学気相成長法により
Ｗを堆積することを可能ならしめることを目的とし、 一部分が酸化珪素系の絶縁材料で覆われたＳｉ基板表面
にＴｉＮ膜を被着する工程、 該ＴｉＮ膜上に、多結晶或いば非晶質の５ｉｌ１９を堆
積する工程、及び ６弗化タングステン（ＷＦ６）を水素（Ｈ２）で還元す
る化学気相成長法（ＣＶ Ｄ）によって、前記Ｓｉ膜上
にＷ層を堆積する工程を包含して構成する。
本発明はＩＣの内部配線の形成に利用されるＷ膜のＣＶ
Ｄ形成に関わり、特にＷＦ６のＨ２還元によってＷ膜を
非Ｓｉ面上に形成する処理法に関わるものである。
Ｄ形成に関わり、特にＷＦ６のＨ２還元によってＷ膜を
非Ｓｉ面上に形成する処理法に関わるものである。
Ｉｃの内部配線はＡ２或いは、１１合金皮膜を被着して
パクーニングすることにより形成されるのが通常である
。ＩＣがＳｉ基板に形成される場合、Ｓｉの素子領域に
Ａ２のコンタクトを設けると、ＳｌとＡ！が反応したり
、Ｓｉのマイグレーションが生じる不都合があるので、
Ａ、ｊ２／Ｓｉ間にバリヤ膜を挟んでそれを防止してい
る。
パクーニングすることにより形成されるのが通常である
。ＩＣがＳｉ基板に形成される場合、Ｓｉの素子領域に
Ａ２のコンタクトを設けると、ＳｌとＡ！が反応したり
、Ｓｉのマイグレーションが生じる不都合があるので、
Ａ、ｊ２／Ｓｉ間にバリヤ膜を挟んでそれを防止してい
る。
このバリヤ膜は化学的に安定な導電体であることが必要
であるが、その他に、層間絶縁に用いられる５ｉｎ２や
ＰＳＧとの密着性が良く且つＡｌとの密着性も良いもの
であることが求められる。このような条件を満たすもの
にＴｉＮがあり、他の同種材料に比べて特性が優れてい
ることや処理工程上の利点から、広く用いられている。
であるが、その他に、層間絶縁に用いられる５ｉｎ２や
ＰＳＧとの密着性が良く且つＡｌとの密着性も良いもの
であることが求められる。このような条件を満たすもの
にＴｉＮがあり、他の同種材料に比べて特性が優れてい
ることや処理工程上の利点から、広く用いられている。
ＴｉＮバリヤ膜と組み合わせたＡｌ系配線材料の利用は
は＼確立された技術であると言えるが、ＩＣの高集積化
とパターンの微細化の進行に伴って、若干の問題が生じ
ている。
は＼確立された技術であると言えるが、ＩＣの高集積化
とパターンの微細化の進行に伴って、若干の問題が生じ
ている。
その一つは、スパッタリングや蒸着で形成されるＡｆｆ
ｉ膜の被覆性が良くない点に関わっている。
ｉ膜の被覆性が良くない点に関わっている。
基板の素子領域とのコンタクトや多層配線の層間接続は
、絶縁被覆層に開孔して配線材料膜を被着することによ
り、配線パターンと同時に形成するのが通常の工程であ
るが、パターンの微細化に伴って、接続孔の断面形状が
開口幅に比べ深さが大Ｓｉとの反応を抑止する意味での
バリヤ膜を介在させることは不要であるが、下地材料の
５ｉｎ２やＰＳＧとの密着性が十分でなく、両者を強固
に接着させる処理が必要である。この目的のために、確
立された技術であるＴｉＮ膜の接着層としての利用が可
能であれば好都合と言える。
、絶縁被覆層に開孔して配線材料膜を被着することによ
り、配線パターンと同時に形成するのが通常の工程であ
るが、パターンの微細化に伴って、接続孔の断面形状が
開口幅に比べ深さが大Ｓｉとの反応を抑止する意味での
バリヤ膜を介在させることは不要であるが、下地材料の
５ｉｎ２やＰＳＧとの密着性が十分でなく、両者を強固
に接着させる処理が必要である。この目的のために、確
立された技術であるＴｉＮ膜の接着層としての利用が可
能であれば好都合と言える。
〔従来の技術と発明が解決しようとする課題〕Ｗ（７）
ＣＶＤ堆積には、ＷＦ６を５ｉＨａで還元する方法とＷ
Ｆ６をＨ２で還元する方法とがある。両者を比較すると
、ＳｉＨ４は還元性が強く、ＷＦ６と直接反応するため
、その反応は供給律速であるのに対し、Ｈ２による還元
は、最初にＨ２が活性表面と作用して解離し、生じた発
生期の１１がＷＦ６と反応する過程を経て進行するので
、この反応は表面律速である。
ＣＶＤ堆積には、ＷＦ６を５ｉＨａで還元する方法とＷ
Ｆ６をＨ２で還元する方法とがある。両者を比較すると
、ＳｉＨ４は還元性が強く、ＷＦ６と直接反応するため
、その反応は供給律速であるのに対し、Ｈ２による還元
は、最初にＨ２が活性表面と作用して解離し、生じた発
生期の１１がＷＦ６と反応する過程を経て進行するので
、この反応は表面律速である。
ＳｉＨ４による還元は供給律速であるから、下地の材質
には無関係に反応が進行してＷが堆積するが、下地表面
の幾何学的形状によって多く堆積する部分と少ない部分
とが生しる。即ち、−１ｉｌＱ的なものとなったため、
そのような接続孔の壁面に十分な厚さのＡＩ！、膜を被
着させることが困難になっているのである。配線膜厚が
局部的に小であると、その部分に電界が集中し、断線が
生じることにもなる。
には無関係に反応が進行してＷが堆積するが、下地表面
の幾何学的形状によって多く堆積する部分と少ない部分
とが生しる。即ち、−１ｉｌＱ的なものとなったため、
そのような接続孔の壁面に十分な厚さのＡＩ！、膜を被
着させることが困難になっているのである。配線膜厚が
局部的に小であると、その部分に電界が集中し、断線が
生じることにもなる。
Ａｌ系の配線材料における他の問題は、機械的な強度が
十分でない点である。配線パターンの幅や接続孔の寸法
が微細化されると、配線膜厚も小にすることになり、配
線膜が接着している絶縁材料層との熱膨張係数の違いに
よる応力のため、破断し易い状況が生じているが、特に
Ａｊ２系の材料は結晶粒界で破断するので、引っ張り応
力に対して弱い。
十分でない点である。配線パターンの幅や接続孔の寸法
が微細化されると、配線膜厚も小にすることになり、配
線膜が接着している絶縁材料層との熱膨張係数の違いに
よる応力のため、破断し易い状況が生じているが、特に
Ａｊ２系の材料は結晶粒界で破断するので、引っ張り応
力に対して弱い。
このような問題があることから、Ａ２系に代わる配線材
料として、Ｗが用いられるようになっている。Ｗ膜は被
覆性の良いＣＶＤ法による堆積形成が可能であり、機械
的強度も大であることから、Ｗ膜をＩＣの内部配線Ｇこ
使用し得れば、上記の問題は解決されることになる。
料として、Ｗが用いられるようになっている。Ｗ膜は被
覆性の良いＣＶＤ法による堆積形成が可能であり、機械
的強度も大であることから、Ｗ膜をＩＣの内部配線Ｇこ
使用し得れば、上記の問題は解決されることになる。
ＷはＡｌに比べれば化学的な活性度が低いから、な評価
としてはＣＶＤ法の特徴である被覆性の良ざを備えてい
るものの、高密ＩＣの微細な接続孔に対しては十分な被
覆性を持つとは言い難い状況にある。
としてはＣＶＤ法の特徴である被覆性の良ざを備えてい
るものの、高密ＩＣの微細な接続孔に対しては十分な被
覆性を持つとは言い難い状況にある。
一方、Ｈ２による還元は表面律速であるから、下地の幾
何学的形状による膜厚の変動は少なく、該方法で形成し
たＷ膜は高密ＩＣの微細な接続孔に対しても十分な被覆
性を持つものとなる。しかしながら、該方法には活性表
面によってＨ２が解離する段階が含まれるため、下地面
がＴｉＮのような不活性材料の場合には、反応が殆ど進
行しないという根本的な問題が存在する。
何学的形状による膜厚の変動は少なく、該方法で形成し
たＷ膜は高密ＩＣの微細な接続孔に対しても十分な被覆
性を持つものとなる。しかしながら、該方法には活性表
面によってＨ２が解離する段階が含まれるため、下地面
がＴｉＮのような不活性材料の場合には、反応が殆ど進
行しないという根本的な問題が存在する。
本発明の目的は上記問題点を解消し、ＷＦ６をＨ２で還
元する処理法でＷ膜をＴｉＮ膜上に堆積形成する方法を
提供することであり、それによって断線のおそれの少な
いＩＣの内部配線を実現することである。
元する処理法でＷ膜をＴｉＮ膜上に堆積形成する方法を
提供することであり、それによって断線のおそれの少な
いＩＣの内部配線を実現することである。
〔課題を解決するための手段〕
上記目的を達成するため、本発明の半導体装置の製造方
法には 一部分が酸化珪素系の絶縁材料で覆われたＳｉ基板表面
にＴｉＮ膜を被着する工程、 該ＴｉＮ膜上に、多結晶或いば非晶質のＳ１膜を堆積す
る工程、及び ＷＦ、をＨ７で還元するＣＶＤ法によって、前記Ｓｉ膜
上にＷ層を堆積する工程が包含される。
法には 一部分が酸化珪素系の絶縁材料で覆われたＳｉ基板表面
にＴｉＮ膜を被着する工程、 該ＴｉＮ膜上に、多結晶或いば非晶質のＳ１膜を堆積す
る工程、及び ＷＦ、をＨ７で還元するＣＶＤ法によって、前記Ｓｉ膜
上にＷ層を堆積する工程が包含される。
［作 用〕
上記工程に従えば、Ｗを堆積せんとする表面は多結晶或
いは非晶質のＳｉ（以下、ポリＳ１と記す）によって覆
われているため、該表面に到達したＷＦ６がＳｉによっ
て還元される過程が生し、ポリＳｉ表面にＷが被着する
。ポリＳ１膜の全面がＷに覆われた後は、Ｈ２がＷ表面
と作用して解離し、それによって生じた発生期のＩ］が
ＷＦｂを還元する反応が進行する。
いは非晶質のＳｉ（以下、ポリＳ１と記す）によって覆
われているため、該表面に到達したＷＦ６がＳｉによっ
て還元される過程が生し、ポリＳｉ表面にＷが被着する
。ポリＳ１膜の全面がＷに覆われた後は、Ｈ２がＷ表面
と作用して解離し、それによって生じた発生期のＩ］が
ＷＦｂを還元する反応が進行する。
即ち、従来殆ど不可能とされていたＷＦ、のＨ２還元に
よるＴｉＮ膜上へのＷ堆積は、本発明の如く、ポリＳ１
の薄膜を介在させることによって可例えばＡ ｒ 十Ｎ
２雰囲気でＴｉをターゲットとする高周波スパッタリン
グであり、ＴｉＮの膜厚は５００人である。スパッタリ
ングは直流スパッタリングでもよく、いずれも減圧条件
下で行われるので、ＴｉＮ膜の被覆性は良好である。
よるＴｉＮ膜上へのＷ堆積は、本発明の如く、ポリＳ１
の薄膜を介在させることによって可例えばＡ ｒ 十Ｎ
２雰囲気でＴｉをターゲットとする高周波スパッタリン
グであり、ＴｉＮの膜厚は５００人である。スパッタリ
ングは直流スパッタリングでもよく、いずれも減圧条件
下で行われるので、ＴｉＮ膜の被覆性は良好である。
次いで（Ｃ）図の如く、ＴｉＮ膜４の上にポリＳｉ膜５
を全面被着する。該ポリＳｉ層の形成はＳｉＨ，の熱分
解によるものであり、処理温度６５０〜７５０°Ｃであ
るが、該処理も減圧条件下で実施すれば被覆性は良好と
なる。このポリＳｉ膜は、上に述べたように最初にＷを
還元するためのものであり、厚さが不均一であっても全
面を被覆していればよく、減圧ＣＶＤ法のように被覆性
の良い処理法による場合は、該Ｓ１膜の厚さは２００〜
６００人程度あれば十分である。
を全面被着する。該ポリＳｉ層の形成はＳｉＨ，の熱分
解によるものであり、処理温度６５０〜７５０°Ｃであ
るが、該処理も減圧条件下で実施すれば被覆性は良好と
なる。このポリＳｉ膜は、上に述べたように最初にＷを
還元するためのものであり、厚さが不均一であっても全
面を被覆していればよく、減圧ＣＶＤ法のように被覆性
の良い処理法による場合は、該Ｓ１膜の厚さは２００〜
６００人程度あれば十分である。
以上の処理によって基板表面をポリＳ１膜で被覆した後
、基板温度を６００’Ｃに保ち、原料ガスはＷ Ｆ ｂ
／ Ｈ２＝ ４ ／ ｔｏｏに調整したものを供給し
て還元反応を進行させる。該条件下ではＷの堆積速度は
１５００〜２０００人／ｍｉｎであり、時間を制御して
能となる。
、基板温度を６００’Ｃに保ち、原料ガスはＷ Ｆ ｂ
／ Ｈ２＝ ４ ／ ｔｏｏに調整したものを供給し
て還元反応を進行させる。該条件下ではＷの堆積速度は
１５００〜２０００人／ｍｉｎであり、時間を制御して
能となる。
なお、初期段階に於いてＷを析出させるための活性表面
として、Ｓｉ以外にも効果を示す材料は存在するが、被
覆性に優れた減圧ＣＶＤ法による形成が可能であること
や、半導体装置の製造に常用される材料であって処理装
置の新設は不要である等の利点を考慮すれば、ポリＳｉ
膜の利用が最も有利である。
として、Ｓｉ以外にも効果を示す材料は存在するが、被
覆性に優れた減圧ＣＶＤ法による形成が可能であること
や、半導体装置の製造に常用される材料であって処理装
置の新設は不要である等の利点を考慮すれば、ポリＳｉ
膜の利用が最も有利である。
［実施例］
第１図（ａ）〜（ｄ）は本発明の実施例の処理工程を示
す断面模式図であり、以下、該図面を参照しながら実施
例を説明する。
す断面模式図であり、以下、該図面を参照しながら実施
例を説明する。
（ａ）図は基板１の表面に絶縁被覆であるＰＳＧ層２が
設けられ、接続孔３が開けられた状態を示している。基
板１は便宜的表現であって、実体はＳｉ基板に形成され
た素子領域或いは多層配線の下層側配線である。
設けられ、接続孔３が開けられた状態を示している。基
板１は便宜的表現であって、実体はＳｉ基板に形成され
た素子領域或いは多層配線の下層側配線である。
これに（ｂ）図の如く、公知のスパッタリング法により
ＴｉＮ膜４を全面に被着する。この処理法は、５０００
人のＷ膜６を堆積形成する。この状態が（ｄＪ図に示さ
れている。
ＴｉＮ膜４を全面に被着する。この処理法は、５０００
人のＷ膜６を堆積形成する。この状態が（ｄＪ図に示さ
れている。
このＷ膜の形成は既述したように表面律速であるから被
覆性は十分に良好であり、これをパターニングして内部
配線とすれば、接続孔部分でも十分な膜厚を有し、断線
のおそれの無い内部配線が実現することになる。
覆性は十分に良好であり、これをパターニングして内部
配線とすれば、接続孔部分でも十分な膜厚を有し、断線
のおそれの無い内部配線が実現することになる。
以上説明したように、本発明の方法によって形成したＩ
Ｃの内部配線は十分な機械的強度と被覆性を備え、熱応
力や電界集中による断線のおそれは格段に減少したもの
となる。
Ｃの内部配線は十分な機械的強度と被覆性を備え、熱応
力や電界集中による断線のおそれは格段に減少したもの
となる。
第１図（ａ）〜（ｄ）は実施例の工程を示す断面模式図
であり、 図に於いて １は基板、 ２はＰ２Ｏ層、 ３は接続孔、 ４はＴｉＮ膜、 ５はポリＳ１膜 である。
であり、 図に於いて １は基板、 ２はＰ２Ｏ層、 ３は接続孔、 ４はＴｉＮ膜、 ５はポリＳ１膜 である。
Claims (1)
- 【特許請求の範囲】 一部分が酸化珪素系の絶縁材料で覆われたＳｉ基板表面
に窒化チタン（ＴｉＮ）膜を被着する工程、該ＴｉＮ膜
上に、多結晶或いは非晶質のＳｉ膜を堆積する工程、及
び ６弗化タングステン（ＷＦ＿６）を水素（Ｈ＿２）で還
元する化学気相成長法によって、前記Ｓｉ膜上にＷ層を
堆積する工程を包含することを特長とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1072702A JP2841439B2 (ja) | 1989-03-24 | 1989-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1072702A JP2841439B2 (ja) | 1989-03-24 | 1989-03-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02251139A true JPH02251139A (ja) | 1990-10-08 |
| JP2841439B2 JP2841439B2 (ja) | 1998-12-24 |
Family
ID=13496955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1072702A Expired - Lifetime JP2841439B2 (ja) | 1989-03-24 | 1989-03-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841439B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297150A (ja) * | 1994-04-22 | 1995-11-10 | Nec Corp | 半導体装置の製造方法 |
| US5552339A (en) * | 1994-08-29 | 1996-09-03 | Taiwan Semiconductor Manufacturing Company | Furnace amorphous-SI cap layer to prevent tungsten volcano effect |
| WO1999028527A1 (en) * | 1997-12-03 | 1999-06-10 | Applied Materials, Inc. | Method and apparatus for forming a metal layer |
| US5939787A (en) * | 1992-12-10 | 1999-08-17 | Samsung Electronics Co., Ltd. | Semiconductor device having a multi-layer contact structure |
| JP2017135384A (ja) * | 2016-01-29 | 2017-08-03 | 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． | 金属ブロックと接合パッド構造 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62243325A (ja) * | 1986-04-15 | 1987-10-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法 |
| JPS63272049A (ja) * | 1987-04-30 | 1988-11-09 | Toshiba Corp | 半導体装置の製造方法 |
-
1989
- 1989-03-24 JP JP1072702A patent/JP2841439B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62243325A (ja) * | 1986-04-15 | 1987-10-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法 |
| JPS63272049A (ja) * | 1987-04-30 | 1988-11-09 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939787A (en) * | 1992-12-10 | 1999-08-17 | Samsung Electronics Co., Ltd. | Semiconductor device having a multi-layer contact structure |
| JPH07297150A (ja) * | 1994-04-22 | 1995-11-10 | Nec Corp | 半導体装置の製造方法 |
| US5552339A (en) * | 1994-08-29 | 1996-09-03 | Taiwan Semiconductor Manufacturing Company | Furnace amorphous-SI cap layer to prevent tungsten volcano effect |
| WO1999028527A1 (en) * | 1997-12-03 | 1999-06-10 | Applied Materials, Inc. | Method and apparatus for forming a metal layer |
| US6271129B1 (en) | 1997-12-03 | 2001-08-07 | Applied Materials, Inc. | Method for forming a gap filling refractory metal layer having reduced stress |
| JP2017135384A (ja) * | 2016-01-29 | 2017-08-03 | 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． | 金属ブロックと接合パッド構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2841439B2 (ja) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3740508B2 (ja) | 窒化チタンのプラズマエンハンスアニール処理 | |
| US6472309B1 (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| US6344411B1 (en) | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same | |
| JPS6278816A (ja) | シリコン基板上に金属を選択的に付着する方法 | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| EP0243723A2 (en) | A method for bonding a layer containing a refractory metal to a substrate | |
| US6017775A (en) | Process for manufacturing a sensor with a metal electrode in a metal oxide semiconductor (MOS) structure | |
| US4777061A (en) | Blanket tungsten deposition for dielectric | |
| US20020192396A1 (en) | Method of titanium/titanium nitride integration | |
| JP2701751B2 (ja) | 半導体装置の製造方法 | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| JPH02251139A (ja) | 半導体装置の製造方法 | |
| KR100289515B1 (ko) | 베리어 메탈층 및 그 형성방법 | |
| KR100290467B1 (ko) | 반도체소자의확산방지막형성방법 | |
| JPS60117719A (ja) | 半導体装置の製造方法 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JP3328359B2 (ja) | 半導体装置の製造方法 | |
| JPH04196486A (ja) | 半導体装置 | |
| JP3328358B2 (ja) | 半導体装置の製造方法 | |
| JPH08186173A (ja) | 半導体装置の製造方法 | |
| JPH01309356A (ja) | 半導体装置の配線構造およびその形成方法 | |
| KR0167610B1 (ko) | 반도체 소자의 티타늄텅스텐막 형성방법 | |
| JPH01244646A (ja) | 半導体装置の製造方法 | |
| JPH03154332A (ja) | 半導体装置の製造方法 |