JPH01244646A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01244646A JPH01244646A JP7260888A JP7260888A JPH01244646A JP H01244646 A JPH01244646 A JP H01244646A JP 7260888 A JP7260888 A JP 7260888A JP 7260888 A JP7260888 A JP 7260888A JP H01244646 A JPH01244646 A JP H01244646A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring layers
- film
- hole
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052721 tungsten Inorganic materials 0.000 abstract description 13
- 239000010937 tungsten Substances 0.000 abstract description 13
- 238000005530 etching Methods 0.000 abstract description 10
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- 239000002245 particle Substances 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線構造をもつ半導体装置の製造方法に
関する。
関する。
従来、この種の方法によって製造される半導体装置は第
４図に示すように構成されている。これを同図に基づい
て説明すると、同図において、符号１で示すものは半導
体基板、２はこの半導体基板ｌ上に界面保護用の下地絶
縁膜３を介して形成された第１の配線層、４はこの第１
の配線層２にタングステン膜５によって接続されかつ前
記下地絶縁膜３上に層間絶縁膜６を介して形成された第
２の配線層である。また、７は前記層間絶縁膜６上に前
記第２の配線層４を覆うように設けられた保護絶縁膜で
ある。
４図に示すように構成されている。これを同図に基づい
て説明すると、同図において、符号１で示すものは半導
体基板、２はこの半導体基板ｌ上に界面保護用の下地絶
縁膜３を介して形成された第１の配線層、４はこの第１
の配線層２にタングステン膜５によって接続されかつ前
記下地絶縁膜３上に層間絶縁膜６を介して形成された第
２の配線層である。また、７は前記層間絶縁膜６上に前
記第２の配線層４を覆うように設けられた保護絶縁膜で
ある。
次に、このように構成された半導体装置の製造方法につ
いて、第５図（ａｌ〜（ｄ）を用いて説明する。
いて、第５図（ａｌ〜（ｄ）を用いて説明する。
先ず、予め素子（図示せず）が形成された半導体基板１
上に化学気相成長法によって熱酸化膜あるいはリン・ガ
ラス膜からなる下地絶縁膜３を形成する。次いで、同図
（ａｌに示すようにスパッタ法によってＡｌ−１％Ｓｉ
等のアルミ合金膜を堆積させ写真製版、エツチング技術
によって第１の配線層２を形成する。しかる後、同図（
ｂ）に示すように化学気相成長法によって下地絶縁膜３
上にシリコン酸化膜、シリコン窒化膜あるいはリン・ガ
ラス膜等からなる層間絶縁膜６を第１の配線層２を覆う
ように形成する。そして、同図（Ｃ１に示すようニ写真
製版、エツチング技術によって層間絶縁膜６に貫通孔（
スルーホール）６ａを設けた後、この貫通孔６ａ内に化
学気相成長法によってタングステン膜５を選択的に堆積
させて第１の配線層２に接続する。この堆積方法として
は、Ｗ Ｆ ＆ （六弗化タングステン）とＨｚ（水素
）の反応を用いた水素還元法とＷ Ｆ ｂ （六弗化タ
ングステン）とＳｉＨ。
上に化学気相成長法によって熱酸化膜あるいはリン・ガ
ラス膜からなる下地絶縁膜３を形成する。次いで、同図
（ａｌに示すようにスパッタ法によってＡｌ−１％Ｓｉ
等のアルミ合金膜を堆積させ写真製版、エツチング技術
によって第１の配線層２を形成する。しかる後、同図（
ｂ）に示すように化学気相成長法によって下地絶縁膜３
上にシリコン酸化膜、シリコン窒化膜あるいはリン・ガ
ラス膜等からなる層間絶縁膜６を第１の配線層２を覆う
ように形成する。そして、同図（Ｃ１に示すようニ写真
製版、エツチング技術によって層間絶縁膜６に貫通孔（
スルーホール）６ａを設けた後、この貫通孔６ａ内に化
学気相成長法によってタングステン膜５を選択的に堆積
させて第１の配線層２に接続する。この堆積方法として
は、Ｗ Ｆ ＆ （六弗化タングステン）とＨｚ（水素
）の反応を用いた水素還元法とＷ Ｆ ｂ （六弗化タ
ングステン）とＳｉＨ。
（シラン）の反応を用いたシラン還元法がある。
この後、同図（ｄ）に示すようにスパッタ法によって層
間絶縁膜６上にタングステン膜５に接続するようにＡｆ
ｆ−１％Ｓｉ等のアルミ合金膜を形成し、写真製版、エ
ツチング技術を用いて第２の配線層４を形成してから化
学気相成長法によって層間絶縁膜６上に第２の配線層４
を覆うように保護絶縁膜７を設ける。
間絶縁膜６上にタングステン膜５に接続するようにＡｆ
ｆ−１％Ｓｉ等のアルミ合金膜を形成し、写真製版、エ
ツチング技術を用いて第２の配線層４を形成してから化
学気相成長法によって層間絶縁膜６上に第２の配線層４
を覆うように保護絶縁膜７を設ける。
このようにして、半導体装置を製造することができる。
ここで、製造工程中において、タングステン膜５を堆積
させる理由は、アスペクト比を小さくするためであり、
これは貫通孔６ａのアスペクト比が高いと、例えばスパ
ッタ法によって第２の配線層４を堆積させる際にこの部
分のステップ・カバレッジが悪くなり、断線等の不良が
発生するからである。
させる理由は、アスペクト比を小さくするためであり、
これは貫通孔６ａのアスペクト比が高いと、例えばスパ
ッタ法によって第２の配線層４を堆積させる際にこの部
分のステップ・カバレッジが悪くなり、断線等の不良が
発生するからである。
ところで、従来の半導体装置の製造方法においては、貫
通孔６ａ内にタングステン膜５を堆積させてから眉間絶
縁膜６上に第２の配線層４を形成するものであるため、
この配線層４が異常エツチングによって線幅が小さくな
ったり、断線が生じたりしていた。この結果、配線層の
パターニングを良好に行うことができず、製品としての
信頼性が低下するという問題があった。
通孔６ａ内にタングステン膜５を堆積させてから眉間絶
縁膜６上に第２の配線層４を形成するものであるため、
この配線層４が異常エツチングによって線幅が小さくな
ったり、断線が生じたりしていた。この結果、配線層の
パターニングを良好に行うことができず、製品としての
信頼性が低下するという問題があった。
これは、第６図に示すように貫通孔６ａ内にタングステ
ン膜５を堆積させる際に生成した異常様によってタング
ステン粒ａが貫通孔６ａ以外の部位に発生し、同図に矢
印Ａで示すように第２の配線層４のパターニングを妨げ
てしまうからである。
ン膜５を堆積させる際に生成した異常様によってタング
ステン粒ａが貫通孔６ａ以外の部位に発生し、同図に矢
印Ａで示すように第２の配線層４のパターニングを妨げ
てしまうからである。
本発明はこのような事情に鑑みなされたもので、第２の
配線層のパターニングを良好に行うことができ、もって
半導体製品としての信頼性を向上させることができる半
導体装置の製造方法を提供するものである。
配線層のパターニングを良好に行うことができ、もって
半導体製品としての信頼性を向上させることができる半
導体装置の製造方法を提供するものである。
本発明に係る半導体装置の製造方法は、半導体基板の上
方に各層間絶縁膜を介して上下２つの配線層を形成し、
次にこれら両配線層のうち上方配線層を絶縁膜によって
被覆した後、この絶縁膜。
方に各層間絶縁膜を介して上下２つの配線層を形成し、
次にこれら両配線層のうち上方配線層を絶縁膜によって
被覆した後、この絶縁膜。
上方配線層および層間絶縁膜に貫通孔を設け、この貫通
孔内に金属膜を選択堆積させることにより両配線層を接
続するものである。
孔内に金属膜を選択堆積させることにより両配線層を接
続するものである。
本発明においては、上方配線層を絶縁膜によって被覆し
てから貫通孔内に金属膜を選択堆積させることにより、
上方配線層に正常なエツチング処理を施すことができる
。
てから貫通孔内に金属膜を選択堆積させることにより、
上方配線層に正常なエツチング処理を施すことができる
。
以下、本発明を図に示す実施例によって詳細に説明する
。
。
第２図は本発明に係る方法によって製造された半導体装
置を示す断面図で、同図以下において第４図〜第６図と
同一の部材については同一の符号を付し、詳細な説明は
省略する。同図において、符号１１で示すものはタング
ステン選択成長用マスクとしての絶縁膜で、前記層間絶
縁膜６上に前記第２の配線層４を覆うように設けられて
おり、全体がシリコン酸化膜によって形成されている。
置を示す断面図で、同図以下において第４図〜第６図と
同一の部材については同一の符号を付し、詳細な説明は
省略する。同図において、符号１１で示すものはタング
ステン選択成長用マスクとしての絶縁膜で、前記層間絶
縁膜６上に前記第２の配線層４を覆うように設けられて
おり、全体がシリコン酸化膜によって形成されている。
１２は積層方向に開口する貫通孔で、前記絶縁膜１１、
前記第２の配線層４および前記層間絶縁膜６に写真製版
、エツチング技術によって設けられている。１３は両配
線層２．４を接続するタングステン等の金属膜で、前記
貫通孔１２内に設けられている。
前記第２の配線層４および前記層間絶縁膜６に写真製版
、エツチング技術によって設けられている。１３は両配
線層２．４を接続するタングステン等の金属膜で、前記
貫通孔１２内に設けられている。
次に、このように構成された半導体装置の製造方法につ
いて、第１図（ａｌ〜（ｂ）を用いて説明する。
いて、第１図（ａｌ〜（ｂ）を用いて説明する。
先ず、予め素子（図示せず）が形成された半導体基板１
上に化学気相成長法によって熱酸化膜あるいはリン・ガ
ラス膜等からなる下地絶縁膜３を形成する。次いで、ス
パッタ法によってＡｌ−１％Ｓｉ等のアルミ合金膜を堆
積させて写真製版。
上に化学気相成長法によって熱酸化膜あるいはリン・ガ
ラス膜等からなる下地絶縁膜３を形成する。次いで、ス
パッタ法によってＡｌ−１％Ｓｉ等のアルミ合金膜を堆
積させて写真製版。
エツチング技術によって第１の配線層（下方配線層）２
を形成する。しかる後、同図＜ａｔに示すように化学気
相成長法によって下地絶縁膜３上にシリコン酸化膜、シ
リコン窒化膜あるいはリン・ガラス膜等からなる層間絶
縁膜６を第１の配線層２を覆うように形成する。そして
、同図（ｂ）に示すようにスパッタ法によって層間絶縁
膜６上にＡｆｆｉ−１％Ｓｉ等のアルミ合金膜を形成し
、エツチング。
を形成する。しかる後、同図＜ａｔに示すように化学気
相成長法によって下地絶縁膜３上にシリコン酸化膜、シ
リコン窒化膜あるいはリン・ガラス膜等からなる層間絶
縁膜６を第１の配線層２を覆うように形成する。そして
、同図（ｂ）に示すようにスパッタ法によって層間絶縁
膜６上にＡｆｆｉ−１％Ｓｉ等のアルミ合金膜を形成し
、エツチング。
写真製版技術を用いて第２の配線層４を形成した後、こ
れらを絶縁膜１１によって被覆する。この後、同図ｆｃ
ｌに示すように写真製版、エツチング技術を用いて絶縁
膜１１．第２の配線層（上方配線層）４および層間絶縁
膜６に貫通孔１２を設け、この貫通孔１２内に同図（ｄ
）に示すように化学気相成長法によってタングステンか
らなる金属膜１３を選択的に堆積させて両配線層２，４
を接続してからこれらを化学気相成長法によって保護絶
縁膜７で被覆する。
れらを絶縁膜１１によって被覆する。この後、同図ｆｃ
ｌに示すように写真製版、エツチング技術を用いて絶縁
膜１１．第２の配線層（上方配線層）４および層間絶縁
膜６に貫通孔１２を設け、この貫通孔１２内に同図（ｄ
）に示すように化学気相成長法によってタングステンか
らなる金属膜１３を選択的に堆積させて両配線層２，４
を接続してからこれらを化学気相成長法によって保護絶
縁膜７で被覆する。
このようにして、半導体装置を製造することができる。
したがって、本発明においては、第２の配線層４を絶縁
膜１１によって被覆してから貫通孔１２内に金属膜１３
を選択堆積させることにより、第２の配線層４に正常な
エツチング処理を施すことができるから、第３図に示す
ように貫通孔１２内に金属膜１３を堆積させる際に生成
した異常様によってタングステン粒ａが貫通孔１２以外
の部位に発生しても、第２の配線層４のパターニングを
良好に行うことができる。
膜１１によって被覆してから貫通孔１２内に金属膜１３
を選択堆積させることにより、第２の配線層４に正常な
エツチング処理を施すことができるから、第３図に示す
ように貫通孔１２内に金属膜１３を堆積させる際に生成
した異常様によってタングステン粒ａが貫通孔１２以外
の部位に発生しても、第２の配線層４のパターニングを
良好に行うことができる。
なお、本実施例においては、両配線層２．４がアルミ合
金である場合を示したが、本発明はこれに限定されるも
のではなく、選択的にタングステン等の金属膜１３を貫
通孔１２内に形成できるものであればよく、この他例え
ば多結晶シリコン高融点金属（モリブデン、タングステ
ン等）や高融点金属シリサイド（モリブデン・シリサイ
ド、タングステン・シリサイド等）であっても実施例と
同様の効果を奏する。
金である場合を示したが、本発明はこれに限定されるも
のではなく、選択的にタングステン等の金属膜１３を貫
通孔１２内に形成できるものであればよく、この他例え
ば多結晶シリコン高融点金属（モリブデン、タングステ
ン等）や高融点金属シリサイド（モリブデン・シリサイ
ド、タングステン・シリサイド等）であっても実施例と
同様の効果を奏する。
また、本実施例においては、貫通孔１２内に選択的に金
属膜１３を堆積させるに化学気相成長法によって行う例
を示したが、本発明は例えば無電解めっき法によって行
うこともできる。
属膜１３を堆積させるに化学気相成長法によって行う例
を示したが、本発明は例えば無電解めっき法によって行
うこともできる。
さらに、本発明における配線層の数を前述した実施例に
限定されず、例えば３層以上の多層配線構造としてもよ
く、その層数は適宜変更することが自由である。
限定されず、例えば３層以上の多層配線構造としてもよ
く、その層数は適宜変更することが自由である。
以上説明したように本発明によれば、半導体基板の上方
に各層間絶縁膜を介して上下２つの配線層を形成し、次
にこれら両配線層のうち上方の配線層を絶縁膜によって
被覆した後、この絶縁膜。
に各層間絶縁膜を介して上下２つの配線層を形成し、次
にこれら両配線層のうち上方の配線層を絶縁膜によって
被覆した後、この絶縁膜。
上方の配線層および層間絶縁膜に貫通孔を設け、この貫
通孔内に金属膜を選択堆積させることにより両配線層を
接続するので、層間絶縁膜上の上方配線層に正常なエツ
チング処理を施すことができる。したがって、上方配線
層のパターニングを良好に行うことができるから、半Ｗ
体製品としての信頼性を向上させることができる。
通孔内に金属膜を選択堆積させることにより両配線層を
接続するので、層間絶縁膜上の上方配線層に正常なエツ
チング処理を施すことができる。したがって、上方配線
層のパターニングを良好に行うことができるから、半Ｗ
体製品としての信頼性を向上させることができる。
第１図（ａｌ〜（ｄ＋は本発明に係る半導体装置の製造
方法を説明するための断面図、第２図および第３図は本
発明に係る方法によって製造される半導体装の半導体装
置の製造方法を説明するための断面図、第６図はその方
法による不良例を示す断面図である。 ｌ・・・・半導体基板、２・・・・第１の配線層、４・
・・・第２の配線層、６・・・・層間絶縁膜、１１・・
・・絶縁膜、１２・・・・貫通孔、１３・・・・金属膜
。
方法を説明するための断面図、第２図および第３図は本
発明に係る方法によって製造される半導体装の半導体装
置の製造方法を説明するための断面図、第６図はその方
法による不良例を示す断面図である。 ｌ・・・・半導体基板、２・・・・第１の配線層、４・
・・・第２の配線層、６・・・・層間絶縁膜、１１・・
・・絶縁膜、１２・・・・貫通孔、１３・・・・金属膜
。
Claims (1)
- 半導体基板の上方に各層間絶縁膜を介して上下２つの
配線層を形成し、次にこれら両配線層のうち上方の配線
層を絶縁膜によって被覆した後、この絶縁膜、前記上方
配線層および前記層間絶縁膜に貫通孔を設け、この貫通
孔内に金属膜を選択堆積させることにより前記両配線層
を接続することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7260888A JPH01244646A (ja) | 1988-03-25 | 1988-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7260888A JPH01244646A (ja) | 1988-03-25 | 1988-03-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01244646A true JPH01244646A (ja) | 1989-09-29 |
Family
ID=13494274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7260888A Pending JPH01244646A (ja) | 1988-03-25 | 1988-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01244646A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459771A2 (en) * | 1990-05-31 | 1991-12-04 | Canon Kabushiki Kaisha | Electrode for semiconductor device and method for producing the same |
-
1988
- 1988-03-25 JP JP7260888A patent/JPH01244646A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459771A2 (en) * | 1990-05-31 | 1991-12-04 | Canon Kabushiki Kaisha | Electrode for semiconductor device and method for producing the same |
| US5378914A (en) * | 1990-05-31 | 1995-01-03 | Canon Kabushiki Kaisha | Semiconductor device with a particular source/drain and gate structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514417B2 (ja) | ||
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JPS6190445A (ja) | 半導体装置 | |
| JPS60115221A (ja) | 半導体装置の製造方法 | |
| JPH01244646A (ja) | 半導体装置の製造方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH02251139A (ja) | 半導体装置の製造方法 | |
| JPH04731A (ja) | 半導体装置及びその製造方法 | |
| JPS60262443A (ja) | 多層配線の形成方法 | |
| JPH02188921A (ja) | 高融点金属多層膜形成法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| JPH0442537A (ja) | 半導体装置及びその製造方法 | |
| JPH03237745A (ja) | 半導体装置 | |
| JPH0661228A (ja) | 半導体装置及びその製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH03280431A (ja) | 多層配線の製造方法および装置 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JPH04171825A (ja) | 半導体素子の製造方法 | |
| JPH0234929A (ja) | 半導体装置の製造方法 | |
| JPS62291948A (ja) | 金属薄膜配線およびその製造方法 | |
| JPH0529318A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JPH0536842A (ja) | 多層配線形成法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 |