TWI541865B - 含矽層的形成方法 - Google Patents

含矽層的形成方法 Download PDF

Info

Publication number
TWI541865B
TWI541865B TW103114622A TW103114622A TWI541865B TW I541865 B TWI541865 B TW I541865B TW 103114622 A TW103114622 A TW 103114622A TW 103114622 A TW103114622 A TW 103114622A TW I541865 B TWI541865 B TW I541865B
Authority
TW
Taiwan
Prior art keywords
amorphous germanium
germanium layer
layer
amorphous
gas
Prior art date
Application number
TW103114622A
Other languages
English (en)
Other versions
TW201513173A (zh
Inventor
群華 王
趙來
崔壽永
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201513173A publication Critical patent/TW201513173A/zh
Application granted granted Critical
Publication of TWI541865B publication Critical patent/TWI541865B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

含矽層的形成方法
本說明書揭露的實施例大致上是有關於一種形成含矽層(silicon-containing layer)的方法。本說明書揭露的實施例特別是有關於一種形成可以用於薄膜電晶體(Thin Film Transistor,TFT)元件之含矽層的方法。
低溫多晶矽(Low Temperature Poly Silicon LTPS)，因為具有包括高遷移率(mobility)(>50cm2/Vs)和在低溫下(<500℃)可生產的優勢，而廣泛被使用在下一個世代的薄膜電晶體顯示器和主動陣列有機發光二極體(Active Matrix Organic Light Emitting Diode,AMOLED)之中，用來作為通道層。低溫多晶矽通常使用非晶矽(amorphous silicon)結構來製作。
業界中用來結晶非晶矽結構的方法，通常是通過準分子雷射退火(Excimer Laser Annealing,ELA)來達成。非晶矽結構的膜層特性(film properties)和準分子雷射退火的製程條件二者對於決定結晶過程和膜層特性以及最終元件的性能都具有影響 力。
不斷進步的顯示器技術需要一種具有較大驅動電流、更好的一致性和較少製作成本的通道層。這些需求需具有高遷移率(約90cm2/Vs)之高品質多晶矽(polycrystalline silicon)，同時持續使用目前由電漿增強化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition,PECVD)和準分子雷射退火工具的設備組合。更大且更多均勻的結晶態晶粒尺寸(crystalline grain size)有益於遷移率。然而，目前的技術被限定在晶粒尺寸低於300nm到500nm之間。
因此，有提供形成高度結晶的含矽材料之方法的持續需求。
本說明書揭露的實施例大致上是有關於多層非晶矽層的形成。多層非晶矽結構係藉由修飾膜層結構和結晶過程來改善多晶矽的結晶程度(crystallinity)和遷移率。
在一實施例之中，一種方法可以包括下述步驟：於基材上沉積包括氮化矽(silicon nitride)的第一緩衝層。於第一緩衝層上沉積包括氧化矽(silicon oxide)的第二緩衝層。沉積第一非晶矽層，此沉積步驟包括，輸送含矽前驅物和第一活化氣體至一處理區，藉以於基材上沉積第一非晶矽層，其中含矽前驅物和第一活化氣體被電漿所活化。於第一非晶矽層上沉積第二非晶矽層，此沉積步驟包括維持含矽前驅物的持續流量，同時在電漿存 在的情形下，輸送第二活化氣體至處理區，同時停止第一活化氣體的輸送。在脫氫製程之後，對第二非晶矽層和第一非晶矽層進行退火製程，藉以形成一多晶矽層。
在另一實施例之中，一種方法可以包括下述步驟：於基材上沉積包括氮化矽的第一緩衝層。於第一緩衝層上沉積包括氧化矽的第二緩衝層。於第二緩衝層上沉積第一非晶矽層，此沉積步驟包括，在電漿存在的情形下，輸送含矽前驅物和第一活化氣體至腔室(chamber)中的處理區(processing region)。於第一非晶矽層上沉積第二非晶矽層，此沉積步驟包括，維持含矽前驅物的持續流量，同時在電漿存在的情形下，輸送第二活化氣體至處理區，同時停止第一活化氣體的輸送。於第二非晶矽層上沉積第三非晶矽層，此沉積步驟包括在電漿存在的情形下，輸送包括含矽前驅物和第一活化氣體的第二沉積氣體至處理區。在脫氫製程之後，對第三非晶矽層、第二非晶矽層和第一非晶矽層進行退火製程，藉以形成一多晶矽層。
在又一實施例之中，一種方法可以包括下述步驟：於基材上沉積包括氮化矽的第一緩衝層。於第一緩衝層上沉積包括氧化矽的第二緩衝層。於第二緩衝層上沉積第一非晶矽層，此沉積步驟包括，在電漿存在的情形下，輸送包括矽烷和氫氣的第一沉積氣體至腔室中的處理區。於第一非晶矽層上沉積第二非晶矽層，此沉積步驟包括，在電漿存在的情形下，輸送包括矽烷和惰性氣體的第二沉積氣體至處理區；其中，有一個介面(interface) 形成於第一非晶矽層和第二非晶矽層之間。在脫氫製程之後，對第二非晶矽層和第一非晶矽層進行退火製程，藉以形成一多晶矽層。
100‧‧‧腔室
102‧‧‧側壁
104‧‧‧底部
106‧‧‧噴頭
110‧‧‧真空泵浦
112‧‧‧背板
114‧‧‧突架
116‧‧‧致動器
118‧‧‧基材承載件
120‧‧‧基材
122‧‧‧頂針
124‧‧‧加熱及/或冷卻單元
126‧‧‧射頻回傳帶
128‧‧‧射頻源
130‧‧‧遠端電漿源
132‧‧‧氣體源
134‧‧‧噴頭懸架
136‧‧‧唇緣
140‧‧‧固定機構
150‧‧‧匹配網路
200‧‧‧沉積方法
202‧‧‧將包含有暴露於外之表面的基材定位於腔室之中，其中腔室包括一處理區
204‧‧‧將含矽前驅物和第一活化氣體輸送至處理區，在電漿存在的情形下，在暴露於外的表面上沉積下部非晶矽層
206‧‧‧繼續維持含矽前驅物的流量，同時輸送第二活化氣體進入製程腔室，在電漿存在的情形下，於下部非晶矽層上沉積上部非晶矽層。其中，當輸送第二活化氣體時，即停止輸送第一活化氣體進入處理區
208‧‧‧對上部非晶矽層和下部非晶矽層進行退火製程，以形成一多晶矽層
300‧‧‧元件
302‧‧‧基材
304‧‧‧氮化矽緩衝層
306‧‧‧氧化矽緩衝層
308‧‧‧下部非晶矽層
310‧‧‧上部非晶矽層
312‧‧‧多晶矽層
400‧‧‧製程
402‧‧‧將包括暴露於外之表面的基材定位於腔室之中，其中腔室包括一處理區
404‧‧‧將含矽烷和氫氣的第一沉積氣體輸送至處理區，在電 漿存在的情形下，於第二緩衝層上沉積下部非晶矽層
406‧‧‧將含矽烷和惰性氣體的第二沉積氣體輸送至處理區，在電漿存在的情形下，於下部非晶矽層上沉積上部非晶矽層
408‧‧‧對上部非晶矽層和下部非晶矽層進行退火製程，以形成一多晶矽層
500‧‧‧元件
502‧‧‧基材
504‧‧‧氮化矽緩衝層
506‧‧‧氧化矽緩衝層
508‧‧‧下部非晶矽層
510‧‧‧上部非晶矽層
512‧‧‧多晶矽層
600‧‧‧光譜分析圖
602‧‧‧第一曲線
604‧‧‧第二曲線
606‧‧‧第三曲線
因此為讓本發明之上述目的、特徵和優點能更明顯易懂，特舉數個簡述如前述發明內容的實施例，並配合所附圖式詳細描述如下。而必須注意的是，該些圖式只是該些實施例之例示，並非用以限定本發明的範圍，其他均等的實施例仍包含於本發明的專利保護範圍中。
第1圖係繪示一種可以用來實施本說明書所述操作的製程腔室(process chamber)結構剖面示意圖；第2圖係繪示一沉積製程實施例的步驟流程圖；第3A圖至第3D圖係根據一實施例所繪示的沉積製程；第4圖係繪示另一沉積製程實施例的步驟流程圖；第5A圖至第5D圖係根據另一實施例所繪示的沉積製程；以及第6圖係繪示藉由本說明書所述方法所沉積之多晶矽層的結晶程度光譜分析(spectroscopic analysis)圖。
為了便於理解，各圖式中，相同的元件將以相同的元件符號加以表示。且值得注意的是，在一實施例中已揭露的元件，可不經引述，而以最佳的方式，被應用於其他實施例之中。
所揭露的實施例大致上是有關於形成一種可以被使用於薄膜電晶體元件中之含矽層的方法。此處所述的實施例將參照所附圖式更清楚的描述如下。
本發明係以使用於一製程系統示範性說明如下。此此製程系統例如是取自於應用材料股份有限公司(Applied Materials,Inc.,Santa Clara,California.)的子公司，美國AKT股份有限公司(AKT America,Inc.)所提供的電漿增強化學氣相沉積系統。然而應理解的是，本發明也可以在其他系統配置中實施。包含在由其他製造商所出售的系統中實施。
第1圖係繪示一種可以用來實施所述操作的裝置(apparatus)剖面示意圖。此裝置包括腔室100，可以在腔室100中將一層或多層膜沉積至基材120上。腔室100一般包含用來定義處理空間(process volume)的側壁102、底部104和噴頭(showerhead)106。基材承載件118配置於處理空間中。經由狹縫閥門開口108，可以進出此一處理空間，藉以將基材120移入或移出腔室100。基材承載件118可耦接至一個用來升高或降低基材承載件118的致動器116。頂針122可動地穿設通過基材承載件118，以將基材120移至基材接收表面，或將基材從基材接收表面移開。基材承載件118也可包含加熱及/或冷卻單元124，以將基材承載件118的溫度維持在一所要的溫度。基材承載件118 也可包括射頻回傳帶(RF return straps)126，以在基材承載件118周邊提供射頻回傳路徑。
噴頭106可以藉由一固定機構140耦接至背板112。噴頭106可以藉由一個或多個固定機構140耦接至背板112，以協助防止噴頭106下垂及/或協助控制噴頭106的筆直/曲度。
氣體源132可耦接至背板112，可經由位於噴頭106之中的空氣通道來將氣體提供至位於噴頭106和基材120之間的處理區域。氣體源132包括含矽氣體(silicon-containing gas)供應源、含氧氣體(oxygen containing gas)供應源和含碳氣體(carbon-containing gas)供應源，以及其他氣體供應源。適用於一個或多個實施例中的典型製程氣體包括矽烷(silane,SiH4)、二矽乙烷(disilane)、氧化亞氮(一氧化二氮，N2O)、氨氣(ammonia,NH3)、氫氣(H2)、氮氣(N2)或上述之組合。
真空泵浦110耦接至腔室100，以使處理空間維持在預定的壓力之下。射頻源128通過匹配網路(match network)150耦接至背板112及/或連接至噴頭106，藉以對噴頭106提供射頻電流。射頻電流會在噴頭106和基材承載件118之間形成電場，因此電漿會由位於噴頭106和基材承載件118之間的氣體所產生。
遠端電漿源130，例如電感耦合遠端電漿源(inductively coupled remote plasma source)130，可耦接於氣體源132和背板112之間。在不同基材的處理間隔之間，可以將清潔 氣體提供至遠端電漿源130，以形成遠端電漿。遠端電漿的自由基(radicals)可提供至腔室100，以清除腔室100的構件。而這些清潔氣體可進一步被射頻源128所激發，以提供至噴頭106。
噴頭106另外還藉由噴頭懸架134耦接至背板112。在一實施例之中，噴頭懸架134是一種彈性金屬襯套(flexible metal skirt)。噴頭懸架134可具有一唇緣(lip)136，可使噴頭106安設於其上。背板112可安置於與腔室側壁102耦接之突架(ledge)114的上表面，以密封腔室100。
第2圖和第3圖係根據一實施例繪示沉積非晶矽層的方法。第2圖係繪示一沉積方法200之一實施例的流程圖。其中，沉積方法200可以在如第1圖所繪示的腔室100，或其他合適之製程腔室中實施。第3圖係繪示包括基材302、氮化矽緩衝層(silicon nitride buffer layer)304和氧化矽緩衝層(silicon oxide buffer layer)306的元件300。根據一實施例，以方法200來處理基材302。方法200係描述一種沉積多層非晶矽層的方法，此多層非晶矽層可以使用於薄膜電晶體元件或二極體元件之中。在一實施例中，所述的含矽層是一種多層非晶矽層(multi-layer amorphous silicon layer)，其後續可以經熱處理而形成多晶矽層(polycrystalline silicon layer)。
方法200開始於步驟(element)202，其係將基材302定位於一腔室之中，如第3A圖所繪示，此腔室例如是如第1圖所繪示的電漿增強化學氣相沉積腔室100。製程腔室可以更包括 一處理區。如參照第3A圖所述，基材302可以具有一層或兩層緩衝層配置於其上，此處所繪示的為氮化矽緩衝層304和氧化矽緩衝層306。值得注意的是，基材302可以包括先前已形成於基材302之上的不同薄膜(films)、結構(structure)、疊層(layers)的組合，以利於在基材302上形成不同元件結構。在氮化矽緩衝層304或氧化矽緩衝層306未出現、或二者均未出現的實施例中，非晶矽層可以直接形成於基材302之上，或形成於可用的餘留(remaining)的緩衝層上。
在一實施例中，基材302可以是玻璃基材、塑膠基材、高分子基材、金屬基材、單層基材(singled substrate)、卷對卷基材(roll-to-roll substrate)的任何一種或其他適合在其上方形成薄膜電晶體的透明基材。
在將基材302定位於製程腔室中之後，將含矽前驅物(silicon-containing precursors)和第一活化氣體(activation gas)輸送至處理區，在電漿存在的情形下，在暴露於外的表面上沉積下部非晶矽層(lower amorphous silicon layer)308，如步驟204所示。如第3B圖所繪示，下部非晶矽層308沉積於氧化矽緩衝層306上。合適的含矽前驅物包括(但不限定為)矽烷、二矽乙烷(Si2H6)、四氟化矽(silicon tetrafluoride,SiF4)、矽酸乙酯(tetra-ethyl-ortho-siloxane,TEOS)、四氯化矽(silicon tetrachloride,SiCl4)、二氯矽烷(dichlorosilane,SiH2Cl2)及其組合。第一活化氣體可以是惰性氣體或氫系氣體(hydrogen-based gas)。惰性氣體的 合適例子包括氦氣(He)、氬氣(Ar)、氖(Ne)、氪(Kr)或其組合。氫系氣體的合適例子包括氫氣。在一實施例中，此處所述的含矽前驅物是矽烷氣體，而第一活化氣體是氬氣。
在一些實施例中，第一活化氣體是惰性氣體。此混合氣體(gas mixture)包括含矽前驅物、惰性氣體及實質無氫的氣體(substantially no hydrogen gas)。所謂「實質無氫的氣體」意在表示並沒有使用氫氣的直接來源(direct source of hydrogen gas)來形成該混合氣體。惰性氣體和/或含矽前驅物的來源中，可以存在微量的氫氣。在本實施例中，第一活化氣體為惰性氣體，其中下部非晶矽層是在實質無氫的狀態下進行沉積。
含矽前驅物和惰性氣體係以特定的氣體流量比(gas flow ratio)來供應。此一惰性氣體相對於含矽前驅物的預定的氣體流量比有助於非晶矽層的沉積，伴隨著被包含進入薄膜之中之氫原子數目為最小。在一實施例之中，含矽前驅物和惰性氣體以預定的氣體流量比，例如大於1：20，被供應進入製程腔室之中。在一實施例之中，惰性氣體(例如氬氣)相對於含矽前驅物(例如矽烷)的比率(R)係被控制在約大於20(氬氣/矽烷)，例如大於50，例如介於約60和約200之間。在另一個例子中，約介於約70和100之間，例如約75。另外，被供應進入製程腔室的含矽前驅物和惰性氣體，可以藉由每單位基材表面積(或以基材承載表面(substrate support surface)，作為近似值)的體積流量(volumetric flow rate)來進行供應。在一實施例之中，矽烷可以介於約0.042 sccm/cm2和約0.31sccm/cm2之間的流量來供應進入製程腔室之中；同時惰性氣體可以介於約0.55sccm/cm2和約3.29sccm/cm2之間的流量來供應進入製程腔室之中。因此，惰性氣體相對於含矽前驅物之每單位基材表面積的體積流量比係介於約1.8：1至79：1之間。換句話說，混合氣體中惰性氣體之每單位基材表面積的體積流量是含矽前驅物之每單位基材表面積的體積流量的約1.8倍至79倍。在一實施例中，含矽前驅物是矽烷，而惰性氣體是氬氣。
一般相信，混合氣體中所供應的惰性氣體(例如，氬氣)具有比含矽前驅物(例如矽烷氣體)中所供應的矽原子或氫原子還要高的分子量。當製程中供應混合氣體時，惰性氣體可以協助排除矽層中的矽-氫(silicon-hydrogen)弱鍵和不飽合鍵(dangling bonds)以及/或較弱的矽-矽(silicon-silicon)鍵結。因此，容許矽層中的矽原子形成較強的矽對矽(silicon to silicon)鍵結。
沉積製程中，有幾個參數可以控制。沉積過程中可以運用射頻源功率(RF source power)來維持電漿。在一實施例中，所供應的射頻源功率密度可以介於約10mWatt/cm2和200mWatt/cm2之間。另外，可以使用甚高頻功率(VHF power)來提供高達約27兆赫(MHz)和200兆赫之間的頻率。製程壓力維持在約0.1torr和約10torr之間，例如介於約0.5torr和約5torr之間，例如介於約0.8torr和約2torr之間。基材至氣體分配盤組件(gas distribution plate assembly)的間距，可以依照基材的尺寸來加以 控制。在一實施例中，大於1平方公尺之基材的製程間距，係控制在約400密耳(mil)和約1200密耳之間；例如介於約400約密耳和約850密耳之間，例如580密耳。基材溫度可以維持在從約150℃至約500℃之間；例如維持在約370℃。
在一實施例中，可以使用相對較低的射頻功率，例如低於1500Watts或少於100mWatt/cm2。在沉積製程中使用較低的射頻功率據信可以協助形成具有較佳之均勻性控制(good uniformity control)的下部非晶矽層308。一般更相信，使用相對較低的射頻功率，可以降低可能是由惰性氣體引發的濺鍍效應(sputtering effect)。因此，可以協助在相對溫和的電漿環境中沉積下部非晶矽層308，進而形成具有較佳之均勻性及表面粗糙度控制的下部非晶矽層308。
在下部非晶矽層308的充分成長之後，可以藉由繼續維持含矽前驅物的流量，同時在電漿存在的情形下輸送第二活化氣體進入製程腔室，來沉積上部非晶矽層(upper amorphous silicon layer)310，如步驟206所示。第3C圖所繪示的是具有氮化矽緩衝層304、氧化矽緩衝層306、下部非晶矽層308和上部非晶矽層310的基材302。在此一實施例中，當第二活化氣體進行輸送時，即停止第一活化氣體的流動。在此實施例中，當第一活化氣體是惰性氣體時，第二活化氣體是氫系氣體。
繪示於下部非晶矽層308和上部非晶矽層310之間的虛線顯示，由於在過渡期間(transition)中含矽前驅物的持續流 入和活化氣體之電漿的持續存在，使此二層之間的界線(boundary)在此一實施例中並沒有被明顯定義出來。因此，可以預期會有一個只使用含矽前驅物和惰性氣體所沉積而成的下部非晶矽層308區域(此區域最靠近基材)、一個只使用含矽前驅物和氫系氣體所沉積而成的上部非晶矽層310區域(此區域最靠近曝露於外的表面)、以及一個位於此二層之間，使用兩種活化氣體和含矽前驅物沉積而成的區域(此處稱為過渡區域)。
在不受理論所限制的情形下，在沉積非晶矽層的過程中在惰性氣體和氫系氣體之間進行替換一般相信是有好處的。相對於氫氣，一般相信惰性氣體可以觸發更多的離子化(ionization)，同時促進離子轟擊(ion bombardment)，氫氣被認為會在沉積過程中產生更多的自由基(radicals)和氫原子蝕刻。惰性氣體沉積和氫系氣體沉積之間的差異，據信會使前驅膜(precursor film)的性質在結晶製程(crystallization process)(例如準分子雷射退火)之後，以不同的方式發展。因此，非晶膜之間的特性差異被認為對結晶具有影響(impact)，從而對結晶所造成之多晶矽膜的品質具有影響。
含矽前驅物和氫系氣體係根據基材的表面積，以預定的氣體流量來供應。被供應進入製程腔室之中的含矽前驅物和氫系氣體，可以藉由每單位基材表面積(或以基材承載表面，作為近似值)的體積流量來進行供應。在一實施例之中，含矽前驅物係以從約0.042sccm/cm2至約0.31sccm/cm2之間的體積流量來供應 進入製程腔室之中。在一實施例之中，氫系氣體係以從約0.55sccm/cm2至約3.29sccm/cm2的體積流量來供應進入製程腔室之中。
在沉積之後，可以對上部非晶矽層310和下部非晶矽層308進行退火製程，以形成多晶矽層312，如在步驟208所示。如第3D圖所繪示，多晶矽層312是上部非晶矽層310和下部非晶矽層308的結合。退火製程可以採用雷射退火製程來進行。雷射退火製程協助將上部非晶矽層310和下部非晶矽層308結晶成多晶矽層312。雷射退火製程中所提供的熱能協助來自於上部非晶矽層310和下部非晶矽層308的晶粒(grains)成長成較大尺寸的結晶晶粒。在一些實施例中，用來結晶上部非晶矽層310和下部非晶矽層308的雷射退火製程是一種準分子雷射退火製程。雷射退火製程可以將基材熱處理至約100℃和約1500℃之間的溫度。
在形成多晶矽層312之後，可以進行圖案化或其他沉積製程以形成源極和汲極區。此處所述的兩層或多層非晶矽結構，其厚度一般維持在30nm和100nm之間；例如從40nm至55nm。因此，和先前使用的多晶矽層相比，不需要增加多晶矽層312的厚度，即可提高多晶矽的品質。
第4圖和第5圖係根據另一實施例繪示沉積非晶矽層的方法。第4圖係繪示一沉積製程400之實施例的步驟流程圖。其中，沉積製程400係可在如第1圖所繪示的腔室100，或 其他合適之製程腔室中進行。第5圖係繪示包括基材502、氮化矽緩衝層504和氧化矽緩衝層506的元件500。製程400係描述一種沉積多層非晶矽層的方法，此多層非晶矽層可以使用於薄膜電晶體元件或二極體元件之中。在一實施例中，所述的含矽層是一種多層非晶矽層，其後續可以經熱處理形成多晶矽層。
製程400開始於步驟402，係將基材502定位於一腔室之中，如第5A圖所繪示，腔室例如是第1圖所繪示的電漿增強化學氣相沉積腔室100。製程腔室可以更包括一處理區。此處所繪示的基材502與第3A圖所繪示並參照第2圖所述的基材實質相似。基材502可以具有一層或多層緩衝層，此處所繪示為氮化矽緩衝層504和氧化矽緩衝層506。
在基材302被定位於製程腔室中後，將包括含矽前驅物(例如，矽烷)的第一沉積氣體和第一活化氣體(例如，氫氣)輸送至處理區，在電漿存在的情形下，在暴露於外的表面上沉積下部非晶矽層508，如步驟404所示。下部非晶矽層508可以與參照第2圖所述的下部非晶矽層308實質相似。在此一實施例中，前述的沉積製程會全部暫停(halt)，因此形成一個清楚定義的下部非晶矽層508上方邊界(upper boundary)(如繪示於第5B圖下部非晶矽層508上方的實線所示)。必須注意的是，第2圖所使用的活化氣體順序被調換，因此，下部非晶矽層508是採用氫系氣體來進行沉積；而上部非晶矽層510則係採用惰性氣體來進行沉積。
在沉積下部非晶矽層508之後，將包括含矽前驅物(例如，矽烷)的第二沉積氣體和第二活化氣體(例如，惰性氣體)輸送至處理區，在電漿存在的情形下，於下部非晶矽層508上沉積上部非晶矽層510，如步驟406所示。上部非晶矽層510可以與參照第2圖所述的上部非晶矽層310實質相似。明確的邊界可以在退火之後對多晶矽層的結晶結構提供進一步的好處。
在沉積之後，可以對上部非晶矽層510和下部非晶矽層508進行退火製程，以形成多晶矽層512，如步驟408所示。雖然繪示於前述實施例的非晶矽層僅包括二層(上部非晶矽層510和下部非晶矽層508)，但使用多於兩層來形成多層非晶矽結構是可以理解的。例如，可以沉積三層或更多層非晶矽層在一層或多層緩衝層上。之後可以使用準分子雷射退火來對這些非晶矽層進行退火製程，以形成多晶矽層512。多層非晶矽結構的整體厚度可以介於30nm和100nm之間；例如從40nm至55nm。
第6圖係繪示由本說明書所述方法沉積所得之多晶矽層的結晶程度光譜分析圖600。第一曲線602係繪示單獨使用矽烷-氫沉積氣體沉積所得之多晶矽層的光譜分析；第二曲線604係繪示單獨使用矽烷-氬沉積氣體沉積所得之多晶矽層的光譜分析；第三曲線606係繪示兩種沉積技術的組合，如以上實施例所述。這些多晶矽層都沉積至厚度50nm，並且使用與前述相同參數的準分子雷射退火來進行退火。
拉曼分光光譜(Raman spectroscopic spectra)測定結 晶片段(crystalline fraction)在波數(wavenumber)為520cm-1下的波峰(peak)。波峰可以理解的是與矽層的結晶程度直接成比例關係增加。因此波峰可以用來作為非晶矽和多晶矽薄膜中結晶程度的有效指標。波峰的強度(intensity)越高，代表薄膜單位體積(unit volume of the film)中的結晶片段越多。
實驗光譜顯示，以多層結構結晶而成之多晶矽樣本上的結晶波峰，比以單層結構結晶而成者的結晶波峰高出60%。單層結構，不管是採用傳統氫氣稀釋配方或採用氬氣稀釋配方，在此分析中，彼此之間僅顯現出些微的差別。因此，根據此一分析，在退火之後，多層結構的結晶程度，據信會高於前述單層結構單獨一者的結晶程度。
如預期的，前述的結晶程度也會提供遷移率的增加。遷移率是多晶矽最重要的特性之一。對標準的應用而言，例如薄膜電晶體元件，多晶矽的遷移率越大，元件效能越好。如前述例子所量測到的，單獨使用矽烷-氫之沉積氣體沉積所得的多晶矽層具有72cm2/Vs的遷移率；單獨使用矽烷-氬之沉積氣體沉積所得的多晶矽層具有80cm2/Vs的遷移率；使用兩種活化氣體之組合沉積所得的多層沉積結構具有100cm2/Vs的遷移率。因此，在以多層結構結晶所得之樣本上量測到的遷移率，比在以氬氣為基礎(Ar-based)之非晶矽單層膜結晶所得之樣本上量測到的遷移率還高出25%。
以上所述的方法，在進行非晶矽層的結晶步驟之 前，還可以包括脫氫(dehydrogenation element)步驟。在一個或多個實施例之中，將非晶矽層依序沉積，然後將其加熱到450℃或更高溫進行脫氫製程以移除氫。在形成閘多晶矽通道層之前，非晶矽層中過量的氫元素(例如，氫濃度過高)可能會穿過並進入相鄰的介電層或相鄰的其他層中，因而導致漏電或其他形態的元件失效。藉由實施脫氫製程，就可以避免氫對相鄰各層的影響。
本說明書揭露的實施例有關於增加多層多晶矽薄膜中的遷移率。藉由使用惰性氣體/含矽氣體的組合以及氫系氣體/含矽氣體的組合改變矽層的形成方式，使結晶矽在退火之後的結晶程度以及最終矽層的遷移率增加，高過於單層多晶矽薄膜。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300‧‧‧元件
302‧‧‧基材
304‧‧‧氮化矽緩衝層
306‧‧‧氧化矽緩衝層
308‧‧‧下部非晶矽層
310‧‧‧上部非晶矽層
312‧‧‧多晶矽層

Claims (20)

  1. 一種含矽層(silicon-containing layer)的形成方法，包括下述步驟：沉積一第一非晶矽層，該沉積步驟包括輸送一含矽前驅物和一第一活化氣體至一處理區，以於一基材上沉積該第一非晶矽層，其中該含矽前驅物和該第一活化氣體被一電漿所活化，其中該第一活化氣體為氬氣(Argon)；沉積一第二非晶矽層於該第一非晶矽層上，該沉積步驟包括維持該含矽前驅物的一持續流量，同時輸送一第二活化氣體至該處理區，同時停止輸送該第一活化氣體，其中該含矽前驅物和該第二活化氣體被一電漿所活化，其中該第二活化氣體是氫氣(H2)；對該第一非晶矽層和該第二非晶矽層進行一脫氫製程(dehydrogenating)；以及在該脫氫製程之後對該第一非晶矽層和該第二非晶矽層進行一退火製程，以形成一多晶矽層。
  2. 如申請專利範圍第1項所述之方法，其中該含矽前驅物為矽烷(silane)。
  3. 如申請專利範圍第1項所述之方法，其中該退火製程係使用準分子雷射退火(Excimer Laser Annealing,ELA)來進行。
  4. 如申請專利範圍第1項所述之方法，更包括使用該含矽前驅物和該第一活化氣體，於該第二非晶矽層上形成一第三非晶矽層。
  5. 如申請專利範圍第1項所述之方法，其中該氬氣相對於該含矽前驅物的比率係介於60和200之間。
  6. 如申請專利範圍第1項所述之方法，其中該第二非晶矽層和該第一非晶矽層結合起來的厚度介於40nm至55nm之間。
  7. 如申請專利範圍第1項所述之方法，其中該脫氫製程包括將該第一非晶矽層和該第二非晶矽層加熱到大於或等於450℃。
  8. 一種含矽層的形成方法，包括下述步驟：沉積包括氮化矽(silicon nitride)的一第一緩衝層於一基材上；沉積包括氧化矽(silicon oxide)的一第二緩衝層於該第一緩衝層上；沉積一第一非晶矽層於該第二緩衝層上，該沉積步驟包括，在電漿存在的情況下，輸送一含矽前驅物和一第一活化氣體至一腔室(chamber)中的一處理區(processing region)，其中該第一活化氣體為氬氣；沉積一第二非晶矽層於該第一非晶矽層上，該沉積步驟包括 維持該含矽前驅物的一持續流量，同時在一電漿存在的情形下，輸送一第二活化氣體至該處理區，同時停止輸送該第一活化氣體，其中該第二活化氣體是氫氣；沉積一第三非晶矽層於該第二非晶矽層上，該沉積步驟包括在一電漿存在的情形下，輸送包括該含矽前驅物和該第一活化氣體的一第二沉積氣體至該處理區；對該第三非晶矽層、該第二非晶矽層和該第一非晶矽層進行一脫氫製程；以及在該脫氫製程之後對該第三非晶矽層、該第二非晶矽層和該第一非晶矽層進行一退火製程，以形成一多晶矽層。
  9. 如申請專利範圍第8項所述之方法，其中該含矽前驅物為矽烷或二矽乙烷(disilane)。
  10. 如申請專利範圍第8項所述之方法，其中該退火製程係使用準分子雷射退火來進行。
  11. 如申請專利範圍第8項所述之方法，其中該第二非晶矽層和該第一非晶矽層結合起來的厚度小於55nm。
  12. 如申請專利範圍第8項所述之方法，其中該氬氣相對於該含矽前驅物的比率係介於60和200之間。
  13. 如申請專利範圍第8項所述之方法，其中該第二非晶矽層和該第一非晶矽層結合起來的厚度介於40nm至55nm之間。
  14. 如申請專利範圍第1項所述之方法，其中該脫氫製程包括將該第一非晶矽層、該第二非晶矽層和該第三非晶矽層加熱到大於或等於450℃。
  15. 一種含矽層的形成方法，包括下述步驟：沉積包括氮化矽的一第一緩衝層於一基材上；沉積包括氧化矽的一第二緩衝層於該第一緩衝層上；沉積一第一非晶矽層於該第二緩衝層上，該沉積步驟包括，在一電漿存在的情形下，輸送包括矽烷和氫氣的一第一沉積氣體至一腔室中的一處理區；沉積一第二非晶矽層於該第一非晶矽層上，該沉積步驟包括，在一電漿存在的情形下，輸送包括矽烷和一惰性氣體的一第二沉積氣體至該處理區，其中一介面(interface)形成於該第一非晶矽層和該第二非晶矽層之間；對該第一非晶矽層和該第二非晶矽層進行一脫氫製程；以及在該脫氫製程之後，對該第二非晶矽層和該第一非晶矽層進行一退火製程，以形成一多晶矽層。
  16. 如申請專利範圍第15項所述之方法，其中該惰性氣體為氬氣。
  17. 如申請專利範圍第15項所述之方法，其中該退火製程係使用準分子雷射退火來進行。
  18. 如申請專利範圍第15項所述之方法，其中該第二非晶矽層和該第一非晶矽層結合起來的厚度小於55nm。
  19. 如申請專利範圍第15項所述之方法，其中該第二非晶矽層和該第一非晶矽層的厚度實質相等。
  20. 如申請專利範圍第15項所述之方法，其中該脫氫製程包括將該第一非晶矽層和該第二非晶矽層加熱到大於或等於450℃。
TW103114622A 2013-05-09 2014-04-23 含矽層的形成方法 TWI541865B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361821564P 2013-05-09 2013-05-09
US14/049,197 US9048099B2 (en) 2013-05-09 2013-10-08 Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal

Publications (2)

Publication Number Publication Date
TW201513173A TW201513173A (zh) 2015-04-01
TWI541865B true TWI541865B (zh) 2016-07-11

Family

ID=51865076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103114622A TWI541865B (zh) 2013-05-09 2014-04-23 含矽層的形成方法

Country Status (6)

Country Link
US (1) US9048099B2 (zh)
JP (1) JP6154547B2 (zh)
KR (2) KR20170010443A (zh)
CN (1) CN105189813A (zh)
TW (1) TWI541865B (zh)
WO (1) WO2014182433A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173644B1 (ko) * 2014-01-29 2020-11-03 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN105097669B (zh) * 2015-07-13 2019-05-03 深圳市华星光电技术有限公司 一种显示面板及其制造方法
TWI715645B (zh) * 2015-10-22 2021-01-11 美商應用材料股份有限公司 正形及縫隙填充非晶矽薄膜的沉積
CN106098628B (zh) * 2016-06-07 2019-04-02 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板
CN106847675B (zh) * 2017-04-21 2020-03-31 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示面板
SG11202009405VA (en) * 2018-04-03 2020-10-29 Applied Materials Inc Flowable film curing using h2 plasma
JP7233639B2 (ja) * 2019-04-19 2023-03-07 日新電機株式会社 シリコン膜の成膜方法
CN111725297B (zh) * 2020-06-08 2023-06-02 武汉华星光电半导体显示技术有限公司 有源层结构及其制作方法
CN113755816B (zh) * 2021-09-09 2023-12-19 理想万里晖真空装备(泰兴)有限公司 用于改善反应腔粉尘的预镀膜方法及所形成的预镀膜

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982637A (ja) * 1995-09-08 1997-03-28 Mitsui Toatsu Chem Inc 非晶質半導体薄膜の製造方法
US6169013B1 (en) 1997-03-07 2001-01-02 Sharp Laboratories Of America, Inc. Method of optimizing crystal grain size in polycrystalline silicon films
US5827773A (en) * 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
JPH11204794A (ja) * 1998-01-08 1999-07-30 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔの製造プロセスにおけるポリシリコン膜の形成方法
JP2001007024A (ja) * 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
US6649032B2 (en) * 2001-05-21 2003-11-18 Sharp Laboratories Of America, Inc. System and method for sputtering silicon films using hydrogen gas mixtures
US7186663B2 (en) 2004-03-15 2007-03-06 Sharp Laboratories Of America, Inc. High density plasma process for silicon thin films
JP4589606B2 (ja) 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
TWI229386B (en) 2003-07-01 2005-03-11 Au Optronics Corp Method for manufacturing polysilicon film on substrate
JP4951840B2 (ja) * 2004-03-12 2012-06-13 東京エレクトロン株式会社 プラズマ成膜装置、熱処理装置及びプラズマ成膜方法並びに熱処理方法
US7138307B2 (en) 2004-08-04 2006-11-21 Intel Corporation Method to produce highly doped polysilicon thin films
KR100732858B1 (ko) * 2005-05-13 2007-06-27 삼성에스디아이 주식회사 다결정질 박막의 현장 성장방법
JP5377061B2 (ja) * 2008-05-09 2013-12-25 株式会社半導体エネルギー研究所 光電変換装置
JP2009299164A (ja) * 2008-06-16 2009-12-24 Furukawa Electric Co Ltd:The 連続薄膜の形成方法、形成装置、薄膜付きガラス基板及び半導体装置素子
JP6010809B2 (ja) * 2010-08-31 2016-10-19 国立大学法人 琉球大学 半導体装置の製造方法
KR101752400B1 (ko) * 2010-09-03 2017-06-30 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
JP6006948B2 (ja) * 2011-03-17 2016-10-12 株式会社半導体エネルギー研究所 微結晶半導体膜、及び半導体装置の作製方法

Also Published As

Publication number Publication date
US9048099B2 (en) 2015-06-02
CN105189813A (zh) 2015-12-23
KR20170010443A (ko) 2017-01-31
WO2014182433A1 (en) 2014-11-13
TW201513173A (zh) 2015-04-01
JP2016526282A (ja) 2016-09-01
JP6154547B2 (ja) 2017-06-28
KR20150145265A (ko) 2015-12-29
US20140335680A1 (en) 2014-11-13

Similar Documents

Publication Publication Date Title
TWI541865B (zh) 含矽層的形成方法
JP4556329B2 (ja) 薄膜形成装置
US9818606B2 (en) Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
US9287137B2 (en) Methods for depositing a silicon containing layer with argon gas dilution
US7884035B2 (en) Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface
US9123707B2 (en) Methods for forming a hydrogen free silicon containing dielectric film
US9230796B2 (en) A-Si seasoning effect to improve SiN run-to-run uniformity
US20080268176A1 (en) Method of improving the uniformity of PECVD-deposited thin films
US9935183B2 (en) Multilayer passivation or etch stop TFT
JP5276979B2 (ja) 平坦基板を製造する方法
JP2009071280A (ja) プラズマｃｖｄ装置、微結晶半導体層の作製方法及び薄膜トランジスタの作製方法
US7521341B2 (en) Method of direct deposition of polycrystalline silicon
US7186663B2 (en) High density plasma process for silicon thin films
US8642376B2 (en) Methods for depositing a material atop a substrate
US7589031B2 (en) Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films
KR200490445Y1 (ko) 분리된 가스 피드 라인들을 갖는 플라즈마 프로세스 챔버
KR100773123B1 (ko) 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
Li et al. Structural analysis of polycrystalline silicon thin films produced by two different ICPCVD approaches
Won et al. Thin‐Film PECVD (AKT)
Park et al. Stabilization of Al2O3 gate oxide on plastic substrate for low temperature poly-silicon by in situ plasma treatment
KR101416069B1 (ko) 저온 박막 증착 방법
JP2022523171A (ja) ポリシリコンライナー
Han et al. Ultra-low temperature Poly-Si thin film by excimer laser recrystallization for flexible substrates
Park et al. Method of controlling film uniformity and composition of a PECVD-deposited A-SiN x: H gate dielectric film deposited over a large substrate surface

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees