CN100487878C - 半导体器件的制造方法及通过该方法制造的半导体 - Google Patents
半导体器件的制造方法及通过该方法制造的半导体 Download PDFInfo
- Publication number
- CN100487878C CN100487878C CNB2005100640649A CN200510064064A CN100487878C CN 100487878 C CN100487878 C CN 100487878C CN B2005100640649 A CNB2005100640649 A CN B2005100640649A CN 200510064064 A CN200510064064 A CN 200510064064A CN 100487878 C CN100487878 C CN 100487878C
- Authority
- CN
- China
- Prior art keywords
- under
- temperature
- silicon layer
- layer
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 46
- 239000010703 silicon Substances 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000000126 substance Substances 0.000 claims abstract 8
- 239000010410 layer Substances 0.000 claims description 82
- 238000000137 annealing Methods 0.000 claims description 72
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 15
- 239000000203 mixture Substances 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000012528 membrane Substances 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 2
- 238000001947 vapour-phase growth Methods 0.000 claims 6
- 230000003213 activating effect Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 8
- 238000005452 bending Methods 0.000 abstract description 7
- 239000012808 vapor phase Substances 0.000 abstract 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000002425 crystallisation Methods 0.000 description 31
- 230000008025 crystallization Effects 0.000 description 24
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 20
- 238000004151 rapid thermal annealing Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 13
- 239000011521 glass Substances 0.000 description 10
- 238000009413 insulation Methods 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000003344 environmental pollutant Substances 0.000 description 3
- 231100000719 pollutant Toxicity 0.000 description 3
- 238000001069 Raman spectroscopy Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000001237 Raman spectrum Methods 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002431 hydrogen Chemical group 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
公开了一种半导体器件的制造方法以及通过该方法制造的半导体器件。所述方法包括：使用等离子体增强化学气相沉积(PECVD)法和低压化学气相沉积(LPCVD)法中的任何一种方法在衬底上沉积包含非晶硅的硅层；在预定温度下、H2O气氛中退火所述硅层，以形成多晶硅层；在所述多晶硅层上形成栅极绝缘层；在所述多晶硅层中形成杂质区以界定所述源极区和漏极区；以及激活所述杂质区。因此，可以提供一种半导体器件，其中防止了衬底弯曲并且构成半导体层的多晶硅极佳。
Description
技术领域
本发明涉及一种半导体器件的制造方法，更具体而言，涉及一种通过其可防止衬底弯曲的半导体器件的制造方法以及通过该方法所制造的半导体器件。
背景技术
多晶硅用于有机发光显示装置的有源器件，通常为薄膜晶体管(TFT)，所述薄膜晶体管用于向像素区域和外围驱动区域提供电流。
通常，通过非晶硅的结晶来形成多晶硅。
通常，依据结晶温度，例如参照约500℃，用于结晶的方法可大体分为低温结晶法和高温结晶法。
使用准分子激光器的准分子激光退火(ELA)法主要用作低温结晶法。准分子激光退火法可使用玻璃衬底，因为其在约450℃的结晶温度下进行。然而，制造成本高并且衬底在最佳尺寸方面受到限制，由此增加了制造显示装置的总成本。
高温结晶法包括固相结晶法、快速热退火法等。低成本的退火法被广泛用作高温结晶法。
然而，由于固相结晶法需要在高于600℃的温度下加热20或更长时间以用于结晶，在结晶的多晶硅中包含许多晶体缺陷。因此，不能获得足够的电场迁移率，衬底易于在退火工艺、即热处理工艺期间变形，并且降低的结晶温度降低了生产率。因为固相结晶法也在高结晶温度下执行，所以不能使用玻璃衬底。
同时，尽管快速热退火(RTA)法可以以相对短的时间完成，但衬底易于由于严重的热冲击而变形，并且结晶的多晶硅具有较差的电特性。
因此，在结晶时需要使用低成本的高温退火法，以降低制造有源器件的成本。而且，需要使用廉价玻璃衬底的高温退火法，通过该方法玻璃衬底不弯曲并且结晶度极佳。
发明内容
因此，通过提供一种半导体器件的制造方法以及通过该方法制造的半导体器件，本发明解决了与传统器件相关的上述问题，所述方法能够使多晶硅以极佳的结晶度结晶并防止衬底在结晶时由于高的结晶温度而弯曲。
在本发明的一个示例性实施例中，半导体器件的制造方法包括：使用等离子体增强化学气相沉积(PECVD)法或低压化学气相沉积(LPCVD)法在衬底上沉积包含非晶硅的硅层；在预定温度下、H2O气氛中退火所述硅层，以形成多晶硅层；在所述多晶硅层上形成栅极绝缘层；在所述多晶硅层中形成杂质区；以及激活所述杂质区。
在本发明的另一示例性实施例中，半导体器件的制造方法包括：使用等离子体增强化学气相沉积(PECVD)法或低压化学气相沉积(LPCVD)法在衬底上沉积包含非晶硅的硅层；用杂质离子掺杂所述硅层以界定源极区和漏极区；构图所述非晶硅以形成半导体层；在所述衬底上方、所述半导体层上形成栅极绝缘层；在所述栅极绝缘层上形成栅电极，所述栅电极对应于所述半导体层的沟道区；以及在预定温度下、H2O气氛中退火所述非晶硅层，从而使所述非晶硅结晶并激活所述杂质离子。
在本发明的又一示例性实施例中，半导体器件的制造方法包括：在衬底上形成栅电极；在所述衬底上方、所述栅电极上形成栅极绝缘层；使用等离子体增强化学气相沉积(PECVD)法或低压化学气相沉积(LPCVD)法在所述栅极绝缘层上沉积包含非晶硅的硅层；将杂质离子掺杂到所述硅层中使用光致抗蚀剂以界定源极区和漏极区；以及去除所述光致抗蚀剂，然后在确定的温度下、H2O气氛中退火所述非晶硅，从而使所述非晶硅结晶并激活所述杂质离子。
在本发明的又一示例性实施例中，通过所述方法制造半导体器件，其中所述半导体器件是薄膜晶体管。
附图说明
现将参照附图并参考其某些示例性实施例描述本发明的上述和其他特征，附图中：
图1A至1E顺序说明了根据本发明第一实施例的半导体器件的制造方法；
图2A至2E顺序说明了根据本发明第二实施例的半导体器件的制造方法；
图3A至3D顺序说明了根据本发明第三实施例的半导体器件的制造方法；
图4说明了通过本发明的实施例制造的多晶硅薄膜的FWHM。
具体实施方式
以下将参照附图更充分地描述本发明，附图中表示了本发明的实施例。在附图中，为了清楚起见，夸大了层和区域的厚度。
图1A至1E顺序说明了根据本发明第一实施例的半导体器件的制造方法。
参照图1A，在衬底10上沉积非晶硅层或包含大量非晶硅的硅层12。此时，通常所使用的绝缘和透明玻璃衬底用作衬底10。
使用通常的沉积方法、如等离子体增强化学气相沉积(PECVD)法或低压化学气相沉积(LPCVD)法来沉积硅层12。使用SiH4+Ar和/或H2，在1至1.5Torr的压力下和约330至约430℃的温度下执行PECVD法。此外，使用Si2H6+Ar，在0.2至0.4Torr的压力下和约400至约500℃的温度下执行LPCVD法。
另外，为了防止在衬底中产生的污染物或类似物扩散到硅层中，或者为了增强硅层和衬底之间的界面特性，在沉积非晶硅层之前，可在衬底上进一步形成缓冲层，如氮化硅(SiNx)层或氧化硅(SiO2)层。
然后退火非晶硅层或包含大量非晶硅的硅层12，如图1B所示。此时，当加热硅层时，非晶硅熔化。同时，非晶硅冷却并结晶为多晶硅。然后构图多晶硅以形成半导体层12a。
在本发明中，快速热退火(RTA)工艺或在炉中的通常的高温退火工艺用作退火工艺。传统的退火在惰性N2或O2气氛中进行，而本发明中的退火在H2O气氛中进行。
与N2或O2气氛中的退火相比，H2O气氛中的退火在相同温度的条件下缩短了退火时间，在相同时间的条件下降低了退火温度。
更具体而言，作为透明绝缘衬底的传统玻璃衬底由于高温而弯曲，而本发明的衬底不会弯曲，因为退火温度可被降低。
在本发明中，退火温度优选在550至750℃的范围内，更优选地，退火温度在600至710℃的范围内，因为可以以适当的退火时间获得极佳的多晶硅。当退火温度低于550℃时，可能不能实现结晶，当退火温度高于750℃时，衬底会弯曲。
此外，优选H2O的压力在10000Pa至2MPa的范围内。结晶速率与压力成比例，因此，当压力过低时，结晶速率变低并且退火时间变长，影响衬底。另一方面，过高的压力会导致爆炸。出于这些原因，对于退火，10000Pa至2MPa的压力是适合的。
同时，优选将硅层沉积到小于2000埃的厚度。小的厚度有助于结晶。然而，当多晶硅用于形成薄膜晶体管时，过小的厚度会影响器件特性。因此，优选将硅层沉积到300至1000埃的厚度。
如图1C所示，在半导体层12a上形成SiO2或SiNx的栅极绝缘层14。形成栅电极16，以对应于半导体层12a的有源沟道区100c，如图1D所示。
使用栅电极16作为掩模，离子被掺杂到半导体层12a中，以形成源极区和漏极区100a和100b。通过准分子激光退火(ELA)工艺、RTA工艺或炉中的退火工艺，优选RTA或炉中的退火工艺，来激活掺杂由离子的半导体层12a，如图1E所示。
接下来，在衬底的整个表面上方、栅电极16上形成层间绝缘层，如SiO2或SiNx。然后构图层间绝缘层以暴露源极区和漏极区100a和100b，并且形成源电极和漏电极，由此完成半导体器件。
图2A至2E顺序说明了根据本发明第二实施例的半导体器件的制造方法。现将参照图2A至2E描述本发明的第二实施例。
参照图2A，在衬底20上沉积非晶硅层或包含大量非晶硅的硅层22。此时，通常所使用的绝缘和透明玻璃衬底用作衬底20。
使用通常的沉积方法、如等离子体增强化学气相沉积(PECVD)法或低压化学气相沉积(LPCVD)法来沉积硅层。使用SiH4+Ar和/或H2，在1至1.5Torr的压力下和约330至约430℃的温度下执行PECVD法。此外，使用Si2H6+Ar，在0.2至0.4Torr的压力下和约400至约500℃的温度下执行LPCVD法。
另外，为了防止在衬底中产生的污染物或类似物扩散到硅层中，或者为了增强硅层和衬底之间的界面特性，在沉积非晶硅层之前，可在衬底上进一步形成缓冲层，如SiNx或SiO2。
然后在硅层22中的沟道区200c上、而不是之后将对应于源极区和漏极区200a和200b的区域上，涂敷光致抗蚀剂，并且将杂质离子注入到硅层22中。
通过例如光刻和蚀刻工艺去除光致抗蚀剂，然后构图掺杂有杂质的硅层22，如图2B所示。
然后在图案化的硅层22上形成如SiO2或SiNx的无机绝缘层的栅极绝缘层24，如图2C所示。
接下来，如图2D所示，在对应于沟道区200c的区域中形成栅极26，并进行退火。
在退火工艺期间，掺杂到源极区和漏极区200a和200b中的杂质离子被激活同时包含非晶硅的硅层22结晶为多晶硅层22a。
在本发明中，如快速热退火(RTA)工艺的通常高温退火工艺用作退火工艺。传统的退火在惰性N2或O2气氛中进行，而本发明中的退火在H2O气氛中进行。
与N2或O2气氛中的退火相比，H2O气氛中的退火在相同温度的条件下缩短了退火时间，在相同时间的条件下降低了退火温度。
更具体而言，作为透明绝缘衬底的传统玻璃衬底由于高温而弯曲，而本发明的衬底不会弯曲，因为退火温度可被降低。
在本发明中，退火温度优选在550至750℃的范围内，更优选地，退火温度在600至710℃的范围内，因为可以以适当的退火时间获得极佳的多晶硅。当退火温度低于550℃时，可能不能实现结晶，当退火温度高于750℃时，衬底会弯曲。
此外，优选H2O的压力在10000Pa至2MPa的范围内。结晶速率与压力成比例，因此，当压力过低时，结晶速率变低并且退火时间变长，影响衬底。另一方面，过高的压力会导致爆炸。出于这些原因，对于退火，10000Pa至2MPa的压力是适合的。
同时，优选将硅层22沉积到小于2000埃的厚度。小的厚度有助于结晶。然而，当多晶硅用于形成薄膜晶体管时，过小的厚度会影响器件特性。因此，优选将硅层沉积到300至1000埃的厚度。
尽管上述工艺足够获得多晶硅，但本发明可进一步包括一退火工艺以降低形成的多晶硅中的缺陷。
可通过准分子激光退火工艺或炉中的加热来执行所述进一步的退火工艺。
接下来，如图2E所示，在衬底的整个表面上方、栅电极26上形成层间绝缘层28，并且蚀刻层间绝缘层28以及栅极绝缘层24两者以形成接触孔，从而使源极区和漏极区200a和200b敞开。将金属填充到接触孔中以形成源电极和漏电极29a和29b，由此完成薄膜晶体管。
图3A至3D顺序说明了根据本发明第三实施例的半导体器件的制造方法。现将参照图3A至3D描述根据本发明第三实施例的半导体器件的制造方法。
参照图3A，进行构图以在衬底30上形成栅电极36。此时，通常所使用的绝缘和透明玻璃衬底用作衬底30。
另外，为了防止在衬底中产生的污染物或类似物扩散到电极中，或者为了增强衬底和电极之间的界面特性，可在衬底30上形成缓冲层，如SiNx或SiO2。
然后在衬底30的整个表面上方、栅电极36上形成如SiO2或SiNx的无机绝缘层的栅极绝缘层34。
接下来，在栅极绝缘层34上沉积非晶硅层或包含大量非晶硅的硅层32，如图3B所示。
使用通常的沉积方法、如等离子体增强化学气相沉积(PECVD)法或低压化学气相沉积(LPCVD)法来沉积硅层32。使用SiH4+Ar和/或H2，在1至1.5Torr的压力下和约330至约430℃的温度下执行PECVD法。此外，使用Si2H6+Ar，在0.2至0.4Torr的压力下和约400至约500℃的温度下执行LPCVD法。
然后在硅层32中的沟道区300c上、而不是之后将对应于源极区和漏极区300a和300b的区域上，涂敷光致抗蚀剂，并且将杂质离子注入到硅层32中，如图3C所示。
接下来，进行退火。在退火工艺期间，掺杂到源极区和漏极区300a和300b中的杂质离子被激活同时包含非晶硅的硅层32结晶为多晶硅层32a。
在本发明中，如快速热退火(RTA)工艺的通常高温退火工艺用作退火工艺。传统的退火在惰性N2或O2气氛中进行，而本发明中的退火在H2O气氛中进行。
与N2或O2气氛中的退火相比，H2O气氛中的退火在相同温度的条件下缩短了退火时间，在相同时间的条件下降低了退火温度。
更具体而言，作为透明绝缘衬底的传统玻璃衬底由于高温而弯曲，而根据本发明的衬底不会弯曲，因为退火温度可被降低。
在本发明中，退火温度优选在550至750℃的范围内，更优选地，退火温度在600至710℃的范围内，因为可以以适当的退火时间获得极佳的多晶硅。当退火温度低于550℃时，可能不能实现结晶，当退火温度高于750℃时，衬底会弯曲。
此外，优选H2O的压力在10000Pa至2MPa的范围内。结晶速率与压力成比例，因此，当压力过低时，结晶速率变低并且退火时间变长，影响衬底。另一方面，过高的压力会导致爆炸。出于这些原因，对于退火，10000Pa至2MPa的压力是适合的。
同时，优选将硅层32沉积到小于2000埃的厚度。小的厚度有助于结晶。然而，当多晶硅用于形成薄膜晶体管时，过小的厚度会影响器件特性。因此，优选将硅层沉积到300至1000埃的厚度。
尽管上述工艺足够获得多晶硅，但本发明可进一步包括一退火工艺以降低所形成的多晶硅中的缺陷。
可通过准分子激光退火工艺或炉中的加热来执行所述进一步的退火工艺。
在本发明中，所预期的是，所述半导体器件为薄膜晶体管。该薄膜晶体管可以是其中栅电极36形成在多晶硅层32a上方的顶部栅极薄膜晶体管，也可以是其中栅电极36形成在多晶硅层32a下方的底部栅极薄膜晶体管。
下文中，提出了本发明的示例性实施例。然而，以下所述的实例仅仅意于辅助理解本发明，而并非限制本发明。
实例1至3
在衬底上沉积厚度500埃的非晶硅层。作为沉积方法，在实例1中使用低压化学气相沉积(LPCVD)法，在实例2中使用包含2％或更少氢的等离子体增强化学气相沉积(PECVD)法，在实例3中使用包含10％或更多氢的等离子体增强化学气相沉积(PECVD)法。使用在710℃下小于10分钟的快速热退火(RTA)工艺退火非晶硅层并使其结晶。在H2O气氛中，使用O2或N2载气执行退火。所形成的多晶硅的拉曼谱如图4所示。
参照图4，可以看出，通过根据本发明的实例1至3退火非晶硅所得到的多晶硅具有极佳的结晶度，因为拉曼峰值的半高宽(FWHM)在4.5至7.5cm-1的范围内。考虑到通过通常方法制造的多晶硅具有大于8.0cm-1的拉曼峰值，可以看出，通过使用低压化学气相沉积(LPCVD)法或等离子体增强化学气相沉积(PECVD)法来沉积非晶硅，然后在H2O气氛中通过RTA工艺使所沉积的非晶硅结晶，本发明中的结晶度变得极佳。
所制造的多晶硅薄膜适用于薄膜晶体管，而薄膜晶体管可用于平板显示装置，如有机发光显示装置或液晶显示装置。
如上所述，根据本发明，当使用LPCVD或PECVD沉积非晶硅并使用固相结晶法使其结晶时，可以通过使用H2O退火气氛来降低退火时间和退火温度，由此防止工艺缺陷、如弯曲的衬底，并改善多晶硅的结晶度。
尽管已参照其某些示例性实施例描述了本发明，但本领域技术人员应理解的是，在不偏离由所附权利要求及其等同物所限定的本发明的主旨和范围的前提下，可以对本发明进行各种修改和变化。
本申请要求于2004年6月30日提交的韩国专利申请No.2004-50863的优先权，其全部内容在此引入作为参考。
Claims (19)
1.一种半导体器件的制造方法，包括：
使用等离子体增强化学气相淀积法或低压化学气相淀积法在衬底上淀积包含非晶硅的硅层；
在550至750℃范围内的温度下、H2O气氛中退火所述硅层，以形成多晶硅层；
在所述多晶硅层上形成栅极绝缘层；
在所述多晶硅层中形成杂质区以界定源极区和漏极区；以及
激活所述杂质区，
其中所述H2O气氛的压力在10000Pa至2MPa的范围内。
2.根据权利要求1所述的方法，其中所述温度在600至710℃的范围内。
3.根据权利要求1所述的方法，其中所述硅层具有小于2000埃的厚度。
4.根据权利要求3所述的方法，其中所述硅层具有300至1000埃的厚度。
5.根据权利要求1所述的方法，其中激活所述杂质区包括使所述多晶硅层中的非结晶化的非晶硅结晶同时通过用激光辐射所述杂质区来激活所述杂质区。
6.根据权利要求1所述的方法，其中使用SiH4以及Ar和/或H2，在1至1.5Torr的压力下和330至430℃的温度下执行等离子体增强化学气相淀积法，并且使用Si2H6以及Ar，在0.2至0.4Torr的压力下和400至500℃的温度下执行低压化学气相淀积法。
7.一种半导体器件的制造方法，包括：
使用等离子体增强化学气相淀积法或低压化学气相淀积法在衬底上淀积包含非晶硅的硅层；
用杂质离子掺杂所述硅层以界定源极区和漏极区；
构图所述非晶硅以形成半导体层；
在所述衬底的整个表面上方、所述半导体层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅电极，所述栅电极对应于所述半导体层的沟道区；以及
在550至750℃范围内的温度下、H2O气氛中退火所述非晶硅层，从而使所述非晶硅结晶并激活所述杂质离子，
其中所述H2O气氛的压力在10000Pa至2MPa的范围内。
8.根据权利要求7所述的方法，其中所述温度在600至710℃的范围内。
9.根据权利要求7所述的方法，其中所述硅层具有小于2000埃的厚度。
10.根据权利要求9所述的方法，其中所述硅层具有300至1000埃的厚度。
11.根据权利要求7所述的方法，其中使用SiH4以及Ar和/或H2，在1至1.5Torr的压力下和330至430℃的温度下执行等离子体增强化学气相淀积法，并且使用Si2H6以及Ar，在0.2至0.4Torr的压力下和400至500℃的温度下执行低压化学气相淀积法。
12.一种半导体器件的制造方法，包括：
在衬底上形成栅电极；
在所述衬底的整个表面上方、所述栅电极上形成栅极绝缘层；
使用等离子体增强化学气相淀积法或低压化学气相淀积法在所述栅极绝缘层上淀积包含非晶硅的硅层；
使用光致抗蚀剂作为掩模将杂质离子掺杂到所述硅层中以界定源极区和漏极区；
去除所述光致抗蚀剂，然后在550至750℃范围内的温度下、H2O气氛中退火所述非晶硅，从而使所述非晶硅结晶并激活所述杂质离子；以及
在所述源极区和漏极区中形成源电极和漏电极，
其中所述H2O气氛的压力在10000Pa至2MPa的范围内。
13.根据权利要求12所述的方法，其中所述温度在600至710℃的范围内。
14.根据权利要求12所述的方法，其中所述硅层具有小于2000埃的厚度。
15.根据权利要求14所述的方法，其中所述硅层具有300至1000埃的厚度。
16.根据权利要求12所述的方法，其中使用SiH4以及Ar和/或H2，在1至1.5Torr的压力下和330至430℃的温度下执行等离子体增强化学气相淀积法，并且使用Si2H6以及Ar，在0.2至0.4Torr的压力下和400至500℃的温度下执行低压化学气相淀积法。
17.根据权利要求1所述的方法，其中所述半导体器件是薄膜晶体管。
18.根据权利要求17所述的方法，其中构成所述薄膜晶体管的半导体层的多晶硅薄膜具有在4.5至7.5cm-1范围内的半最大值全宽度。
19.根据权利要求17所述的方法，其中所述薄膜晶体管用于有机发光显示装置和液晶显示装置中的至少一种。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050863A KR100666552B1 (ko) | 2004-06-30 | 2004-06-30 | 반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는반도체 소자 |
| KR50863/04 | 2004-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1716552A CN1716552A (zh) | 2006-01-04 |
| CN100487878C true CN100487878C (zh) | 2009-05-13 |
Family
ID=35514519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100640649A Active CN100487878C (zh) | 2004-06-30 | 2005-04-06 | 半导体器件的制造方法及通过该方法制造的半导体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7696030B2 (zh) |
| JP (1) | JP4188330B2 (zh) |
| KR (1) | KR100666552B1 (zh) |
| CN (1) | CN100487878C (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070042536A1 (en) * | 2005-08-17 | 2007-02-22 | Chi-Wen Chen | Thin film transistor and method for manufacturing the same |
| KR100810638B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR20080067158A (ko) * | 2007-01-15 | 2008-07-18 | 삼성전자주식회사 | 표시장치 |
| KR101015847B1 (ko) | 2008-01-18 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR101097318B1 (ko) * | 2009-11-25 | 2011-12-21 | 삼성모바일디스플레이주식회사 | 유기 발광 소자 및 이의 제조 방법 |
| US10319872B2 (en) | 2012-05-10 | 2019-06-11 | International Business Machines Corporation | Cost-efficient high power PECVD deposition for solar cells |
| CN103320855B (zh) * | 2013-05-27 | 2016-08-10 | 上海华虹宏力半导体制造有限公司 | 多晶硅薄膜层淀积方法 |
| CN103390592B (zh) | 2013-07-17 | 2016-02-24 | 京东方科技集团股份有限公司 | 阵列基板制备方法、阵列基板以及显示装置 |
| CN107910378B (zh) * | 2017-11-14 | 2021-01-26 | 京东方科技集团股份有限公司 | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 |
| JP2019110185A (ja) * | 2017-12-18 | 2019-07-04 | 株式会社アルバック | 太陽電池の製造方法 |
| CN111725297B (zh) * | 2020-06-08 | 2023-06-02 | 武汉华星光电半导体显示技术有限公司 | 有源层结构及其制作方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304670A (ja) | 1987-06-04 | 1988-12-12 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| JP3143967B2 (ja) | 1991-07-09 | 2001-03-07 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| US6013565A (en) * | 1991-12-16 | 2000-01-11 | Penn State Research Foundation | High conductivity thin film material for semiconductor device |
| JPH05182919A (ja) | 1992-01-07 | 1993-07-23 | Fujitsu Ltd | 多結晶シリコン薄膜の製造方法 |
| US5466641A (en) * | 1992-06-15 | 1995-11-14 | Kawasaki Steel Corporation | Process for forming polycrystalline silicon film |
| CN1095204C (zh) | 1993-03-12 | 2002-11-27 | 株式会社半导体能源研究所 | 半导体器件和晶体管 |
| KR100299292B1 (ko) | 1993-11-02 | 2001-12-01 | 이데이 노부유끼 | 다결정실리콘박막형성방법및그표면처리장치 |
| JP3477836B2 (ja) | 1994-08-05 | 2003-12-10 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JP3306258B2 (ja) | 1995-03-27 | 2002-07-24 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JPH09107102A (ja) | 1995-10-09 | 1997-04-22 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| US6146905A (en) * | 1996-12-12 | 2000-11-14 | Nortell Networks Limited | Ferroelectric dielectric for integrated circuit applications at microwave frequencies |
| JP3924828B2 (ja) | 1996-12-26 | 2007-06-06 | セイコーエプソン株式会社 | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 |
| JPH10275913A (ja) * | 1997-03-28 | 1998-10-13 | Sanyo Electric Co Ltd | 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法 |
| JPH11261078A (ja) | 1999-01-08 | 1999-09-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2000315794A (ja) | 1999-04-28 | 2000-11-14 | Ishikawajima Harima Heavy Ind Co Ltd | 薄膜トランジスタの製造方法。 |
| JP2001210726A (ja) * | 2000-01-24 | 2001-08-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP4201239B2 (ja) | 2001-11-30 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2004241397A (ja) * | 2003-01-23 | 2004-08-26 | Dainippon Printing Co Ltd | 薄膜トランジスタおよびその製造方法 |
| KR100623251B1 (ko) * | 2004-02-19 | 2006-09-18 | 삼성에스디아이 주식회사 | 다결정 실리콘 박막의 제조 방법 및 이를 사용하여제조되는 다결정 실리콘을 사용하는 박막 트랜지스터 |
-
2004
- 2004-06-30 KR KR1020040050863A patent/KR100666552B1/ko active IP Right Grant
-
2005
- 2005-03-18 US US11/082,982 patent/US7696030B2/en active Active
- 2005-03-18 JP JP2005079277A patent/JP4188330B2/ja active Active
- 2005-04-06 CN CNB2005100640649A patent/CN100487878C/zh active Active
Non-Patent Citations (2)
| Title |
|---|
| Polycrystalline Silicon Thin-film Transistors Fabricatedbydefect reduction Methods. H.watakabe et al.IEEE Transactions on Electron devices,Vol.49 No.12. 2002 |
| Polycrystalline Silicon Thin-film Transistors Fabricatedbydefect reduction Methods. H.watakabe et al.IEEE Transactions on Electron devices,Vol.49 No.12. 2002 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060003501A1 (en) | 2006-01-05 |
| KR100666552B1 (ko) | 2007-01-09 |
| CN1716552A (zh) | 2006-01-04 |
| US7696030B2 (en) | 2010-04-13 |
| KR20060001706A (ko) | 2006-01-06 |
| JP4188330B2 (ja) | 2008-11-26 |
| JP2006019698A (ja) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100487878C (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| CN100565824C (zh) | 半导体器件的制造方法及通过该方法制造的半导体器件 | |
| CN100419952C (zh) | 制造半导体器件的方法和由此方法制造的半导体器件 | |
| WO2015165164A1 (zh) | 低温多晶硅薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
| JPH10200120A (ja) | 半導体装置の製造方法 | |
| US6869834B2 (en) | Method of forming a low temperature polysilicon thin film transistor | |
| US20070077735A1 (en) | Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor | |
| KR101257846B1 (ko) | 단결정 실리콘 제조방법 및 이를 이용한 ｔｆｔ의 제조방법 | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| KR100796607B1 (ko) | 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법 | |
| KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| JPH0661489A (ja) | 薄膜トランジスタの製造方法 | |
| KR0139741B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100659911B1 (ko) | 다결정 실리콘 형성방법 및 이를 이용한 박막트랜지스터의 제조 방법 | |
| KR20050113294A (ko) | 다결정 실리콘 박막 구조체 및 그 제조 방법 및 이를이용하는 ｔｆｔ의 제조방법 | |
| KR0138874B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09246557A (ja) | 半導体装置およびその製造方法 | |
| KR20040085496A (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR20060074215A (ko) | 박막 트랜지스터 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121017 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121017 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |