JP2006019698A - 半導体素子の製造方法及び半導体素子 - Google Patents
半導体素子の製造方法及び半導体素子 Download PDFInfo
- Publication number
- JP2006019698A JP2006019698A JP2005079277A JP2005079277A JP2006019698A JP 2006019698 A JP2006019698 A JP 2006019698A JP 2005079277 A JP2005079277 A JP 2005079277A JP 2005079277 A JP2005079277 A JP 2005079277A JP 2006019698 A JP2006019698 A JP 2006019698A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor device
- silicon film
- range
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000010438 heat treatment Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 42
- 239000010703 silicon Substances 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 34
- 238000002425 crystallisation Methods 0.000 claims abstract description 31
- 230000008025 crystallization Effects 0.000 claims abstract description 25
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 230000003213 activating effect Effects 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 78
- 239000010409 thin film Substances 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 12
- 229910004205 SiNX Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 238000004151 rapid thermal annealing Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 238000004880 explosion Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 結晶性が優良な多結晶シリコンを結晶化すると同時に結晶化時高温の結晶化温度による基板の曲がりを防止する。
【解決手段】 基板上に非晶質シリコンを含むシリコンフィルムをＰＥＣＶＤ法又はＬＰＣＶＤ法によって蒸着する段階，シリコンフィルムをＨ２Ｏ雰囲気，一定温度下で熱処理して多結晶シリコン膜を形成する段階，多結晶シリコン膜上部にゲート絶縁膜を形成する段階，多結晶シリコン膜に不純物領域を形成してソース／ドレイン領域を定義する段階，及び不純物領域を活性化する段階を含む。
【選択図】図１Ｅ
【解決手段】 基板上に非晶質シリコンを含むシリコンフィルムをＰＥＣＶＤ法又はＬＰＣＶＤ法によって蒸着する段階，シリコンフィルムをＨ２Ｏ雰囲気，一定温度下で熱処理して多結晶シリコン膜を形成する段階，多結晶シリコン膜上部にゲート絶縁膜を形成する段階，多結晶シリコン膜に不純物領域を形成してソース／ドレイン領域を定義する段階，及び不純物領域を活性化する段階を含む。
【選択図】図１Ｅ
Description
本発明は，半導体素子の製造方法に関し，さらに詳細には，基板の曲がりを防止することが可能な半導体素子の製造方法及び半導体素子に関する。
有機電界発光素子を用いる能動形素子には，通常，画素領域と周辺駆動領域に電流を供給するために使用される薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）には多結晶シリコンが用いられる。
多結晶シリコンは，一般的に，非晶質シリコンを結晶化させることによって形成する。通常の結晶化方法では，結晶化温度を基準にして分類されて５００℃前後に大別して低温結晶化法と高温結晶化法に分けられる。
低温結晶化法としては，エキシマレーザを用いるＥＬＡ（Ｅｘｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）法が主に使用される。かかるエキシマレーザニーリング法は，結晶化温度が４５０℃程度で工程が進められてガラス基板を用いることができるが，製造費用が高くて基板の最適大きさが制限されるので全体ディスプレー製造費用が上昇する，という問題がある。
高温結晶化法としては，固相熱処理法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ），急速熱処理法（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ Ｐｒｏｃｅｓｓ）などがあり，低費用熱処理方法が広く使用される。
しかしながら，固相熱処理法は，６００℃以上で２０時間以上加熱して結晶化しなければならないので結晶化された多結晶シリコンに結晶欠陥（ｄｅｆｅｃｔ）が多く含まれて充分な電界移動度を得ることができず，さらに，熱処理工程中に基板が変形しやすくて結晶化温度を低くめる場合には生産性が低下する，という問題がある。また，高温の結晶化温度を用いるためガラス基板を用いることができない，という問題がある。
一方，急速熱処理法（ＲＴＡ）は，比較的短い時間で工程が行なうことが可能であるが，甚だしい熱衝撃によって基板が変形してしまい，結晶化された多結晶シリコンについて良好な電気的特性を得ることができない，という問題がある。
このため，能動形素子の製造費用を節減するためには結晶化時費用が低廉な高温熱処理法を用いる必要性があるが低費用のガラス基板を用いながらも基板の曲がりのような問題点が発生せずに結晶性も優良な高温熱処理法を開発する必要性がある。
したがって，本発明は，上記問題点を解決するために案出したものであって，本発明の目的は，結晶性が優良な多結晶シリコンを結晶化すると同時に結晶化時高温の結晶化温度による基板の曲がりを防止することが可能な新規かつ改良された半導体素子の製造方法及びこれを用いて製造される半導体素子を提供することにある。
上記課題を解決するため，本発明の第１の観点においては，基板上に非晶質シリコンを含むシリコンフィルムをＰＥＣＶＤ法又はＬＰＣＶＤ法によって蒸着する段階と；前記シリコンフィルムをＨ２Ｏ雰囲気，一定温度下で熱処理して多結晶シリコン膜を形成する段階と；前記多結晶シリコン膜上部にゲート絶縁膜を形成する段階と；前記多結晶シリコン膜に不純物領域を形成する段階；及び前記不純物領域を活性化する段階を含むことを特徴とする半導体素子の製造方法が提供される。
上記課題を解決するため，本発明の第２の観点においては，基板上に非晶質シリコンを含むシリコンフィルムをＬＰＣＶＤ法又はＰＥＣＶＤ法で蒸着する段階と；前記シリコンフィルムを不純物でドーピングしてソース／ドレイン領域を定義する段階と；前記非晶質シリコンをパターニングして半導体層を形成する段階と；前記半導体層に上部に基板全面にかけてゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上部に前記半導体層のチャネル領域に対応するゲート電極を形成する段階；及びＨ２Ｏ雰囲気，一定温度下で熱処理して前記非晶質シリコンを結晶化すると同時に不純物を活性化する段階を含むことを特徴とする半導体素子の製造方法が提供される。
上記課題を解決するため，本発明の第３の観点においては，基板上にゲート電極を形成する段階と；前記ゲート電極上部に基板全面にかけてゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上部に非晶質シリコンを含むシリコンフィルムをＬＰＣＶＤ法又はＰＥＣＶＤ法で蒸着する段階と；フォトレジストを用いて不純物を前記シリコンフィルムに浸透させてソース／ドレイン領域を定義する段階；及びフォトレジストを除去した後Ｈ２Ｏ雰囲気，一定温度下で熱処理して前記非晶質シリコンを結晶化すると同時に不純物を活性化する段階を含むことを特徴とする半導体素子の製造方法が提供される。
上記課題を解決するため，本発明の第４の観点においては，上記請求項１に記載の方法によって製造される半導体素子が薄膜トランジスタであることを特徴とする。
本発明では，非晶質シリコンをＬＰＣＶＤ法又はＰＥＣＶＤ法で蒸着した後固相結晶化法を用いて非晶質シリコンの結晶化時熱処理雰囲気でＨ２Ｏを用いることによって熱処理時間及び熱処理温度を減らすことができ，基板の曲がりなどのような工程上の不良を防止して多結晶シリコンの結晶性を向上させることができる。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
（第１の実施の形態）
まず，図１に基づいて，第１の実施の形態にかかる半導体素子の製造方法について説明する。なお，図１Ａ〜図１Ｅは，第１の実施の形態にかかる半導体素子の製造方法を順序的に示した断面図である。
まず，図１に基づいて，第１の実施の形態にかかる半導体素子の製造方法について説明する。なお，図１Ａ〜図１Ｅは，第１の実施の形態にかかる半導体素子の製造方法を順序的に示した断面図である。
まず，図１Ａに示すように，基板１０上に非晶質シリコン又は非晶質シリコンを多量で含むシリコンフィルム１２を蒸着する。このとき，基板１０としては，通常使用される絶縁性透明ガラス基板を用いる。
シリコンフィルムの蒸着方法としては，ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）又はＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの通常の蒸着方法を用いることができる。ＰＥＣＶＤ法は，３３０℃〜４３０℃の温度範囲で，１〜１．５Ｔｏｒｒの圧力範囲で，ＳｉＨ４＋Ａｒ及び／又はＨ２を用いて実行する。また，ＬＰＣＶＤは，４００〜５００℃の温度範囲で，０．２〜０．４Ｔｏｒｒの圧力範囲で，Ｓｉ２Ｈ６＋Ａｒを用いて実行される。
このとき，非晶質シリコンフィルムを蒸着する前に基板上に基板から発生する汚染物などがシリコンフィルムに拡散されることを防止し，シリコンフィルムと基板間の界面特性を改善するためにＳｉＮｘ又はＳｉＯ２などのバッファー層をさらに形成することができる。
その後，図１Ｂに示すように，非晶質シリコン又は非晶質シリコンを多量含むシリコンフィルム１２を熱処理する。このとき，シリコンフィルムに熱が加えられる場合，非晶質シリコンが溶けると同時に冷却されながら多結晶シリコンが結晶化した後，パターニングして半導体層１２ａを形成する。
本実施形態においては，熱処理工程としてはＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）又は炉（ｆｕｒｎａｃｅ）のような通常の高温熱処理工程で使用される方法を用いる。熱処理雰囲気は，従来には非活性であるＮ２又はＯ２雰囲気で熱処理を進行しているが，本実施形態においてはＨ２Ｏ雰囲気で熱処理を進行する。
Ｈ２Ｏ雰囲気で熱処理をする場合には，Ｎ２又はＯ２雰囲気で熱処理する場合よりも，同一温度とすれば熱処理時間が短縮され，同一時間とすれば熱処理温度が減少される。
特に，従来の場合には透明絶縁基板であるガラスなどのような場合，高温で基板が曲がる問題が発生するが，本実施形態のように熱処理温度を減少させることができる場合には基板の曲がりを防止することができる。
本実施形態にかかる熱処理温度は，５５０〜７５０℃の温度範囲にあることが好ましく，６００〜７１０℃の温度範囲であることがより一層望ましい。５５０℃以下の温度である場合には，結晶化が実行されないので好ましくない。また，７５０℃以上の温度である場合には基板が曲がる可能性があるので好ましくない。また，６００〜７１０℃の温度範囲では，好適な熱処理時間で優良な多結晶シリコンを得ることができるのでより一層好ましい。
さらに，Ｈ２Ｏの圧力は，１０，０００〜２ＭＰａであるのが好ましい。結晶化速度が圧力に比例するので，圧力が低過ぎる場合には，結晶化速度が遅くて熱処理時間が長くなるため，基板に悪影響を与えるので好ましくない。また，あまりに高圧である場合には爆発の危険があるので好ましくない。このことから，１０，０００〜２ＭＰａの圧力で熱処理するのが好ましい。
一方，蒸着されるシリコンフィルムの２，０００オングストローム以下に蒸着するのが好ましく，厚さが薄いほど結晶化が容易である。しかしながら，あまり薄い場合には，多結晶シリコンが薄膜トランジスタを形成する場合に素子の特性に影響を与えるので，３００〜１，０００オングストロームの厚さで蒸着するのが好ましい。
さらに，図１Ｃに示すように，半導体層１２ａに，ＳｉＯ２又はＳｉＮｘでゲート絶縁膜１４を形成して，図１Ｄに示すように，ゲート電極１６を半導体層１２ａのアクティブチャネル領域１００ｃに対応するように形成する。
ゲート電極１６をマスクにしてイオンをドーピングしてソース／ドレイン領域１００ａ，１００ｂを形成して，図１Ｅに示すように，エキシマレーザニーリング法（ＥＬＡ），ＲＴＡ又は炉で熱処理工程，望ましくはＲＴＡ又は炉で熱処理工程でイオンがドーピングされた半導体層１２ａを活性化させる。
続いて，ゲート電極１６上部に基板全面にかけてＳｉＯ２又はＳｉＮｘのような層間絶縁膜を形成した後ソース／ドレイン領域１００ａ，１００ｂが露出されるように層間絶縁膜をパターニングして，ソース／ドレイン電極を形成して半導体素子を完成する。
（第２の実施の形態）
次に，図２Ａ〜図２Ｅに基づいて，第２の実施の形態にかかる半導体素子の製造方法について説明する。なお，図２Ａ〜図２Ｅは，第２実施形態にかかる半導体素子の製造方法を順序的に示した断面図である。
次に，図２Ａ〜図２Ｅに基づいて，第２の実施の形態にかかる半導体素子の製造方法について説明する。なお，図２Ａ〜図２Ｅは，第２実施形態にかかる半導体素子の製造方法を順序的に示した断面図である。
まず，図２Ａに示すように，基板２０上に非晶質シリコン又は非晶質シリコンを多量で含むシリコンフィルム２２を蒸着する。このとき，基板２０としては，通常使用される絶縁性透明ガラス基板を用いる。
シリコンフィルムの蒸着方法としては，ＰＥＣＶＤ又はＬＰＣＶＤなどの通常の蒸着方法を用いる。ＰＥＣＶＤ法は，３３０℃〜４３０℃の温度範囲で，１〜１．５Ｔｏｒｒの圧力範囲で，ＳｉＨ４＋Ａｒ及び／又はＨ２を用いて実行する。また，ＬＰＣＶＤは，４００〜５００℃の温度範囲で，０．２〜０．４Ｔｏｒｒの圧力範囲で，Ｓｉ２Ｈ６＋Ａｒを用いて実行する。
このとき，非晶質シリコンフィルムを蒸着する前に基板上に基板から発生する汚染物などがシリコンフィルムに拡散されることを防止し，シリコンフィルムと基板間の界面特性を改善するためにＳｉＮｘ又はＳｉＯ２などのバッファー層をさらに形成することができる。
さらに，シリコンフィルム２２のうち今後工程でソース／ドレイン領域２００ａ，２００ｂに該当する領域を除いてチャネル領域２００ｃにフォトレジストを塗布した後不純物でイオン注入を実行する。
図２Ｂに示すように，フォトレジストをリソグラフィなどの方法で除去した後，不純物がドーピングされているシリコンフィルム２２をパターニングする。
さらに，図２Ｃに示すように，パターニングされたシリコンフィルム２２上部にＳｉＯ２又はＳｉＮｘのような無機絶縁膜でゲート絶縁膜を形成する。
その後，図２Ｄに示すように，チャネル領域２００ｃに該当する領域にゲート２６を形成して，熱処理を実行する。
このとき，熱処理工程時ソース／ドレイン領域２００ａ，２００ｂにドーピングされている不純物が活性化されると同時に非晶質シリコンを含むシリコンフィルム２２が結晶化されて多結晶シリコン膜２２ａになる。
本実施形態においては，熱処理工程としては，ＲＴＡのような通常の高温熱処理工程で使用される方法を用いる。熱処理雰囲気を従来には非活性であるＮ２又はＯ２雰囲気で熱処理を進行しているが，本実施形態においては，Ｈ２Ｏ雰囲気で熱処理を実行する。
Ｈ２Ｏ雰囲気で熱処理をする場合には，Ｎ２又はＯ２雰囲気で熱処理する場合よりも，同一温度とすれば熱処理時間が短縮され，同一時間とすれば熱処理温度を低下させることができる。特に，従来においては，透明絶縁基板であるガラスのような場合には，高温で基板が曲がる問題が発生するが，本実施形態のように熱処理温度を低下させることにより基板の曲がりを防止することができる。
本実施形態にかかる熱処理温度は，５５０〜７５０℃の温度範囲であることが好ましく，６００〜７１０℃の温度範囲であるのが好ましい。５５０℃以下の温度である場合には結晶化が実行されないので，好ましくはない。７５０℃以上の温度である場合には，基板が曲がる可能性があるので好ましくはない。また，６００〜７１０℃の温度範囲では，好適な熱処理時間であって優良な多結晶シリコンを得ることができるのでより一層好ましい。
さらに，Ｈ２Ｏの圧力は，１０，０００〜２ＭＰａの圧力範囲であるのが好ましい。結晶化速度が圧力に比例するので，あまり圧力が低い場合には結晶化速度が遅く熱処理時間が長くなるため基板に影響を与えるので好ましくない。あまり高圧である場合には爆発の危険があるので好ましくはない。このため，１０，０００〜２ＭＰａの圧力範囲で熱処理することが好ましい。
一方，蒸着されるシリコンフィルム２２が２，０００オングストローム以下に蒸着されるのが好ましく，厚さが薄いほど結晶化が容易である。しかしながら，あまり薄い場合には，多結晶シリコンが薄膜トランジスタを形成する場合に，素子の特性に悪影響を与えるので，００〜１，０００オングストロームの厚さで蒸着するのが好ましい。
上記工程により，多結晶シリコンを形成することができるが，本実施形態において，形成された多結晶シリコンの欠陥を減少させるために，１回さらに熱処理工程を進行することができる。
かかる熱処理工程は，エキシマレーザニーリング（Ｅｘｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）法又は炉で熱を加えて進行することができる。
次いで，図２Ｅに示すように，ゲート２６上部に基板全面にかけて層間絶縁膜２８を形成してソース／ドレイン領域２００ａ，２００ｂが開口されるように層間絶縁膜２８及びゲート絶縁膜２６をエッチングしてコンタクトホールを形成して，コンタクトホールに金属を充填させてソース／ドレイン電極２９ａ，２９ｂを形成して薄膜トランジスタを完成する。
（第３の実施の形態）
次に，図３Ａ〜図３Ｄに基づいて，第３の実施の形態にかかる半導体素子の製造方法について説明する。なお，図３Ａ〜図３Ｄは，第３実施形態にかかる半導体素子の製造方法を順序的に示した断面図である。
次に，図３Ａ〜図３Ｄに基づいて，第３の実施の形態にかかる半導体素子の製造方法について説明する。なお，図３Ａ〜図３Ｄは，第３実施形態にかかる半導体素子の製造方法を順序的に示した断面図である。
まず，図３Ａに示すように，基板３０上にゲート電極３６をパターニングして形成する。このとき，基板３０としては，通常使用される絶縁性透明ガラス基板を用いる。
このとき，基板３０下部には，基板３０上に基板から発生する汚染物などが拡散されることを防止したり，界面特性を改善するためにＳｉＮｘ又はＳｉＯ２などのバッファー層をさらに形成することができる。
次いで，ＳｉＯ２又はＳｉＮｘのような無機絶縁膜でゲート絶縁膜３４をゲート電極３６上部に基板３０全面にかけて形成する。
さらに，図３Ｂに示すように，ゲート絶縁膜３４上部に非晶質シリコン又は非晶質シリコンを多量で含むシリコンフィルム３２を蒸着する。
シリコンフィルムの蒸着方法としては，ＰＥＣＶＤ又はＬＰＣＶＤなどの通常の蒸着方法を用いる。ＰＥＣＶＤ法は，３３０℃〜４３０℃の温度範囲で，１〜１．５Ｔｏｒｒの圧力範囲で，ＳｉＨ４＋Ａｒ及び／又はＨ２を用いて実行する。また，ＬＰＣＶＤは，４００〜５００℃の温度範囲で，０．２〜０．４Ｔｏｒｒの圧力範囲で，Ｓｉ２Ｈ６＋Ａｒを用いて実行する。
その後，図３Ｃに示すように，シリコンフィルム３２のうち今後工程でソース／ドレイン領域３００ａ，３００ｂに該当する領域を除いてチャネル領域３００ｃにフォトレジストを塗布した後，不純物でイオン注入を実行する。
続いて，熱処理を実行する。このとき，熱処理工程時ソース／ドレイン領域３００ａ，３００ｂにドーピングされている不純物が活性化されると同時に，非晶質シリコンを含むシリコンフィルム３２が結晶化されて多結晶シリコン膜３２ａになる。
本実施形態においては，熱処理工程としてはＲＴＡのような通常の高温熱処理工程で使用される方法を用いる。熱処理雰囲気を，従来には非活性であるＮ２又はＯ２雰囲気で熱処理を実行しているが，本実施形態においては，Ｈ２Ｏ雰囲気で熱処理を実行する。Ｈ２Ｏ雰囲気で熱処理をする場合には，Ｎ２又はＯ２雰囲気で熱処理する場合よりも同一温度とすれば熱処理時間が短縮され，同一時間とすれば熱処理温度が低下される。
特に，従来の場合には，透明絶縁基板であるガラスのような場合，高温で基板が曲がる問題が発生するが，本実施形態のように熱処理温度を低下させることにより基板の曲がりを防止することができる。
本実施形態にかかる熱処理温度は，５５０〜７５０℃の温度範囲であるのが好ましく，６００〜７１０℃の温度範囲であるのがより一層好ましい。５５０℃以下の温度である場合には，結晶化が実行されないので好ましくない。また，７５０℃以上の温度である場合には基板が曲がる可能性があるので好ましくない。また，６００〜７１０℃の温度範囲は，好適な熱処理時間であって優良な多結晶シリコンを得ることができるのでより一層好ましい。
さらに，Ｈ２Ｏの圧力は，１０，０００〜２ＭＰａの圧力範囲であるのが好ましい。結晶化速度が圧力に比例するために，あまり圧力が低い場合には結晶化速度が遅く熱処理時間が長くなるため基板に悪影響を与えるので好ましくない。また，あまり高圧である場合には爆発の危険があるので，１０，０００〜２ＭＰａの圧力範囲で熱処理するのが好ましい。
一方，蒸着されるシリコンフィルム３２が２，０００オングストローム以下に蒸着されるのが好ましく，厚さが薄いほど結晶化が容易である。しかし，あまり薄い場合には，多結晶シリコンが薄膜トランジスタを形成する場合に，素子の特性に悪影響を与えるので，３００〜１，０００オングストロームの厚さで蒸着するのが好ましい。
上記工程を実行することによって，多結晶シリコンを形成することができるが，本実施形態においては，形成された多結晶シリコンの欠陥を減少させるために１回さらに熱処理工程を実行することができる。
かかる熱処理工程は，エキシマレーザニーリング法又は炉で熱を加えて進行することができる。
次いで，図３Ｄに示すように，多結晶シリコン膜３２ａ上部に基板全面にかけて金属を積層してパターニングしてソース／ドレイン電極３９ａ，３９ｂを形成して半導体素子を製造する。
本実施形態においては，半導体素子としては薄膜トランジスタが好ましく，薄膜トランジスタの構造としては，ゲート電極３６が多結晶シリコン膜３２ａ層上部に形成されるトップゲート（ｔｏｐ ｇａｔｅ）型構造の薄膜トランジスタ又はゲート電極３６が多結晶シリコン膜３２ａ層下部に形成されるボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）型構造の薄膜トランジスタなど全てを具現することができる。
上記実施形態に基づいて，半導体素子の製造方法を実施したので，以下に説明する。
基板上に５００オングストローム厚さに非晶質シリコンフィルムを蒸着した。蒸着方法としては，実施例１（実施形態１）は，ＬＰＣＶＤを用いた。実施例２（実施形態２）は，２％以下の水素を含むＰＥＣＶＤを用いた。実施例３（実施形態３）は，１０％以上の水素を含むＰＥＣＶＤを用いた。
さらに，非晶質シリコンフィルムをＲＴＡで約７１０℃で１０分以下に熱処理して決定化させた。熱処理時雰囲気は，Ｏ２又はＮ２キャリアガスとＨ２Ｏ雰囲気で熱処理した。形成された多結晶シリコンのラマンスペクトラムを図４に示す。
本実施例１〜３（実施形態１〜３）によって非晶質シリコンを熱処理して得た多結晶シリコンは，図４に示すように，ラマンピークのＦＷＨＭ（Ｆｕｌｌ Ｗｉｄｔｈａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）が４．５〜７．５ｃｍ−１で優良な結晶性を有していることが理解される。通常の方法で製造される多結晶シリコンは，ラマンピークが８．０ｃｍ−１以上であるので，これと比較すると，本実施例によって非晶質シリコンを低圧気相蒸着法（ＬＰＣＶＤ）又はプラズマ強化気相蒸着法（ＰＥＣＶＤ）で蒸着した後Ｈ２Ｏ雰囲気でＲＴＡで結晶化させる場合に，結晶性が優良になることが理解される。
このように製造される多結晶シリコン薄膜は，薄膜トランジスタに適用することができ，このような薄膜トランジスタは，有機電界発光素子又は液晶表示素子のような平板表示素子に使用することができる。
本発明は，半導体素子の製造方法に適用可能である。
１０ 基板
１２ シリコンフィルム
１２ａ 半導体層
１４ ゲート絶縁膜
１６ ゲート電極
１００ａ ソース／ドレイン領域
１００ｂソース／ドレイン領域
１００ｃ アクティブチャネル領域
１２ シリコンフィルム
１２ａ 半導体層
１４ ゲート絶縁膜
１６ ゲート電極
１００ａ ソース／ドレイン領域
１００ｂソース／ドレイン領域
１００ｃ アクティブチャネル領域
Claims (25)
- 基板上に非晶質シリコンを含むシリコンフィルムをＰＥＣＶＤ法又はＬＰＣＶＤ法によって蒸着する段階と；
前記シリコンフィルムをＨ２Ｏ雰囲気，一定温度下で熱処理して多結晶シリコン膜を形成する段階と；
前記多結晶シリコン膜上部にゲート絶縁膜を形成する段階と；
前記多結晶シリコン膜に不純物領域を形成してソース／ドレイン領域を定義する段階；及び
前記不純物領域を活性化する段階，を含む，
ことを特徴とする半導体素子の製造方法。 - 前記一定温度は，５５０〜７５０℃の温度範囲にある，ことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記一定温度は，６００〜７１０℃の温度範囲にある，ことを特徴とする請求項２に記載の半導体素子の製造方法。
- 前記Ｈ２Ｏの圧力は，１０，０００Ｐａ〜２ＭＰａの圧力範囲にある，ことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記シリコンフィルムの厚さは，２，０００オングストローム以下である，ことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記シリコンフィルムの厚さは，３００〜１，０００オングストロームの範囲にある，ことを特徴とする請求項５に記載の半導体素子の製造方法。
- 前記不純物領域を活性化する段階は，レーザ熱を照射して前記多結晶シリコン膜のうち結晶化されない非晶質シリコンを結晶化すると同時に前記不純物領域が活性化する段階である，
ことを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記ＰＥＣＶＤは，３３０℃〜４３０℃の温度範囲で，１〜１．５Ｔｏｒｒの圧力範囲で，ＳｉＨ４＋Ａｒ及び／又はＨ２を用いて実行され，かつ
前記ＬＰＣＶＤは，４００〜５００℃の温度範囲で，０．２〜０．４Ｔｏｒｒの圧力範囲で，Ｓｉ２Ｈ６＋Ａｒを用いて実行される，
ことを特徴とする請求項１に記載の半導体素子の製造方法。 - 基板上に非晶質シリコンを含むシリコンフィルムをＬＰＣＶＤ法又はＰＥＣＶＤ法で蒸着する段階と；
前記シリコンフィルムを不純物でドーピングしてソース／ドレイン領域を定義する段階と；
前記非晶質シリコンをパターニングして半導体層を形成する段階と；
前記半導体層に上部に基板全面にかけてゲート絶縁膜を形成する段階と；
前記ゲート絶縁膜上部に前記半導体層のチャネル領域に対応するゲート電極を形成する段階；及び
Ｈ２Ｏ雰囲気，一定温度下で熱処理して前記非晶質シリコンを結晶化すると同時に不純物を活性化する段階；を含む，
ことを特徴とする半導体素子の製造方法。 - 前記一定温度は，５５０〜７５０℃の温度範囲にある，ことを特徴とする請求項９に記載の半導体素子の製造方法。
- 前記一定温度は，６００〜７１０℃の温度範囲にある，ことを特徴とする請求項１０に記載の半導体素子の製造方法。
- 前記Ｈ２Ｏの圧力は，１０，０００Ｐａ〜２ＭＰａの圧力範囲にある，ことを特徴とする請求項９に記載の半導体素子の製造方法。
- 前記シリコンフィルムの厚さは，２，０００オングストローム以下である，ことを特徴とする請求項９に記載の半導体素子の製造方法。
- 前記シリコンフィルムの厚さは，３００〜１，０００オングストロームの範囲にある，ことを特徴とする請求項１３に記載の半導体素子の製造方法。
- 前記ＰＥＣＶＤは，３３０℃〜４３０℃の温度範囲で，１〜１．５Ｔｏｒｒの圧力範囲で，ＳｉＨ４＋Ａｒ及び／又はＨ２を用いて実行され，かつ，
前記ＬＰＣＶＤは，４００〜５００℃の温度範囲で，０．２〜０．４Ｔｏｒｒの圧力範囲で，Ｓｉ２Ｈ６＋Ａｒを用いて実行される，
ことを特徴とする請求項９に記載の半導体素子の製造方法。 - 基板上にゲート電極を形成する段階と；
前記ゲート電極上部に基板全面にかけてゲート絶縁膜を形成する段階と；
前記ゲート絶縁膜上部に非晶質シリコンを含むシリコンフィルムをＬＰＣＶＤ法又はＰＥＣＶＤ法で蒸着する段階と；
フォトレジストを用いて不純物を前記シリコンフィルムに浸透させてソース／ドレイン領域を定義する段階と；
フォトレジストを除去した後Ｈ２Ｏ雰囲気，一定温度下で熱処理して前記非晶質シリコンを結晶化すると同時に不純物を活性化する段階；及び
ソース／ドレイン領域にソース／ドレイン電極をパターニングして形成する段階；を含む，
ことを特徴とする半導体素子の製造方法。 - 前記一定温度は，５５０〜７５０℃の温度範囲にある，ことを特徴とする請求項１６に記載の半導体素子の製造方法。
- 前記一定温度は，６００〜７１０℃の温度範囲にある，ことを特徴とする請求項１７に記載の半導体素子の製造方法。
- 前記Ｈ２Ｏの圧力は，１０，０００Ｐａ〜２ＭＰａの圧力範囲にある，ことを特徴とする請求項１６に記載の半導体素子の製造方法。
- 前記シリコンフィルムの厚さは，２，０００オングストローム以下である，ことを特徴とする請求項１６に記載の半導体素子の製造方法。
- 前記シリコンフィルムの厚さは，３００〜１，０００オングストロームの範囲にある，ことを特徴とする請求項２０に記載の半導体素子の製造方法。
- 前記ＰＥＣＶＤは，３３０℃〜４３０℃の温度範囲で，１〜１．５Ｔｏｒｒの圧力範囲で，ＳｉＨ４＋Ａｒ及び／又はＨ２を用いて実行され，かつ
前記ＬＰＣＶＤは，４００〜５００℃の温度範囲で，０．２〜０．４Ｔｏｒｒの圧力範囲で，Ｓｉ２Ｈ６＋Ａｒを用いて実行される，
ことを特徴とする請求項１６に記載の半導体素子の製造方法。 - 前記請求項１の方法によって製造される半導体素子は，薄膜トランジスタである，
ことを特徴とする半導体素子。 - 前記薄膜トランジスタの半導体層を構成する多結晶シリコン薄膜のＦＷＨＭは，４．５〜７．５ｃｍ−１である，ことを特徴とする請求項２３に記載の半導体素子。
- 前記薄膜トランジスタは，有機電界発光素子又は液晶表示素子に用いられるものである，ことを特徴とする請求項２３に記載の半導体素子。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050863A KR100666552B1 (ko) | 2004-06-30 | 2004-06-30 | 반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006019698A true JP2006019698A (ja) | 2006-01-19 |
| JP4188330B2 JP4188330B2 (ja) | 2008-11-26 |
Family
ID=35514519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005079277A Active JP4188330B2 (ja) | 2004-06-30 | 2005-03-18 | 半導体素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7696030B2 (ja) |
| JP (1) | JP4188330B2 (ja) |
| KR (1) | KR100666552B1 (ja) |
| CN (1) | CN100487878C (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070042536A1 (en) * | 2005-08-17 | 2007-02-22 | Chi-Wen Chen | Thin film transistor and method for manufacturing the same |
| KR100810638B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR20080067158A (ko) * | 2007-01-15 | 2008-07-18 | 삼성전자주식회사 | 표시장치 |
| KR101015847B1 (ko) | 2008-01-18 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR101097318B1 (ko) * | 2009-11-25 | 2011-12-21 | 삼성모바일디스플레이주식회사 | 유기 발광 소자 및 이의 제조 방법 |
| US10319872B2 (en) | 2012-05-10 | 2019-06-11 | International Business Machines Corporation | Cost-efficient high power PECVD deposition for solar cells |
| CN103320855B (zh) * | 2013-05-27 | 2016-08-10 | 上海华虹宏力半导体制造有限公司 | 多晶硅薄膜层淀积方法 |
| CN103390592B (zh) | 2013-07-17 | 2016-02-24 | 京东方科技集团股份有限公司 | 阵列基板制备方法、阵列基板以及显示装置 |
| CN107910378B (zh) * | 2017-11-14 | 2021-01-26 | 京东方科技集团股份有限公司 | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 |
| JP2019110185A (ja) * | 2017-12-18 | 2019-07-04 | 株式会社アルバック | 太陽電池の製造方法 |
| CN111725297B (zh) * | 2020-06-08 | 2023-06-02 | 武汉华星光电半导体显示技术有限公司 | 有源层结构及其制作方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304670A (ja) | 1987-06-04 | 1988-12-12 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| JP3143967B2 (ja) | 1991-07-09 | 2001-03-07 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| US6013565A (en) * | 1991-12-16 | 2000-01-11 | Penn State Research Foundation | High conductivity thin film material for semiconductor device |
| JPH05182919A (ja) | 1992-01-07 | 1993-07-23 | Fujitsu Ltd | 多結晶シリコン薄膜の製造方法 |
| US5466641A (en) * | 1992-06-15 | 1995-11-14 | Kawasaki Steel Corporation | Process for forming polycrystalline silicon film |
| CN1095204C (zh) | 1993-03-12 | 2002-11-27 | 株式会社半导体能源研究所 | 半导体器件和晶体管 |
| US5529951A (en) * | 1993-11-02 | 1996-06-25 | Sony Corporation | Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation |
| JP3477836B2 (ja) | 1994-08-05 | 2003-12-10 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JP3306258B2 (ja) | 1995-03-27 | 2002-07-24 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JPH09107102A (ja) | 1995-10-09 | 1997-04-22 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| US6146905A (en) * | 1996-12-12 | 2000-11-14 | Nortell Networks Limited | Ferroelectric dielectric for integrated circuit applications at microwave frequencies |
| JP3924828B2 (ja) | 1996-12-26 | 2007-06-06 | セイコーエプソン株式会社 | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 |
| JPH10275913A (ja) * | 1997-03-28 | 1998-10-13 | Sanyo Electric Co Ltd | 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法 |
| JPH11261078A (ja) | 1999-01-08 | 1999-09-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2000315794A (ja) | 1999-04-28 | 2000-11-14 | Ishikawajima Harima Heavy Ind Co Ltd | 薄膜トランジスタの製造方法。 |
| JP2001210726A (ja) * | 2000-01-24 | 2001-08-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP4201239B2 (ja) | 2001-11-30 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2004241397A (ja) * | 2003-01-23 | 2004-08-26 | Dainippon Printing Co Ltd | 薄膜トランジスタおよびその製造方法 |
| KR100623251B1 (ko) * | 2004-02-19 | 2006-09-18 | 삼성에스디아이 주식회사 | 다결정 실리콘 박막의 제조 방법 및 이를 사용하여제조되는 다결정 실리콘을 사용하는 박막 트랜지스터 |
-
2004
- 2004-06-30 KR KR1020040050863A patent/KR100666552B1/ko active IP Right Grant
-
2005
- 2005-03-18 JP JP2005079277A patent/JP4188330B2/ja active Active
- 2005-03-18 US US11/082,982 patent/US7696030B2/en active Active
- 2005-04-06 CN CNB2005100640649A patent/CN100487878C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20060003501A1 (en) | 2006-01-05 |
| CN1716552A (zh) | 2006-01-04 |
| KR20060001706A (ko) | 2006-01-06 |
| JP4188330B2 (ja) | 2008-11-26 |
| CN100487878C (zh) | 2009-05-13 |
| US7696030B2 (en) | 2010-04-13 |
| KR100666552B1 (ko) | 2007-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4188330B2 (ja) | 半導体素子の製造方法 | |
| JP4153500B2 (ja) | 半導体装置の製造方法 | |
| US20030162333A1 (en) | Method of fabricating polysilicon thin film transistor | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US8592832B2 (en) | Organic light emission diode display device and method of fabricating the same | |
| US7964456B2 (en) | Method of fabricating polysilicon thin film and thin film transistor using polysilicon fabricated by the same method | |
| JP2009088106A (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
| JP2004281506A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR101274697B1 (ko) | 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법 | |
| US20050148119A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JP5344205B2 (ja) | 積層配線、該積層配線を用いた半導体装置及びその製造方法 | |
| JP2006324564A (ja) | 半導体装置の製造方法 | |
| US7060544B2 (en) | Fabricating method of thin film transistor | |
| KR20130056500A (ko) | 다결정 실리콘층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| US20070004112A1 (en) | Method of forming thin film transistor and method of repairing defects in polysilicon layer | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
| KR100841370B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR20050106256A (ko) | 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법 | |
| KR100685409B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR100659116B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH10333185A (ja) | 半導体装置およびその製造方法ならびにｔｆｔ型液晶表示装置 | |
| JP2005057098A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JP2005033010A (ja) | 半導体装置の製造方法 | |
| JP2005051011A (ja) | トランジスタを備えた装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071003 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080227 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080812 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080910 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4188330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |