TW201334080A - 半導體裝置及其製作方法 - Google Patents

半導體裝置及其製作方法 Download PDF

Info

Publication number
TW201334080A
TW201334080A TW102100225A TW102100225A TW201334080A TW 201334080 A TW201334080 A TW 201334080A TW 102100225 A TW102100225 A TW 102100225A TW 102100225 A TW102100225 A TW 102100225A TW 201334080 A TW201334080 A TW 201334080A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
polysilicon layer
layer
temperature
Prior art date
Application number
TW102100225A
Other languages
English (en)
Inventor
Jerry Y Wong
Original Assignee
Ji Fu Machinery & Equipment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ji Fu Machinery & Equipment Inc filed Critical Ji Fu Machinery & Equipment Inc
Publication of TW201334080A publication Critical patent/TW201334080A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本發明提供一種半導體裝置之製作方法，乃包含提供一配置於半導體裝置上之基板，再將基板加熱至第一溫度，此第一溫度超過基板之軟化點或玻璃轉換溫度至少其中之一，然後，沉積多晶矽層於基板上。另外，本發明提供一種半導體裝置，包含有基板和多晶矽層，基板具有至少一軟化溫度Ts，軟化溫度Ts低於600℃，且多晶矽層配置於基板之上表面，並使得多晶矽層緊鄰於基板。

Description

半導體裝置及其製作方法
本發明係有關於半導體裝置，譬如，應用於太陽能電池之二極體、其他光伏裝置、光感測器、如液晶顯示器(LCD)之顯示器之類者。
一些已知的半導體裝置包含由矽所形成之矽晶層，矽晶層可以包含本質型矽晶層並藉由摻雜數個體積或區域，來提供施體(donors)與受體(acceptors)給前述裝置或感測器。或者，矽晶層可以提供主動層於光伏裝置中，藉以吸收入射光並將其轉換為電流。
一般而言，半導體裝置之效能可能和半導體裝置中半導體(例如，矽)層的結晶性和/或缺陷密度有關。舉例來說，在轉換入射光為電流方面，單晶矽太陽能電池相較於多晶矽太陽能電池，單晶矽太陽能電池可能具有相對較高的效率。同樣地，多晶矽太陽能電池相較於非晶矽太陽能電池，多晶矽太陽能電池可能具有相對較高的效率。
半導體(例如，矽)層的缺陷密度和結晶性可能和矽晶層的沉積溫度呈現負面相關。舉例來說，單晶矽通常形成於超過1000℃之溫度；而另一方面，非晶矽則能夠沉積於150至500℃的溫度範圍；微結晶矽則能夠和非晶矽使用相近的溫度範圍來沉積。而沉積於較低溫度的矽晶層具有較低的結晶性和較高的缺陷密度，可以沉積在相對較便宜的基板，譬如玻璃。對於某些裝置來說，暴露於高溫環境之後，這些便宜的基板可能會產生一些不被期望的特性。
這些不被期望的特性，例如，可包含於該些裝置之基板中出現相當大量的雜質，譬如鈉。當基板暴露於較高溫環境時，這些雜質將會 擴散到配置於基板上的半導體(例如，矽)層。
較便宜基板的其他不被期望的特性，可包含在加熱基板期間會使基板的平坦度產生變化。舉例而言，一些玻璃基板可能會變得較不平坦，並使得沉積半導體或其他層呈現較為起伏不平的表面。基板平坦度的改變能夠影響後續的處理作業。舉例來說，當使用玻璃作為基板，在基板上或上方的層之沉積期間，由於基板暴露於相對較高溫度下，玻璃可能會變軟，而且後續製程中，比如半導體材料沉積於基板上之光微影製程，基板也無法恢復原來平坦的樣子。在光微影製程期間，基板的非平坦表面會對於後續半導體層的移除或蝕刻製程造成負面效應，導致在光微影製程期間所沉積的蝕刻罩幕(例如，光阻罩幕)之角度或厚度產生變化。
相反地，多晶矽層或單晶矽層或晶圓可以使用在半導體裝置中。可以沉積多晶矽層(Polycrystalline silicon layers,or polysilicon layers)於至少500至600℃的溫度下，沉積單晶矽層於至少1000℃的溫度下。對於傳統半導體或/和LCD製程來說，為了避免雜質從基板擴散至多晶矽或單晶矽層，或者，為了保持基板和/或半導體層於後續製程中可能會需要的某些物理特性(例如，後續光微影製程中基板和/或半導體層的平坦)，可能必須使用相當昂貴的基板。因此，對於半導體或/和LCD製程，用來沉積多晶矽之基板可以選擇的種類非常地少。
如以上所述，半導體裝置中半導體(例如，矽)層的質量以及使用在半導體裝置中的基板之成本兩者之間必須加以權衡。故，有需要尋求一種半導體裝置及其製作方法，來提高半導體裝置中之矽晶層的質量，並同時可避免此半導體裝置的製造成本明顯增加。
本發明之一個實施例係提出一種半導體裝置之製作方法。此製作方法包含提供一基板於所配置的半導體裝置，並加熱基板至超過基板的至少一軟化點或玻璃轉換溫度之第一溫度，再沉積多晶矽層於基板上。
本發明之另一個實施例係提出一種半導體裝置。此半導體裝置包含包含有基板和多晶矽層，基板具有至少一軟化溫度Ts，軟化溫度Ts 低於600℃，而多晶矽層配置於基板之上表面上，並使得多晶矽層緊鄰於基板。
100‧‧‧基板
102‧‧‧上表面
104‧‧‧下表面
106、108、110、112‧‧‧邊
114‧‧‧雜質
200‧‧‧加熱室
202‧‧‧內腔部分
204‧‧‧支撐座
206‧‧‧燈泡
300‧‧‧CVD反應室
302‧‧‧多晶矽層
304‧‧‧內部空間
306、308‧‧‧加熱器
310‧‧‧無線射頻(RF)源
400‧‧‧密封層
第1圖係為根據本發明所提供的用於半導體裝置之基板之實施例的立體圖。
第2圖係為根據本發明所提供的加熱室之一個實施例的示意圖。
第3圖係為根據本發明所提供的電漿強化化學氣相沉積(PECVD)反應室之一個實施例的示意圖。
第4圖係為根據本發明所提供的第3圖所示之電漿強化化學氣相沉積反應室中如第1圖所示之基板之另一個實施例的示意圖。
第5圖係為根據本發明所提供的包含第1圖所示之基板與第3圖所示之多晶矽層的半導體裝置之一個實施例的剖面圖。
第6圖係為根據本發明所提供的包含第1圖所示之基板與第3圖所示之多晶矽層的半導體裝置之另一個實施例的剖面圖。
第7圖係為根據本發明所提供的包含第3圖所示之多晶矽層的半導體裝置之製作方法之一個實施例的流程圖。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。本說明書中，以數目「一」所述的元件或步驟，應被理解為不排除所述的元件或步驟為複數個，除非有明確指出這種情況應被排除。再者，本說明書提出「一個實施例」，並非意圖解釋為排除其他實施例的存在，而是結合了包含所述特徵的其他實施例。並且，實施例中「包含」或「具有」具有特定屬性的一個元件或複數元件，可包含不具有該屬性的其他的這種元件，除非有明確指出必須排除這種元件。
根據本發明所揭露之一個或多個實施例，乃提供一種太陽能電池，係具有直接配置於基板的多晶矽層。基板可由低溫材料或具有相對 較低軟化點之材料所製成。在一方面，在沉積過程之前或之後，基板可能不是平坦的，而不符合通常半導體和/或平板裝置的製造標準。在另一方面，於沉積多晶矽層於基板上之前，基板可能具有相對大量的雜質。在沉積多晶矽層之前，加熱基板會使得雜質從基板向外擴散。在加熱基板之後，多晶矽可以直接配置於基板的上表面，在多晶矽層和基板之間並沒有中間層的存在。另外，可以將已經藉由加熱過程來驅除雜質之基板，利用後加熱(post-heating)之清除過程，將基板的雜質清除乾淨。另一個實施例中，可以將一層或多層密封層沉積於基板，並使密封層位於基板和多晶矽層之間，以避免更多來自基板之雜質從基板擴散出來甚而進入多晶矽層。多晶矽層可以製造成光伏電池或模組、二極體類型的光感測器等等之其中一部份，而且，可以不需要後面的微影製程。
第1圖為根據本發明所提供的用於半導體裝置之基板100之一個實施例的立體圖。基板100可以作為半導體裝置之支撐表面。舉例來說，基板100可以支撐半導體裝置，例如光伏電池或模組、二極體之光感測器，令其沉積或以其他方式形成於基板100之上表面102。基板100具有下表面104，和其相對為上表面102，且相對邊106、108和相對邊110、112連接到上表面102、下表面104。
基板100可以在室溫(例如，21℃)時具有平坦或大致上為平坦的表面。舉例來說，基板100可以在室溫不具有凹面或凸面。或者，基板100可以具有不均勻、波浪狀或弓形之形狀，而導致基板100上表面的數個較低部位(例如，在上表面的數個波谷中的最低點)，與基板100上表面的數個較高部位(例如，在上表面的數個波峰中的最高點)之間存在差異，有可能會超出用來沉積複數蝕刻層於基板100上面之光微影製程的限制。在另外一個例子中，基板100可能在室溫時具有平坦或大致上為平坦的表面，並預先加熱基板100於某一溫度以上，此溫度可譬如為基板100之軟化點或玻璃轉換溫度，但在加熱基板100之後，即使回到室溫，基板100仍然具有不均勻或波浪狀。基板100的形狀具有不平坦的形狀，在此，譬如為凹形或凸形，皆可以稱做非平面形狀(non-planar shape)。所謂「凹形」或「凸形」，它意味著基板100的全部或整塊形狀是彎曲的或弓形的， 而不僅僅是指基板100上一個相對較小的部位。
本發明之一個實施例中，基板100是一種具有較低軟化點之材料。軟化點代表在沒有外力施加於基板的情況下，基板100軟化的溫度，或者，是指改變基板100之一個維度或更多維度之溫度。基板100之軟化點，乃可以根據ASTM標準C338-93(2008年重新審訂版)，標題為「對於玻璃的軟化點之標準測試」來決定。舉例來說，基板100之軟化點可以由建立一製造基板100之材料的圓形纖維樣品來決定，此樣品具有約略為0.65毫米之直徑、以及約略為235毫米之長度，並將至少一部份樣品加熱於某一溫度，並以每分鐘4至6℃的速率來加熱。舉例而言，可以將樣品一端沿著樣品之長度延伸出100毫米之至少一部份的樣品予以加熱。如ASTM標準C338-93所述，軟化點可以定義為根據樣品本身的重量，樣品以每分鐘至少一毫米之速率來拉長的溫度。
在一個實施例中，基板100具有600℃以下之軟化點。或者，基板100可以具有較高的軟化點，譬如，730℃以下、750℃以下、或850℃以下。由於基板100存在雜質114，基板100可能具有較低的軟化點。基板100可以由包含相當數量之雜質114的較便宜材料來製成，假如雜質114擴散到沉積於基板100上的矽晶(如多晶矽)層302(如第3圖所示)，將會對於設置在基板100上之半導體裝置的執行效能造成負面效應。
基板100可以由一種以較低溫度軟化(譬如，變得更有可塑性、更容易變形、或藉由一種或多種技術，如維卡(Vicat)軟化點來測定)及/或具有較低玻璃轉換溫度(Tg)之材料來製得。玻璃轉換溫度(Tg)為玻璃形成之液體轉變為玻璃之溫度。玻璃轉換溫度(Tg)可以藉由ASTM標準所建立的一種或數種測試方法來決定，譬如，ASTM標準E2602-09(使用溫度調幅式微差掃瞄熱卡儀之玻璃轉換溫度作業之標準測試方法)。ASTM標準E2602-09說明數種測定材料之玻璃轉換溫度(Tg)的測試方法，例如，藉由使用微差掃瞄熱卡儀、熱機械分析儀或動態機械分析儀。在一個實施例中，基板100乃具有600℃以下之玻璃轉換溫度(Tg)。
基板100可能具有相當大量雜質114的存在。譬如，基板100能夠由具有相當大量的金屬，例如鈉(Na)，之材料所製成。該金屬可 能是雜質114，如果允許雜質114擴散到多晶矽層302(如第3圖中所示)，會對於包括多晶矽層302的半導體裝置產生負面影響。
在另一實施例中，基板100可以由金屬所製成。舉例來說，基板100可以包含金屬或者是由金屬所製成，金屬可譬如為鎳、不銹鋼、鋁、或鈦、或者為包含有鎳、不銹鋼、鋁、或鈦等金屬之合金。
在另一實施例中，基板100可以由任何其他材料所製成，譬如陶瓷材料，在高溫處理過程的期間，這種材料有可能會、也有可能不會改變其平坦度。
第2圖係繪示根據本發明所提供的加熱室200之一個實施例的示意圖。如實施例之裝置所示之加熱室200，可以用來加熱基板100。在沉積多晶矽302(如第3圖所繪示)於基板100上之前，先將基板100置放於加熱室200中。此加熱室200包含內腔部分202，用以提供基板100放置其中。且內腔部分202可以包含支撐座204，支撐座204是由石英或是不會產生化學反應或擴散到基板100內之其他種類的材料所製成。多個燈泡206設置於基板100上方，並產生熱能以提高內腔部分202裡面和在基板100的溫度。燈泡206可以由橫跨施加一電流於阻抗元件所形成，此阻抗元件可譬如為電線。藉由通過燈泡206的電流之導通，燈泡206的阻抗會讓燈泡206產生熱能。
利用燈泡206來加熱基板100，以驅除來自基板100的雜質114。當基板100的溫度提高，基板100內的雜質114可以通過基板100而擴散出來。舉例來說，當藉由燈泡206產生熱能而提高基板100的溫度時，位於基板100內的鈉離子可能會朝著上表面102、下表面104、和/或一個或數個邊106、108、110、112(如第1圖所繪示)來移動。當加熱基板100至相當高的溫度，則相當部份的雜質114就會通過上表面102、下表面104和/或邊106、108、110、112從基板100擴散出去。
在一個實施例中，將基板100加熱至一個溫度設定點，此溫度設定點係超過基板100之軟化點和/或玻璃轉換溫度(Tg)。溫度設定點可以為在內腔部分202裡面的空間或氣體之溫度。或者，此溫度設定點可以為基板100的溫度。基板100可以被加熱到高於基板100之軟化點和/或玻 璃轉換溫度(Tg)之溫度設定點，但不超過軟化點和/或玻璃轉換溫度(Tg)之10%、20%、30%、40%、50%之類的範圍內。
可以加熱基板100於溫度設定點維持一段停留時間。此停留時間表示基板加熱於溫度設定點之時間週期。停留時間可以根據存在基材100中的雜質114的數量來決定。相較於具有較少量雜質114的基板100，具有較大量雜質114的基板100之停留時間可以較長。藉由僅作為範例之方式，相較於由具有重量百分比10%之氧化鈉(Na2O)之玻璃所形成之基板100，則由具有重量百分比13%之氧化鈉(Na2O)之玻璃所形成之基板100，其停留時間可以較長。且停留時間可以足夠長到使得存在於基板100之雜質的重量百分比可以減少到至少一預定的臨界值百分比，例如為50%、75%、90%、或99%。舉例來說，停留時間可以足夠長到使得原本具有重量百分比10%之氧化鈉(Na2O)的基板100，當被加熱到溫度設定點維持一段停留時間，讓基板100中重量百分比99%的鈉從基板100擴散出去。
停留時間可以根據溫度設定點來決定。如以上所描述，特定雜質114可以在較高溫度時從基板100擴散出去。因此，針對較低的溫度設定點，其停留時間可以提高；且針對較高的溫度設定點，其停留時間可以降低。
一旦基板100已經被加熱，至少部分之基板100的雜質114可以從基板114中被驅除出來。從加熱室200中將基板取走，以利用此基板100進行後續的處理步驟，並能夠將多晶矽層302(如第3圖所繪示)沉積到基板100上。
第3圖係為根據本發明所提供的化學氣相沉積(CVD)反應室300之一個實施例的示意圖。此CVD反應室300可以使用來沉積多晶矽層302於基板100上。此CVD反應室300可以是密封的，藉以在CVD反應室300之內部空間304中建立一個真空的環境。CVD反應室300可以配備有電極板之加熱器306和308，且加熱器306和308連接至無線射頻(RF)源310或遠程電漿源。
基板100設置於上加熱器與下加熱器之間，並透過進氣口 314、316，將一種或多種沉積氣體被引進內部空間304。舉例來說，含氫氣體、含矽氣體、含硼氣體、或含磷氣體之類的一種或多種氣體，可以透過進氣口314、316來予以引進內部空間304。且沉積氣體會進入位於基板100和加熱器306、308之間的空間內。當加熱器306、308提供的溫度夠高，會使得沉積氣體產生解離或「裂解」，而形成解離氣體。解離氣體可沉積材料於基板100來成長薄膜與多層於基板100，譬如多晶矽層302。
在多晶矽層302之沉積期間，可以將CVD反應室300之內部空間304加熱到溫度設定點。舉例而言，可以藉由加熱內部空間304，已幫助作為結晶層或多結晶層之多晶矽層302之生成。一般而言，在沉積矽層(silicon layer)期間，內部空間304之熱能會提高，矽層可以變得有較高結晶性。在一個實施例中，在沉積多晶矽層302期間，CVD反應室300之溫度設定點為至少450℃。在另一個實施例中，在沉積多晶矽層302期間，CVD反應室300之溫度設定點為至少500℃。或者，沉積多晶矽層302之溫度設定點為至少550℃或至少600℃。在另一個實施例中，沉積多晶矽層302之溫度設定點為至少1000℃。
而使用來沉積多晶矽層302之溫度設定點足夠高到可以提供矽的多結晶結構於多晶矽層302上，同時，也可以足夠低到能夠避免位於基板100中相當數量的雜質114從基板擴散出來，並進入到多晶矽層302。舉例來說，可以將基板100加熱至一溫度設定點，此溫度設定點乃低於基板100被加熱來移除至少一些雜質114的溫度設定點。在一個實施例中，將CVD反應室300中基板100加熱至一溫度設定點，此溫度設定點乃低於基板100之軟化點和/或玻璃轉換溫度(Tg)。
在圖示的範例中，多晶矽層302是由矽層所形成，其直接沉積於基板100的上表面102上。舉例來說，多晶矽層302可以直接沉積至上表面102上，使得多晶矽層302鄰接於上表面102，而沒有任何介入層或中間層設置於多晶矽層302和基板100之間。多晶矽層302可以包含一種或數種摻雜半導體材料之接面或區域，譬如，用於光伏裝置中P-N、N-P、N-I-P或P-I-N接面堆疊之摻雜矽薄膜，用於電晶體裝置中之摻雜源極和/或汲極區域，以及其他類似者。
第4圖係為根據本發明所提供的位於PECVD反應室300中的基板100之另一個實施例的示意圖。取代直接沉積於基板100上面的多晶矽層302(且如第3圖所繪示)，在沉積多晶矽層302之前，可以將密封層400或阻擋層沉積於基板100上。舉例而言，可以使用PECVD反應室300，將密封層400或阻擋層沉積於基板100之上表面102上，且可以直接沉積多晶矽層302於密封層400上。
在一個實施例中，密封層400為包含一層或多層氮化物薄膜之氮化物層。舉例來說，密封層400可以包含氮化矽(Si3N4)或由氮化矽所形成。或者，密封層400可以包含一堆疊的複數氧化物層，其沉積於氮化物層的相對側，反之，則是指氧化物-氮化物-氧化物層之ONO層。這些氧化物層的第一層可以直接沉積至具有氮化物層之基板100的上表面102，使得氮化物層位於第一氧化物層上面，且第二氧化物層位於氮化物層上面。這些氧化物層可以由二氧化矽(SiO2)所形成或包含二氧化矽，同時氮化物層可包含氮化矽(Si3N4)或由氮化矽所形成。當然，其他氧化物和氮化物也都包括在本發明所描述之一個或多個實施例之範圍內。
在一個實施例中，阻擋層包含一層或多層導電薄膜。舉例來說，阻擋層可包含氮化鈦或由氮化鈦所形成，或沉積於氮化鈦之上。
密封層400或阻擋層乃沉積於基板100上，以密封或阻擋特定且非預期的於基板100中之雜質114，以避免雜質114進入基板100，和/或用來提供一個緩衝薄膜或數個薄膜，以作為基板100和沉積於基板100和層400之上的一個或多個層之間之過渡。密封層400或阻擋層係可以避免在多晶矽層302之後續熱處理步驟期間，雜質114由基板100擴散出去。舉例來說，為了防止在沉積多晶矽層302期間和/或在加熱基板100期間、或在沉積額外的複數層於多晶矽層302上期間、還有多晶矽層302或沉積於多晶矽層302上方的其他層之結晶化、多晶矽層302或沉積於多晶矽層302上方的其他層之離子植入及其他類似情況下，藉由沉積密封層400將可以用來避免雜質114擴散到多晶矽層302內。這些另外的熱處理步驟會使得後面的多晶矽層302得以沉積於密封層400上，並可能產生足夠高的溫度，促使雜質114由基板100反向擴散出去並進入多晶矽層302。而此密封 層400則扮演了用以防止雜質114擴散到多晶矽層302之阻障。
使用基板100和多晶矽層302可製作各種類型的裝置。舉例而言，固態電晶體裝置、二極體、光伏裝置(例如，太陽能電池)、或其他類似者，可以由基板100和多晶矽層302所形成，或包含有基板100和多晶矽層302。在一個實施例中，將入射光轉換為電流之光伏裝置，其包含一個或多個太陽能電池，其製作方式是藉由將複數層沉積於基板100上，並在多晶矽層302具有至少部分的光伏裝置之主動層，以將入射光轉換為電流。
第7圖為根據本發明所提供的包含多晶矽層302的半導體裝置之製作方法S700之一個實施例的流程圖。於步驟S702中，提供一基板100(如第1圖所示)。如以上所述，基板100可以由具有相當低的軟化點和/或玻璃轉換溫度(Tg)之材料所製成。舉例而言，一種或多種和包含基板100之半導體裝置的製造有關的處理步驟中，基板100的軟化點和/或玻璃轉換溫度(Tg)可以較低。
於步驟S704中，加熱基板100(如第1圖所繪示)。加熱基板100會使得在基板100中的雜質114(如第1圖所繪示)從基板100擴散出去。可以對於基板100加熱至高於基板100之軟化點和/或玻璃轉換溫度(Tg)之溫度。
在一個實施例中，方法S700的流程是從步驟S704進行至步驟S708。沉積多晶矽層302(如第3圖所繪示)於基板100上(如第1圖所繪示)。如以上所述，可以直接沉積多晶矽層302於基板100的上表面102(如第1圖所繪示)，而在多晶矽層302和基板100之間不需要任何中間層。多晶矽層302的沉積，可以和加熱基板100至少於或冷於基板100之軟化點和/或玻璃轉換溫度(Tg)之溫度有關。於步驟S704中，將基板100的雜質114(如第1圖所繪示)驅除出來，可避免在沉積多晶矽層302的期間，雜質會擴散到多晶矽層302。或者，可以沉積多晶矽層302於高於基板100之軟化點和/或玻璃轉換溫度(Tg)之溫度。
於一個實施例中，沉積多晶矽層302(如第3圖所繪示)為多結晶態或微結晶態。舉例而言，多晶矽層302可以不沉積為非結晶態， 然後，再予以加熱以形成多結晶結構或微結晶結構。反過來說，多晶矽層302可以被沉積為非結晶態，然後，再予以加熱來形成多結晶或微結晶結構。
在另一個實施例中，方法S700的流程是從步驟S704進行至步驟S706、然後從步驟S706進行至步驟S708。於步驟S706中，沉積密封層400(如第4圖所繪示)於基板100上(如第1圖所繪示)。舉例而言，可以沉積密封層400於基板100的上表面102(如第1圖所繪示)。密封層400會密封住殘留在基板100中的雜質114(如第1圖所繪示)，使得在後續的熱處理步驟或過程期間，雜質114無法透過上表面102從基板100擴散出去。
方法S700的流程可以從步驟S706進行至步驟S708，其中係沉積多晶矽層302(如第3圖所繪示)於密封層400(如第4圖所繪示)。舉例而言，可以沉積多晶矽層302，使得密封層400配置於基板100(如第1圖所繪示)和多晶矽層302之間並從基板100予以延伸。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
100‧‧‧基板
114‧‧‧雜質
300‧‧‧CVD反應室
302‧‧‧多晶矽層
304‧‧‧內部空間
306、308‧‧‧加熱器
310‧‧‧無線射頻(RF)源

Claims (17)

  1. 一種半導體裝置之製作方法，使用於光伏裝置，該方法之步驟包含：提供一基板，該基板係用於配置於該半導體裝置上；加熱該基板至一第一溫度，該第一溫度係超過該基板之一軟化點；及沉積一多晶矽層於該基板上。
  2. 如申請專利範圍第1項所述之半導體裝置之製作方法，其中該提供該基板之步驟係提供一凸面基板或一凹面基板。
  3. 如申請專利範圍第1項所述之半導體裝置之製作方法，其中該加熱該基板之步驟係包含維持該基板於該第一溫度一停留時間(dwell time)，該停留時間之長度係持續到足夠使該基板之雜質釋出。
  4. 如申請專利範圍第1項所述之半導體裝置之製作方法，其中該加熱該基板之步驟係包含加熱該基板至高於600℃。
  5. 如申請專利範圍第1項所述之半導體裝置之製作方法，其中該基板係由一含鈉玻璃所製成。
  6. 如申請專利範圍第1項所述之半導體裝置之製作方法，其中該基板係由一金屬所製成。。
  7. 如申請專利範圍第1項所述之半導體裝置之製作方法，其中該沉積該多晶矽層之步驟係沉積該多晶矽層於一第二溫度，該第二溫度係低於該第一溫度。
  8. 如申請專利範圍第1項所述之半導體裝置之製作方法，其中該沉積該多晶矽層之步驟係直接沉積該多晶矽層於該基板之一上表面，該多晶矽層與該基板之間並未沉積一中間層。
  9. 如申請專利範圍第1項所述之半導體裝置之製作方法，更包含沉積一密封層於該基板上，且該沉積該多晶矽層之步驟係沉積該多晶矽層於該密封層上。
  10. 如申請專利範圍第9項所述之半導體裝置之製作方法，其中該密封層包含一氮化物材料。
  11. 一種半導體裝置，包含有：一基板，該基板係於室溫下具有一非平面形狀，且預先加熱該基板 於一超過600℃之溫度，或者，該基板係被加熱至該超過600℃之溫度並回到該室溫後具有該非平面形狀；及一多晶矽層，配置於該基板之一上表面上，且該多晶矽層係緊鄰該基板。
  12. 如申請專利範圍第11項所述之半導體裝置，其中該基板係由一含鈉玻璃所製成。
  13. 如申請專利範圍第11項所述之半導體裝置，其中該基板係由一金屬所製成。
  14. 如申請專利範圍第11項所述之半導體裝置，其中該多晶矽層係直接緊鄰該基板，該多晶矽層與該基板之間並未配置一中間層。
  15. 如申請專利範圍第11項所述之半導體裝置，更包含一密封層配置於該基板與該多晶矽層之間。
  16. 如申請專利範圍第15項所述之半導體裝置，其中該密封層包含一氮化物材料。
  17. 如申請專利範圍第11項所述之半導體裝置，其中該半導體裝置係包含該多晶矽層之至少一電晶體或光伏裝置。
TW102100225A 2012-02-14 2013-01-04 半導體裝置及其製作方法 TW201334080A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/372,985 US20130207109A1 (en) 2012-02-14 2012-02-14 Semiconductor device and method for manufacturing a semiconductor device

Publications (1)

Publication Number Publication Date
TW201334080A true TW201334080A (zh) 2013-08-16

Family

ID=48927072

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102100225A TW201334080A (zh) 2012-02-14 2013-01-04 半導體裝置及其製作方法

Country Status (3)

Country Link
US (1) US20130207109A1 (zh)
CN (1) CN103247713A (zh)
TW (1) TW201334080A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805440B (zh) * 2022-07-11 2023-06-11 台技工業設備股份有限公司 可以控制氣氛及製程壓力的粉體燒結之加熱系統

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
JP2892170B2 (ja) * 1990-07-20 1999-05-17 株式会社東芝 熱処理成膜方法
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
DE102009050987B3 (de) * 2009-05-12 2010-10-07 Schott Ag Dünnschichtsolarzelle und Verfahren zur Herstellung einer Dünnschichtsolarzelle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805440B (zh) * 2022-07-11 2023-06-11 台技工業設備股份有限公司 可以控制氣氛及製程壓力的粉體燒結之加熱系統

Also Published As

Publication number Publication date
CN103247713A (zh) 2013-08-14
US20130207109A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
JP6326661B2 (ja) 太陽電池のコンタクトの製造方法
KR100749010B1 (ko) 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치
KR100634528B1 (ko) 단결정 실리콘 필름의 제조방법
CN108987279B (zh) 薄膜晶体管的制造方法
TWI660517B (zh) 太陽能電池中之相對摻質濃度水準
TW201334080A (zh) 半導體裝置及其製作方法
CN102592975A (zh) 降低p型涂敷源工艺的p/n结电容和漏电的方法
WO2019085013A1 (zh) 低温多晶硅薄膜及晶体管的制造方法
KR101093114B1 (ko) 후면접합 구조의 태양전지
CN105845616B (zh) 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变GeOI的制作方法
CN100413016C (zh) 多晶硅薄膜的制造方法
CN105977197B (zh) 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法
CN105977198A (zh) 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法
JPH1197438A (ja) シリコン酸化物の改質方法
KR20110054874A (ko) 도펀트 함유된 도핑마스크를 이용한 선택적 에미터 형성방법과 태양전지 제조방법
CN101487114B (zh) 一种低温多晶硅薄膜器件及其制造方法
JP2003347567A (ja) 半導体デバイスおよびその製造方法
CN105977199A (zh) 基于非晶化与尺度效应的晶圆级单轴应变GeOI的制作方法
KR101462563B1 (ko) 실리콘불화물 막을 이용한 결정질 실리콘 웨이퍼 식각방법 및 식각장치, 이를 이용한 태양전지 제조방법 및 제조장치
KR20110072955A (ko) 후면접합 태양전지의 도핑방법, 그에 의해 제조된 후면접합 태양전지 및 제조방법
JP3730185B2 (ja) 薄膜トランジスタの製造方法
JP2007043192A (ja) 結晶性半導体膜の作製方法、結晶性珪素膜の作製方法及び薄膜トランジスタの作製方法
KR20080045322A (ko) 태양전지 및 제조 방법
JPH08172214A (ja) 光電変換半導体装置の製造方法
JP4023367B2 (ja) 半導体膜形成方法、及び半導体膜製造方法