JP2003347567A - 半導体デバイスおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 熱酸化法よりも簡便かつ低温で、熱酸化膜と
同等レベルの良好な絶縁膜/半導体界面特性が得られる
絶縁膜の形成方法と、この絶縁膜を用いた半導体デバイ
スを提供する。 【解決手段】 半導体内で生成または誘起されたキャリ
アに基づいて動作する半導体デバイスであって、前記半
導体デバイスは、外部からのエネルギーおよび／または
電界の印加によって、熱平衡状態よりも過剰のキャリア
が生成または誘起される過剰キャリア存在領域を有する
半導体（Ａ）と、前記半導体の前記過剰キャリア存在領
域の表面と接する絶縁膜（Ｂ）とを有し、前記絶縁膜
（Ｂ）が、前記半導体（Ａ）の前記過剰キャリア存在領
域の表面と接して形成された、ＯＨ基および／またはＯ
Ｒ基(Ｒは炭化水素基)を有する材料を、450℃よりも高
い温度で焼成することによって作製されている半導体デ
バイス。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体と絶縁膜と
の界面における界面準位密度を低減させた半導体デバイ
スおよびその製造方法に関する。

【０００２】

【従来の技術】太陽電池、液晶表示素子やＩＣなどの半
導体デバイスでは、外部からのエネルギーや電界の印加
によって、半導体内で熱平衡状態より過剰なキャリアが
生成または誘起され、この過剰キャリアが発電または導
電に寄与する。例えば太陽電池では、光照射によって半
導体内部に生成された電子-正孔対が発電に寄与し、液
晶表示素子やＩＣなどのＭＩＳ（ＭＯＳ）構造トランジ
スタでは、電界の印加によって半導体表面のチャネル領
域に誘起された電子（または正孔）が導電に寄与する。

【０００３】ここで、半導体の表面には表面凖位が存在
し、この表面凖位が、太陽電池の変換効率の低下や、Ｍ
ＩＳ構造トランジスタのスイッチング特性の低下を招
く。例えば、太陽電池の場合には、この表面凖位が、光
照射によって半導体内部で生成された過剰少数キャリア
（ｐ型半導体における電子、またはｎ型半導体における
正孔）をトラップし再結合のサイトとなるため、変換効
率が低下する。またＭＩＳ（ＭＯＳ）構造トランジスタ
では、チャネル領域における半導体表面の表面凖位（ゲ
ート絶縁膜／チャネル領域の界面凖位）が、ゲート電極
への電圧印加によってチャネル領域に誘起される過剰キ
ャリア（電子または正孔）をトラップし、これによっ
て、モビリティーが低下するためスイッチング特性が低
下する。

【０００４】したがって、所望の変換効率の太陽電池
や、所望のスイッチング特性のトランジスタを作製する
には、過剰キャリアが存在する領域の表面（太陽電池に
おける半導体表面や、ＭＩＳ構造トランジスタにおける
チャネル領域表面）における半導体の表面凖位密度を低
減することが非常に重要である。半導体の表面凖位密度
を低減する手法としては、半導体表面に熱酸化法によっ
て絶縁膜を形成する（絶縁膜／半導体界面を形成する）
手法が最も好適であり、太陽電池やＭＩＳ（ＭＯＳ）構
造ＩＣなどの分野で広く用いられている。

【０００５】例えば、特開平10−41531号公報では、太
陽電池のｐ型Ｓｉ基板の表面(受光面と反対側の面)に熱
酸化法によってＳｉＯ_２膜を形成し、これによってｐ型
Ｓｉ基板表面の表面準位密度を低減している(Ｓｉ基板
表面をパッシベーションしている)。そして、太陽光照
射によりｐ型Ｓｉ基板内で生成した過剰少数キャリア
(電子)が、ｐ型Ｓｉ基板の表面(Ｓｉ/ＳｉＯ_２界面)で
再結合することを効果的に防止し、太陽電池の高効率化
を図っている。またＭＩＳ（ＭＯＳ）構造ＩＣでは、半
導体基板のチャネル領域と接するゲート絶縁膜が熱酸化
法によって形成されており、これによってチャネル領域
の表面凖位密度（ゲート絶縁膜／チャネル領域の界面凖
位密度）が低減され、良好なスイッチング特性を得てい
る。ここでＭＩＳ(Metal-Insulator-Semiconductor)構
造とは、半導体表面に絶縁膜を介して金属電極を付した
構造のことであり、ＭＯＳ(Metal-Oxide-Semiconducto
r)構造とは、ＭＩＳの一種で絶縁膜に酸化膜を用いたも
のである。

【０００６】なお、上記熱酸化膜の形成には1000℃以上
程度の高温の熱処理が要求されるため、デバイスの耐熱
温度がこれに満たない場合には、熱酸化法を用いること
ができない。例えば、耐熱温度が600〜650℃程度のガラ
ス基板を用いるＴＦＴ液晶においては、ＭＩＳ構造トラ
ンジスタのゲート絶縁膜として、プラズマＣＶＤ法によ
るＳｉＯ_２膜やＳｉＮ_ｘ膜などが用いられている。

【０００７】

【発明が解決しようとする課題】上記したように、半導
体の表面凖位密度を低減する方法としては、半導体表面
に熱酸化法によって絶縁膜を形成する方法が最も好適で
ある。しかし、絶縁膜（熱酸化膜）／半導体の界面凖位
密度（半導体の表面凖位密度）は酸化温度や不純物の影
響を強く受けるため、良好な絶縁膜／半導体界面特性を
得ようとすれば、1000℃以上程度の高温の熱処理と、汚
染のない非常に清浄な雰囲気とが要求される。例えば、
「半導体シリコン結晶工学」(丸善)P193には、ｐ型(100)
Ｓｉウエハをドライ熱酸化する場合に、界面電荷密度Ｄ
ｉｔを10^１２（／cm^２eV）以下にしようとすると1000℃
以上の酸化温度が必要となることが記載されている。な
お、界面電荷密度とは、界面凖位（半導体の表面凖位）
に起因してチャージされた電荷密度のことを言う。ま
た、この文献には、酸化される半導体表面に汚染が多い
と、半導体表面(絶縁膜/半導体界面)の欠陥密度が大き
くなることも記載されている。したがって、熱酸化法で
は、良好な絶縁膜/半導体界面を形成するために、非常
に清浄な雰囲気と1000℃以上程度の高温の熱処理とが要
求され、デバイス製造プロセスが複雑なものとなってい
た。一方、プラズマＣＶＤ法による絶縁膜は、300〜500
℃程度の低温で形成可能であるが、この方法の場合に
は、プラズマ中の荷電粒子が半導体表面に物理的ダメー
ジやチャージアップなどの悪影響を与えるため、良好な
絶縁膜/半導体界面特性を得ることができない。

【０００８】以上のことから、太陽電池の表面パッシベ
ーション絶縁膜や、ＭＩＳ構造トランジスタのゲート絶
縁膜に用いられる熱酸化膜と同等レベルの、良好な絶縁
膜／半導体界面特性が得られる絶縁膜を、熱酸化法より
も簡便且つ低温で形成する方法が切望されている。ここ
で、簡便な方法で形成できる絶縁膜としてはＳＯＧ膜
(スピンオングラス膜)も知られており、特開2000-28625
4号公報にはＳＯＧ膜をＩＣの層間絶縁膜に用いた例
（ポリシラザン系ＳＯＧを800℃以上で熱処理して形成
した、緻密な平坦化絶縁膜）が、また特開平4-154123号
公報には、ＳＯＧ膜を半導体基板内の拡散領域のバリア
膜に用いた例が開示されている。また、特開平9-244249
号公報には、基板上に塗布したＳＯＧ材料を95〜105℃
の範囲でベークした後にその上にレジストパターンを形
成することにより、レジストの密着性を高められること
が示されている。

【０００９】しかし、いずれの公報にも、太陽電池の表
面パッシベーション絶縁膜やＭＩＳ構造トランジスタの
ゲート絶縁膜のように、半導体内の過剰キャリアが存在
する領域と接してＳＯＧ膜を用いた例は示されていな
い。すなわち、ＳＯＧ膜を、半導体の表面凖位密度（絶
縁膜／半導体界面の界面凖位密度）を低減させる用途と
して用いた例は示されておらず、ＳＯＧ膜／半導体界面
が、太陽電池の発電や、トランジスタのスイッチング特
性に関わる部分に適用できようとは、従来考えられてい
なかった。ここでＳＯＧ膜とは、基板上にスピンコート
などによって塗布したＳＯＧ材料（Ｓｉ-ＯＨおよび／
またはＳｉ-ＯＲ（Ｒは炭化水素基）を有するシリコン
化合物が有機溶媒によって溶解された薬液）を、乾燥お
よび焼成することによって得られるガラス状の膜をい
う。

【００１０】本発明は、熱酸化法よりも簡便かつ低温
で、熱酸化膜と同等レベルの良好な絶縁膜/半導体界面
特性が得られる絶縁膜の半導体表面への形成方法と、こ
の絶縁膜を用いた半導体デバイスを提供することを目的
とする。

【００１１】

【課題を解決するための手段】本発明は、半導体内で生
成または誘起されたキャリアに基づいて動作する半導体
デバイスであって、前記半導体デバイスは、外部からの
エネルギーおよび／または電界の印加によって、熱平衡
状態よりも過剰のキャリアが生成または誘起される過剰
キャリア存在領域を有する半導体（Ａ）と、前記半導体
の前記過剰キャリア存在領域の表面と接する絶縁膜
（Ｂ）とを有し、前記絶縁膜（Ｂ）が、前記半導体
（Ａ）の前記過剰キャリア存在領域の表面と接して形成
された、ＯＨ基および／またはＯＲ基(Ｒは炭化水素基)
を有する材料を、450℃よりも高い温度で焼成すること
によって作製されている半導体デバイスに関する。

【００１２】また、本発明は、光照射によって半導体内
部で生成されたキャリアに基づいて動作する半導体デバ
イスであって、前記半導体デバイスは、その厚さ方向に
順次配置された複数種類の導電型の半導体（Ａ'）と、
前記複数種類の導電型の半導体の最上面の半導体の表
面、およびその最下面の半導体の表面のうちの少なくと
も一方の表面に接する絶縁膜（Ｂ'）を有し、前記絶縁
膜（Ｂ'）が、前記最上面の半導体の表面、および、前
記最下面の半導体の表面のうちの少なくとも一方の表面
と接して形成された、ＯＨ基および／またはＯＲ基(Ｒ
は炭化水素基)を有する材料を、450℃よりも高い温度で
焼成することによって作製されている半導体デバイスに
関する。

【００１３】更に、また本発明は、電界の印加によっ
て、半導体の表面近傍に誘起されたキャリアに基づいて
動作する半導体デバイスであって、前記半導体デバイス
は、チャネル領域、ソース領域およびドレイン領域を有
する半導体（Ａ''）と、前記半導体の前記チャネル領域
の表面と接する絶縁膜（Ｂ''）と、前記絶縁膜（Ｂ''）
を介して前記チャネル領域と対向する導電性膜（Ｃ）と
を有し、前記絶縁膜（Ｂ''）が、前記半導体のチャネル
領域の表面と接して形成された、ＯＨ基および／または
ＯＲ基(Ｒは炭化水素基)を有する材料を、450℃よりも
高い温度で焼成することによって作製されている半導体
デバイスに関する。

【００１４】詳しくは、本発明は、前記絶縁膜が、前記
ＯＨ基および／またはＯＲ基を有する材料を800℃以上
の温度で焼成することによって作製された上記のいずれ
かに記載の半導体デバイスに関する。また詳しくは、本
発明は、前記絶縁膜が、前記ＯＨ基および／またはＯＲ
基を有する材料を1000℃未満の温度で焼成することによ
って作製された上記のいずれかに記載の半導体デバイス
に関する。

【００１５】特に、本発明は、前記ＯＨ基および／また
はＯＲ基を有する材料が、Ｓｉ-ＯＨおよび／またはＳ
ｉ-ＯＲを有するシリコン化合物を含むＳＯＧ（スピン
オングラス）材料である上記のいずれかに記載の半導体
デバイスに関する。特にまた、本発明は、前記シリコン
化合物が、更にＲ-Ｓｉを含む上記半導体デバイスに関
する。加えて、本発明は、前記シリコン化合物がＲ-Ｓ
ｉを含まない上記半導体デバイスに関する。加えてま
た、本発明は、前記半導体がＳｉを含むものである上記
のいずれかに記載の半導体デバイスに関する。

【００１６】また本発明は、上記いずれかに記載の半導
体デバイスを製造する、半導体デバイスの製造方法であ
って、半導体の表面にＯＨ基および／またはＯＲ基(Ｒ
は炭化水素基)を有する材料を形成する工程と、前記Ｏ
Ｈ基および／またはＯＲ基を有する材料を450℃よりも
高い温度で焼成する工程と、を含んでいる半導体デバイ
スの製造方法に関する。好ましくは本発明は、前記ＯＨ
基および／またはＯＲ基を有する材料を焼成する温度
が、800℃以上且つ好ましくは1000℃未満の温度である
上記製造方法に関する。更にまた、本発明は半導体の表
面にＯＨ基および／またはＯＲ基を有する材料を形成す
る工程の前段階において前記半導体の表面に親水化処理
を施す工程を含んでいる上記製造方法に関する。

【００１７】

【発明の実施の形態】本発明は、外部からのエネルギー
や電界の印加によって、熱平衡状態よりも過剰のキャリ
アが生成または誘起される過剰キャリア存在領域を有す
る半導体（Ａ）と、過剰キャリア存在領域の表面（太陽
電池における半導体表面やＭＩＳ構造トランジスタにお
けるチャネル領域の表面）と接する絶縁膜（Ｂ）とを有
し、この絶縁膜が、半導体の過剰キャリア存在領域の表
面と接して形成された、ＯＨ基および／またはＯＲ基
（Ｒは炭化水素基）を有する材料（例えばＳＯＧ材料で
あって、以下、塗布材料と呼ぶ）を、450℃よりも高い
温度で焼成することによって作製されている半導体デバ
イスを提供するものである。

【００１８】ここで「ＯＨ基および／またはＯＲ基を有
する材料」（塗布材料）とは、絶縁膜の前駆体となる材
料であり、例えばＳｉ-ＯＨおよび／またはＳｉ-ＯＲを
有するシリコン化合物が挙げられる。ここで、ＲはＣＨ
_３、Ｃ_２Ｈ_５、Ｃ_３Ｈ_７など炭素原子数が１〜３程度の
炭化水素基を表す。これらの材料は通常有機溶媒に溶解
されたＳＯＧ材料として用いられる。上記シリコン化合
物は、より具体的にはＲ-Ｓｉを含まない、一般式：Ｓ
ｉ(ＯＲ)_ｍ(ＯＨ)_４−ｍ（ｍは３以下の整数)、または
これらが重合した形で表される無機系シラノール化合
物、Ｒ-Ｓｉを含む一般式：Ｒ_ｎＳｉ(ＯＲ)_ｍ(ＯＨ)
_{４−ｍ−ｎ}（ｍおよびｎはｍ＋ｎ＜４なる関係にある整
数) 、またはこれらが重合した形で表される有機系シラ
ノール化合物が好ましいものとして例示できる。これら
のシラノール化合物が有機溶媒に溶解したＳＯＧ材料
は、塗布材料の状態では膜そのものではないが、塗布し
たのちの乾燥および焼成にともない分子間で結合が生じ
て不揮発性の皮膜を形成する。しかしこれらに限定され
るものではなく、ＯＨ基および／またはＯＲ基を有する
塗布材料であればよく、ＳＯＧ材料に限らず、例えばＴ
Ｇ材料などでもよい。

【００１９】ここでＳＯＧ材料とは、Ｓｉ-ＯＨおよび
／またはＳｉ-ＯＲを有するシリコン化合物が有機溶媒
に溶解された薬液のことを言い、このＳＯＧ材料を基板
上にスピンコートなどによって塗布し、溶媒を気化させ
たのちに、約400〜450℃の熱処理を行うことによって薄
膜が得られる。またＴＧ材料とは、Ｔｉ-ＯＨおよび／
またはＴｉ-ＯＲを有するＴｉ(ＯＲ')_４（Ｒ'は水素ま
たはＣＨ_３、Ｃ_２Ｈ_５、Ｃ_３Ｈ_７など炭素原子数が１〜
３程度の炭化水素基）などのチタン化合物が有機溶媒に
溶解された薬液のことを言い、このＴＧ材料を基板上に
スピンコートなどによって塗布し、溶媒を気化させたの
ちに、約400〜450℃の熱処理を行うことによって薄膜が
得られる。

【００２０】半導体は、その表面が多数のＯＨ基で覆わ
れていればどのような半導体にでも適用できる。その代
表的なものとしてはシリコン系半導体が挙げられるが、
その表面がＯＨ基で覆われている状態であれば、Ｓｉに
限らず、化合物半導体など如何なる材料であっても良
い。また、これらの半導体材料はバルク基板に限らず、
ＣＶＤなどで形成される薄膜であってもよい。更に、半
導体の種類や結晶方位も如何なるものであってもよい。

【００２１】また、本発明は、上記半導体デバイスを製
造する方法として、半導体の過剰キャリア存在領域の表
面にＯＨ基および／またはＯＲ基を有する材料（塗布材
料）を形成する工程と、この材料を450℃よりも高い温
度で焼成する工程とを含むことを特徴とする製造方法を
提供する。半導体の表面にＯＨ基および／またはＯＲ基
を有する材料（塗布材料）を形成するに先だって、半導
体は、その表面に上記材料と良好な結合を形成すること
のできるＯＨ基をできるだけ多く露出しておくことが好
ましい。そのために、一般には、フッ酸等により自然酸
化膜を除去し、次いでＲＣＡ洗浄などによって洗浄し、
最終的に純水リンス、オゾン水処理、過酸化水素水処理
や有機溶媒処理などの親水化処理によって、ＯＨ基で覆
われた状態とする。半導体の表面を洗浄、親水化したの
ち、塗布材料をスピンコート法、スプレー法、インクジ
ェット法等を用いて塗布する。なお、塗布材料を、比較
的小型の基板上に一様に形成する場合にはスピンコート
法が簡便に利用できる。

【００２２】ＳＯＧ材料などの塗布材料を焼成する焼成
炉については、石英管製の熱酸化炉ほど清浄なものでは
なくてもよく、例えば、炉内壁面がセラミック製のバッ
チ処理炉や、枚様式のベルト炉などを用いてもよい。但
し、焼成炉は、なるべく、メタル系の汚染が少ない方が
よく、炉内壁面は金属製でない方が好ましい。また、焼
成雰囲気は、塗布材料のクロスリンク反応が阻害されな
いために、窒素雰囲気等の不活性な雰囲気が好ましい。

【００２３】本発明は、「半導体表面に形成されたＯＨ
基および／またはＯＲ基を有する材料（塗布材料）を45
0℃よりも高い温度、好ましくは800℃以上の温度で焼成
することによって、良好な絶縁膜/半導体界面特性が得
られる」という新たな知見に基づいで完成され、この絶
縁膜/半導体界面を、太陽電池の表面パッシベーション
や、ＭＩＳ構造トランジスタにおけるゲート絶縁膜／チ
ャネル領域界面など、半導体デバイスに適用したもので
ある。したがって、上記知見を得るに際して発明者等が
行った基礎実験は、本発明を理解する上で非常に重要で
あるため、まずその内容について説明する。

【００２４】この基礎実験では、図１に示すような絶縁
膜２/半導体１/絶縁膜２なる構造の評価サンプル１０を
準備し、反射マイクロ波光導電減衰法によって、半導体
１内の過剰少数キヤリアの実効ライフタイムτを測定し
た。ここで、実効ライフタイムτは、半導体１内部のバ
ルクライフタイムτ_ｂと、半導体１表面(絶縁膜２/半導
体１界面)の表面ライフタイムτ_ｓとによって下式
（１）１／τ＝ １／τ_ｂ＋１／τ_ｓ
（１）のように表され、半導体１表面の表面準位密度
(絶縁膜２/半導体１界面の界面準位密度)が小さい場合
にはτｓが大きくなる結果、実効ライフタイムτが大き
くなる。すなわち、実効ライフタイムτの測定によっ
て、絶縁膜２/半導体１の界面特性（半導体１の表面特
性）を評価することができる。

【００２５】次に、実験に用いた評価サンプル10につい
て説明する。半導体１には、CZ-ｐ型(18Ω・cm)の単結
晶Ｓｉウエハを用いた。また、絶縁膜２には、「ＯＨ基
および／またはＯＲ基を有する材料」（塗布材料）の一
例であるＳＯＧ材料(東京応化製無機系ＳＯＧ: ＯＣＤ-
Type２または、有機系ＳＯＧ:ＯＣＤ-Type７)の焼成に
よって得られるＳｉＯ_２膜を用いた。評価サンプル10の
作製手順は、以下の通りである。まず、フッ酸エッチン
グ(自然酸化膜除去)と純水リンスによってＳｉウエハ１
の表面を前洗浄した。次に、Ｓｉウエハ１の第一面上に
ＳＯＧ材料をスピンコートによって塗布し、その後、Ｓ
ＯＧ材料をオーブン中で乾燥させた。尚、この乾燥によ
ってＳＯＧ材料内の有機溶媒が気化する。乾燥は、80℃
および200℃の２段階で行った。続いて、Ｓｉウエハの
第二面上においても上記と同様の処理を行い、Ｓｉウエ
ハ１の両面に、乾燥したＳＯＧ材料を形成した。そし
て、Ｓｉウエハ１両面の乾燥ＳＯＧ材料を窒素雰囲気中
で焼成して絶縁膜(ＳｉＯ_２膜)２を形成し、評価サンプ
ル10を得た。なお、ＳＯＧ材料の焼成に用いた焼成炉
は、炉内壁面がセラミック製の簡易炉であり、通常の熱
酸化に用いる石英管に比べて汚染が多く、また大気の混
入も多いものである。

【００２６】ＳＯＧ材料として無機系ＳＯＧ(東京応化
製ＯＣＤ-Type２)を用い、その焼成温度をパラメータと
して、サンプル10(Ｓｉウエハ１)の実効ライフタイムτ
を測定した結果を図２に示す。なお、図２には、比較の
ために、絶縁膜２を形成していないベアＳｉウエハ１の
実効ライフタイムと、ＳＯＧの代わりにＳｉウエハ１の
両面に熱酸化膜を形成した場合の実効ライフタイムも併
せて示している。比較用の熱酸化膜は、良好な絶縁膜/
半導体界面特性(ＳｉＯ_２/Ｓｉ界面特性)が得られるよ
うに、熱酸化炉(石英管)中で、1050℃のドライ熱酸化に
よって形成した。

【００２７】図２より、ＳＯＧ材料の焼成温度が450℃
の場合には、その実効ライフタイムτがベアＳｉウエハ
と大差なく数μｓ程度である一方、焼成温度が450℃よ
りも高くなると焼成温度の増加に伴って、実効ライフタ
イムτが向上しているのが分かる。そして、焼成温度が
800℃になると、熱酸化膜と同等以上にまで(約300μ
s)、実効ライフタイムτが向上している。この結果か
ら、焼成温度450℃以下のＳＯＧ材料には、Ｓｉウエハ
１表面の表面準位密度を低減する働きがほとんどないの
に対し、焼成温度を450℃よりも高くすると、ＳＯＧ/Ｓ
ｉ界面での結合反応によってＳｉ表面の表面準位密度が
低減され、更に、800℃以上の焼成になると熱酸化膜と
同等以上にまでＳｉ表面準位密度が低減されて、良好な
絶縁膜/半導体界面特性が得られていることが読み取れ
る。

【００２８】上記結果の解釈について、図３を参照して
説明する。まず、ＳＯＧ材料を塗布する前のＳｉウエハ
１の表面には、フッ酸エッチング後の純水リンスによっ
てＳｉ-ＯＨが形成されている。また、上記の実験に用
いた無機系ＳＯＧ材料は、一般式：Ｓｉ(ＯＲ)_ｍ(ＯＨ)
_４−ｍ(ＲはＣＨ_３、Ｃ_２Ｈ_５、Ｃ_３Ｈ_７など炭素原子
数が１〜３程度の炭化水素基、ｍは３以下の整数)また
はこれらが重合した形のシラノール化合物を含んでい
る。したがって、このＳＯＧ材料をＳｉウエハ１の表面
に塗布し450℃よりも高い温度で焼成すると、ＳＯＧ材
料内部のシラノール化合物同士のクロスリンク反応と同
時に、ＳＯＧ/Ｓｉ界面においても下式（２）および
（３） Si-OH(Ｓｉウエハ)＋ HO-Si(ＳＯＧ)→Si-O-Si＋H_２0 ↑ (２) Si-OH(Ｓｉウエハ)＋ RO-Si(ＳＯＧ)→Si-O-Si+ROH ↑ (３) に示すような化学反応が起こり、Ｓｉ-Ｏ-Ｓｉ結合が形
成される。そして、このＳｉ-Ｏ-Ｓｉ結合によってＳｉ
表面の表面準位密度(ＳＯＧ/Ｓｉ界面の界面準位密度)
が低減されて、良好な絶縁膜/半導体界面が得られる。
ここで、上記のＳｉ-Ｏ-Ｓｉ結合反応は、ＳＯＧ焼成温
度の増加に伴って促進され、焼成温度が800℃以上にな
ると、熱酸化膜と同等以上の良好な絶縁膜/半導体界面
特性が得られる。

【００２９】なお、上記と同様の解釈は、特開平9-2442
49号公報にも開示されており、該公報では、この解釈に
基づいてＳＯＧ材料とＳｉ基板との密着性を高めてい
る。しかし、該公報におけるＳＯＧ材料の熱処理温度は
95〜105℃であって、このような低温の熱処理では、図
２に示したように、Ｓｉ表面の表面準位密度はほとんど
低減されない。つまり、該公報では、ＳＯＧ/Ｓｉ界面
の密着性向上のための手法を教示しているものの、その
原子レベルでの界面特性、すなわちデバイス化した場合
の電気特性については触れていない。一方本願では、Ｓ
ＯＧ材料を450℃よりも高い温度で焼成することによっ
て、ＳＯＧ/Ｓｉ界面における上記（２）および（３）
式の化学反応を促進させ、Ｓｉ表面の表面準位密度(Ｓ
ＯＧ/Ｓｉ界面の界面準位密度)を低減させている。すな
わち、前記界面の半導体デバイスヘの適用を可能ならし
めている。

【００３０】また、特開2000-286254号公報には、ＳＯ
Ｇ材料の800℃以上の焼成によって、ＳＯＧ材料内のシ
ラノール化合物同士のクロスリンク反応が促進され、Ｓ
ｉ-Ｏ-Ｓｉ結合からなる緻密なＳｉＯ_２膜が形成できる
ことが記載されている。また、特開平4-154123号公報に
は、ＳＯＧ膜を半導体基板内の拡散領域のバリア膜に用
いた例が開示されている。しかし、いずれの公報にも、
太陽電池の表面パッシベーション絶縁膜やＭＩＳ構造ト
ランジスタのゲート絶縁膜のように、半導体内の過剰キ
ャリアが存在する領域と接して、ＳＯＧ膜を用いた例は
示されておらず、更に、ＳＯＧ／Ｓｉ界面の反応につい
ても一切教示されていない。すなわち、如何なる従来技
術にも、Ｓｉ表面上のＳＯＧ材料の焼成によってＳｉ表
面の表面凖位密度（ＳＯＧ／Ｓｉ界面の界面凖位密度）
が低減されることは示されておらず、ＳＯＧ膜／半導体
界面が、半導体デバイスの、太陽電池における発電や、
トランジスタのスイッチング特性に関わる部分に適用で
きようとは、従来考えられていなかった。

【００３１】次に、上記解釈（図３）の妥当性を調べる
ために、Ｓｉウエハ１表面に形成されるＳｉ-ＯＨの密
度を変えて、具体的には前洗浄における純水リンスの時
間を変えて、実効ライフタイムτの測定を行った。結果
は図４に示す如くで、純水リンスの時間を長くしてＳｉ
ウエハ１表面のＳｉ-ＯＨ密度を高めることにより実効
ライフタイムτが長くなっており、上記解釈の妥当性が
伺われる。また、この結果から、半導体の種類や結晶方
位が異なっても、その表面がＯＨ基で覆われてさえいれ
ば、単結晶Ｓｉウエハの場合と同様に良好な絶縁膜/半
導体界面特性が得られるものと予測される。図５は、キ
ャスト法で作製した多結晶Ｓｉウエハ(ｐ型,１Ω・cm)
を用いて、図２と同様の実効ライフタイムτの測定を行
った結果である。図５と図２とを比較して、さまざまな
面方位からなる多結晶Ｓｉウエハを用いた場合において
も、単結晶Ｓｉウエハの場合と同様、ＳＯＧ材料を450
℃よりも高い温度で焼成することによって、実効ライフ
タイムτが向上しているのがわかる。なお、多結晶Ｓｉ
ウエハの実効ライフタイムτの絶対値が単結晶Ｓｉウエ
ハより小さいのは、ＳＯＧ/Ｓｉ界面(表面ライフタイム
τ_s)の問題ではなく、多結晶Ｓｉウエハのバルクライフ
タイムτ_ｂが結晶粒界のために数10μs程度しかないこ
とによる。尚、このように結晶粒界を有する半導体材料
を用いる場合には、前記構造に更にＳｉ-Ｈが付加され
た構造のＳＯＧ材料を用いることにより、バルクライフ
タイムτ_ｂを増加させることも可能である。この場合に
は、焼成に伴って、ＳＯＧ材料内のＨ原子（またはラジ
カル）が離脱し、その後固相拡散して、半導体結晶粒界
のダングリングボンドをターミネートできる。

【００３２】また、上記と同様に、塗布材料について
も、その材料がＯＨ基あるいはＯＲ基を有していれば、
その他の組成は絶縁膜/半導体界面の特性にあまり影響
を与えない事が予測される。そこで、塗布材料として、
一般式：Ｒ_ｎＳｉ(ＯＲ)_ｍ(ＯＨ)_{４−ｍ−ｎ}（ＲはC
H_３、C_２H_５、C_３H_７など炭素原子数が１〜３程度の炭
化水素基、ｍおよびｎはｍ＋ｎ＜４なる関係にある整
数)、または、これらが重合した形のシラノール化合物
を含む有機系ＳＯＧ(東京応化製ＯＣＤ-Type７)を用い
て、図２と同様の実効ライフタイムτ測定を行った。結
果は図６に示す如くで、有機系ＳＯＧを用いた場合の実
効ライフタイムτは、無機系ＳＯＧの場合と大差がなか
った。すなわち、有機系ＳＯＧでは、Ｒ-Ｓｉ基の存在
のためにＳｉ表面との間のＳｉ-O-Ｓｉ結合が部分的に
阻害されることが懸念されるのであるが、Ｒ-Ｓｉ基は
界面特性にほとんど悪影響を及ぼしていなかった。この
点については、有機系ＳＯＧを450℃よりも高い温度で
焼成することによりＲ-Ｓｉ基が分解し、このために、
無機系ＳＯＧと同様の界面特性が得られたものと考えて
いる。

【００３３】上記した基礎実験より得られた知見を以下
にまとめる。 Ｓｉ表面上に形成したＳＯＧ材料を、450℃よりも高
い温度、好ましくは800℃以上の温度で焼成することに
よって、熱酸化膜と同等以上の、良好な絶縁膜/半導体
界面特性が得られる。しかも、その焼成温度は熱酸化温
度よりも200℃以上低くでき、焼成炉の清浄度も熱酸化
膜ほどには要求されない。 上記の絶縁膜/半導体界面特性は、ＳＯＧ材料内の
ＯＨ基またはＯＲ基と、Ｓｉ表面のＯＨ基との結合反応
によるものであるから、塗布材料内のその他の組成や、
半導体の種類および面方位が異なっても、上記と同様の
良好な絶縁膜/半導体界面特性が得られる。なお、半導
体表面には、なるべく高密度のＯＨ基を形成する方が好
ましい。

【００３４】本発明は、上記基礎実験より得られた知見
に基づき、塗布材料(例えばＳＯＧ材料)の焼成によって
形成される、界面準位密度の低い良好な絶縁膜/半導体
界面を、太陽電池の表面パッシベーションや、ＭＩＳ構
造トランジスタにおけるゲート絶縁膜／チャネル領域界
面など、半導体デバイスの過剰キャリア存在領域の界面
に適用したものである。以下、その具体的な実施形態に
ついて説明する。

【００３５】〔第１の実施形態〕本実施形態は、上記の
塗布材料の焼成によって形成される絶縁膜/半導体界面
を、太陽電池の表面パッシベーションに適用したもので
あり、図７は、この太陽電池100の断面構造を示してい
る。図７において、101aは、単結晶または多結晶の半導
体基板であって、その上面には、半導体基板101aと逆の
導電型を有する半導体層101bが形成されている。103
は、半導体基板101aの下面側に部分的に形成された、高
濃度ドーパント領域である。例えば、半導体基板101aが
ｐ型Ｓｉウエハであれば、101bはｎ＋型のＳｉ層で、10
3はｐ＋型領域となる。102aおよび102bは、それぞれ、
半導体基板101aの下面および、半導体層101bの上面に形
成された絶縁膜であって、これらの絶縁膜102a,102b
は、ＳＯＧ材料などの塗布材料を450℃よりも高い温
度、好ましくは800℃以上の温度で焼成して形成された
ものである。104及び105は、夫々、下面側電極及び上面
側電極を表す。

【００３６】次に、太陽電池100の製造方法を、半導体基
板101aがｐ型Ｓｉウエハで、塗布材料がＳＯＧ材料であ
る場合を例にとって説明する。まず、POCl_３を用いたリ
ン(P)の気相拡散によって、ｐ型Ｓｉウエハ101aの上面
側にｎ＋型のＳｉ層101bを形成する。なお、ｎ＋型Ｓｉ
層101bの形成方法は、気相拡散に限らずＰ型Ｓｉウエハ
101aの上面に塗布したＰＳＧの焼成などによる固相拡散
であっても良い。次に、ｐ型Ｓｉウエハ101aの下面を混
酸でエッチングし、ｎ＋型Ｓｉ層101bの形成と同時に下
面側に形成されたｎ＋型Ｓｉ層を除去する。

【００３７】エッチング後は、純水リンス、オゾン水処
理、過酸化水素水処理や有機溶媒処理などの親水化処理
によって、ｐ型Ｓｉウエハ101aの下面がＯＨ基で覆われ
た状態としておく。そして、このｐ型Ｓｉウエハ101aの
下面に、ＳＯＧ材料をスピンコートによって塗布し、そ
の後ＳＯＧ材料を乾燥させて、ＳＯＧ材料内の有機溶媒
を気化させる。続いて、ｎ＋型Ｓｉ層101bの上面を、フ
ッ酸エッチング、および、その後の純水リンス、オゾン
水処理、過酸化水素水処理や有機溶媒処理などの親水化
処理によってＯＨ基で覆われた状態としておいて、この
面に、ＳＯＧ材料をスピンコートによって塗布し乾燥さ
せる。なお、ｐ型Ｓｉウエハ101aの下面、および、ｎ＋
型Ｓｉ層101bの上面に塗布するＳＯＧ材料は、有機系Ｓ
ＯＧでも無機系ＳＯＧでもよいが、その塗布厚さを厚く
したい場合には有機系ＳＯＧを、また薄くしたい場合に
は無機系ＳＯＧを選択する。これらのＳＯＧ材料の乾燥
温度は最高200℃程度であるが、その温度に至るまで適
宜段階的に昇温させてもよい。次に、これらのＳＯＧ材
料を、窒素雰囲気中で450℃よりも高い温度、好ましく
は800℃以上の温度で焼成し、絶縁膜(ＳｉＯ_２膜)102a,
102bを形成する。なお、ＳＯＧ材料の焼成温度は、プロ
セス簡略化やデバイス汚染の観点からは1000℃未満とす
ることが望ましく、800〜850℃程度が現実的である。Ｓ
ＯＧ材料を焼成する焼成炉については、熱酸化炉ほど清
浄なものではなくてもよく、例えば、炉内壁面がセラミ
ック製のバッチ処理炉や、枚様式のベルト炉などを用い
ればよい。

【００３８】上記のＳＯＧ材料の焼成過程において、Ｓ
ＯＧ/Ｓｉ界面で、図３に示したようなＳｉ-O-Ｓｉ結合
が形成される。そして、これによってｐ型Ｓｉウエハ10
1aの下面、および、ｎ＋型Ｓｉ層101bの上面における各
々のＳｉ表面の表面準位密度が低減され(Ｓｉ表面がパ
ッシベーションされ)、良好な絶縁膜/半導体界面が形成
される。次に、フォトリソプロセスとエッチングにより
下面側の絶縁膜102aに開口部を形成する。そして、この
開口部を通して、ｐ型Ｓｉウエハ101aの下部に熱拡散な
どによってボロン(Ｂ)をドープし、ｐ＋型領域103を形
成する。なお、ｐ＋型領域103は、下面側電極104とのオ
ーミックコンタクトを形成するために、または、キャリ
ア再結合防止用の内蔵電界を発生するために設けられる
ものであり、その形成方法は熱拡散法に限らず、イオン
ドーピング法や、特開平10-41531号公報に記載されてい
るような、ｐ＋型微結晶Ｓｉ層を堆積する方法であって
もよい。次に、スパッタ法や蒸着法などによってアルミ
ニウムや銀などの下面側電極104を形成する。その後、
フォトリソプロセスとエッチングにより上面側の絶縁膜
102bに開口部を形成し、次にスパッタや蒸着などによっ
て、銀などのグリッド状の上面側電極105を形成する。

【００３９】上記のようにして作製した太陽電池100の
上面から太陽光を照射すると、ｐ型Ｓｉウエハ101aおよ
びｎ＋型Ｓｉ層101bの内部で、電子-正孔対が生成され
る。そして、ｐ型Ｓｉウエハ101a中の過剰少数キャリア
(電子)はｎ＋型Ｓｉ層101b内に、また、ｎ＋型Ｓｉ層10
1b中の過剰少数キャリア(正孔)はｐ型Ｓｉウエハ101a内
にそれぞれ移動し、これによって太陽電池100が発電す
る。ここで、もし、絶縁膜(ＳｉＯ_２膜)102a,102bが形
成されていないものとすると、ｐ型Ｓｉウエハ101aの下
面、および、ｎ＋型Ｓｉ層101bの上面の各々のＳｉ表面
において、それらの表面準位のために上記過剰少数キャ
リアが再結合によって消滅し、効率が低下してしまう。

【００４０】しかし、本実施形態の太陽電池100では、
ＳＯＧ材料の焼成による絶縁膜(ＳｉＯ_２膜)102a,102b
の形成よってＳｉ表面の表面準位密度が低減されている
ので(表面パッシベーションされているので)、上記のよ
うな再結合損失が防止され、その結果、太陽電池の高効
率化を図ることができる。しかも、絶縁膜(ＳｉＯ_２膜)
102a,102bの形成には、熱酸化のような1000℃以上の高
温や大掛かりな酸化炉を必要としない。すなわち、本実
施形態によれば、製造プロセスを簡略としながら、表面
再結合損失の防止された高効率の太陽電池を作製する事
ができる。さらに、1000℃以上の高温を要しない事か
ら、太陽電池内のドーパントの再分布や外部からの汚
染、および、半導体基板にかかるサーマルショックなど
の心配も少なく、特に、多数の結晶粒界が存在し、また
機械的強度の低い多結晶基板を用いた場合に効果的であ
る。

【００４１】なお、上記した太陽電池100の上側の絶縁
膜102bは、表面再結合防止用のパッシベーション絶縁膜
であると同時に、反射防止膜としても作用させることが
できるが、反射防止効果をさらに高めるために、この絶
縁膜102bの上に適宜の反射防止膜を配置してもよい。ま
た、上記では、ＳＯＧ材料の焼成による絶縁膜を、太陽
電池100の上面側および下面側の両方に配置する例につ
いて説明したが、何れか一方に配置したものでもよい。
例えば、ＳＯＧ材料の焼成による絶縁膜を上面側の102b
のみとし、下面側は、絶縁膜102aを配置する替りに公知
のＢＳＦ構造としてもよい。また、ＳＯＧ材料の焼成に
よる絶縁膜を下面側の102aのみとし、上面側には、絶縁
膜102bを配置する替りに、プラズマＣＶＤ法などによっ
て形成されるＳｉＮ_ｘ膜などを配置してもよい。

【００４２】また、上記ではＳＯＧ材料をスピンコート
によって塗布する例について説明したが、スプレー法や
インクジェット法によって塗布してもよい。特にインク
ジェット法によって塗布する場合には、開口パターンを
有する絶縁膜102a、102bを、フォトリソプロセスを用い
ずに形成することができる。なお、この場合には、ＳＯ
Ｇ材料をインクヘッドから安定して噴出させるために、
有機系ＳＯＧのような、ある程度、高粘度の材料を用い
る方が好ましい。

【００４３】また、上記では、ＳＯＧ材料の焼成によっ
て絶縁膜102a,102bを形成する例について説明したが、
絶縁膜の前駆体となる材料は、ＯＨ基および／またはＯ
Ｒ基を有する塗布材料であればよく、ＳＯＧに限らず、
例えばＴＧなどでもよい。半導体基板についても、その
表面がＯＨ基で覆われている状態であれば良く、Ｓｉに
限らず、化合物半導体など如何なる材料であっても良
い。また、これらの半導体材料はバルク基板に限らず、
ＣＶＤなどで形成される薄膜であってもよい。

【００４４】〔第２の実施形態〕本実施形態は、上記の
塗布材料の焼成によって形成される絶縁膜/半導体界面
を、ＭＩＳ(Metal-Insulator-Semiconductor)型トラン
ジスタのゲート絶縁膜/半導体界面に適用したものであ
り、図８は、このＭＩＳ型トランジスタ200の概略断面
構造を示している。図８において、201はｐ型(またはｎ
型)の、Ｓｉなどの単結晶半導体基板、202は塗布材料の
焼成によって形成されるゲート絶縁膜、204はゲート電
極、203a,203bは、半導体基板201に形成されたソース・
ドレイン領域、205はチャネル領域である。

【００４５】次に、ＭＩＳ型トランジスタ200の製造方
法を説明する。まず、半導体基板201の表面をＲＣＡ洗
浄などによって洗浄し、その最終の半導体表面を、純水
リンス、オゾン水処理、過酸化水素水処理や有機溶媒処
理などの親水化処理によって、ＯＨ基で覆われた状態と
しておく。続いて、この半導体基板201の表面に、ＳＯ
Ｇ材料などの塗布材料をスピンコートによって塗布し、
最高200℃程度で乾燥させる。次に、この塗布材料を、
窒素雰囲気中で450℃よりも高い温度、好ましくは800℃
以上の温度で焼成してゲート絶縁膜202を形成する。こ
の過程において、図３に示したような結合によって、半
導体基板201の表面準位密度が低減され、界面準位密度
の小さい良好な絶縁膜/半導体界面が形成される。な
お、塗布材料の焼成温度は、プロセス簡略化やデバイス
汚染の観点からは1000℃未満とすることが望ましく、80
0〜850℃程度が現実的である。次に、ゲート絶縁膜202
の上にアルミニウムや高導電性ポリシリコンなどのゲー
ト電極204が形成される。そして、ゲート絶縁膜202およ
びゲート電極204がフォトリソプロセスとエッチングに
よって図示のような形状となされ、これらをマスクとす
るイオン注入法によって、ｎ^＋型(またはｐ^＋型)のソー
ス・ドレイン領域203a,203bが形成される。

【００４６】上記のようにして作製されたＭＩＳ型トラ
ンジスタは、塗布材料の焼成による絶縁膜202の形成に
よって、ゲート絶縁膜202/チャネル領域205（半導体基
板201）界面の界面準位密度が低減されている。したが
って、ゲート電極204への電圧印加によりチャネル領域2
05に誘起されるキャリアは、ゲート絶縁膜202/チャネル
領域205（半導体基板201）界面にトラップされることな
くソース・ドレイン領域203a,203bの間を移動し、これ
によって良好なスイッチング特性が得られる。しかも、
絶縁膜202の形成には、熱酸化のような1000℃以上の高
温や大掛かりな酸化炉を必要としない。すなわち、本実
施形態によれば、製造プロセスを簡略としながら、スイ
ッチング特性に優れたＭＩＳ型トランジスタを作製する
ことができる。また、1000℃以上の高温を要しないこと
から、半導体基板201にかかるサーマルショックなどの
心配も少ない。なお、上記では塗布材料をスピンコート
によって塗布する例について説明したが、スプレー法や
インクジェット法によって塗布してもよく、特に、イン
クジェット法によって塗布する場合には、パターン形状
のゲート絶縁膜202を、フォトリソプロセスを用いずに
形成することができる。

【００４７】〔第３の実施形態〕本実施形態は、上記の
塗布材料の焼成によって形成される絶縁膜/半導体界面
を、トップゲート型ＴＦＴのＭＩＳ構造におけるゲート
絶縁膜/半導体薄膜界面に適用したものであり、図９
は、このトップゲート型ＴＦＴ300の概略断面構造を示
している。図９において、307はガラスや石英などの基
板、305はＳｉＯ_２膜で、プラズマＣＶＤ法や塗布材料
の焼成によって形成される。301はプラズマＣＶＤ法、
ＬＰ-ＣＶＤ法やスパッタ法などによって形成されるア
モルファスや微結晶の、Ｓｉなどの半導体薄膜、また
は、この半導体薄膜に熱処理やレーザアニール処理を施
して形成される多結晶の半導体薄膜である。302はＳＯ
Ｇ材料などの塗布材料の焼成によって形成されるゲート
絶縁膜である。304はゲート電極、308はプラズマＣＶＤ
法や塗布材料の焼成によって形成される層間絶縁膜であ
る。301aは真性半導体薄膜からなるチャネル領域、301
b,301cは半導体薄膜301にイオン注入することによって
形成されるｎ^＋型(またはｐ^＋型)のソース・ドレイン領
域である。306b,306cはソース・ドレイン電極である。

【００４８】次に、トップゲート型ＴＦＴ300の主要部
の作製方法を説明する。半導体薄膜301が形成された状
態において、まず、この半導体薄膜301の表面を、フッ
酸エッチング、および、その後の純水リンス、オゾン水
処理、過酸化水素水処理や有機溶媒処理などの親水化処
理によって、ＯＨ基で覆われた状態としておく。続い
て、この半導体薄膜301の表面に、ＳＯＧ材料などの塗
布材料をスピンコートによって塗布し、最高200℃程度
で乾燥させる。次に、この塗布材料を、窒素雰囲気中で
450℃よりも高い温度、好ましくは800℃以上の温度で焼
成してゲート絶縁膜302を形成する。この過程におい
て、図３に示したような結合によって、半導体薄膜301
の表面準位密度が低減され、界面準位密度の小さい良好
なゲート絶縁膜302/半導体薄膜301界面が形成される。
なお、塗布材料の焼成温度は、基板307の材質に応じて
その耐熱温度以下とする。また、焼成に伴う半導体薄膜
301の構造変化を懸念する場合には、焼成温度を、この
構造変化の遷移温度以下にする。例えば基板307が無ア
ルカリ系ガラスで、半導体薄膜301がレーザアニールに
よって形成された多結晶Ｓｉ薄膜の場合には、焼成温度
は600〜650℃程度が適切である。次に、ゲート絶縁膜30
2の上に、スパッタ法などによって、アルミニウムなど
のゲート電極304を形成し、これをマスクとするイオン
注入法によって、ｎ^＋型(またはｐ^＋型)のソース・ドレ
イン領域301b,301cを形成する。

【００４９】ここで、トップゲート型ＴＦＴのゲート絶
縁膜には、一般にプラズマＣＶＤ法によるＳｉＯ_２膜が
用いられることが多いが、この場合にはプラズマにより
半導体薄膜301がダメージを受けるので、良好なスイッ
チング特性を得るのが難しい。これに対し、本実施形態
のトップゲート型ＴＦＴ300では、プラズマを用いるこ
となく、塗布材料の焼成によってゲート絶縁膜302を形
成しているので、半導体薄膜301にダメージを与えな
い。しかも、塗布材料は流動性に優れたものであるか
ら、プラズマＣＶＤ法よりもステップカバレッジのよい
ゲート絶縁膜302を形成できる。さらに、塗布材料の焼
成によるゲート絶縁膜302の形成によって、ゲート絶縁
膜302/チャネル領域301a（半導体薄膜301）界面の界面
準位密度が低減されている。したがって、ゲート電極30
4への電圧印加によりチャネル領域301a表面に誘起され
るキャリアは、ゲート絶縁膜302/チャネル領域301a（半
導体薄膜301）界面にトラップされることなくソース・
ドレイン領域301b,301cの間を移動し、これによって良
好なスイッチング特性が得られる。しかも、絶縁膜302
の形成には、プラズマＣＶＤのような大掛かりな真空装
置を必要としない。すなわち、本実施形態によれば、製
造プロセスを簡略としながら、スイッチング特性に優れ
たトップゲート型ＴＦＴを作製することができる。な
お、上記では塗布材料をスピンコートによって塗布する
例について説明したが、スプレー法やインクジェット法
によって塗布してもよい。この場合には、基板を回転さ
せる必要がなくなり、大型の角型基板に対してもライン
方式にて均一にゲート絶縁膜302を形成することができ
る。

【００５０】〔変形例１〕上記第１〜第３の実施形態で
は、半導体表面上の塗布材料の焼成によって、良好な絶
縁膜/半導体界面を形成していた。一方、これとは逆
に、塗布材料の上に半導体層を形成し、その後に塗布材
料を焼成しても、塗布材料内のＯＨ基あるいはＯＲ基が
何らかの形で半導体層との結合反応に寄与することが考
えられる。この例としては、図１０に示すようなボトム
ゲート型ＴＦＴ400 が挙げられる。

【００５１】図１０において、407はガラスなどの基
板、404はゲート電極、408は、ゲート電極404の陽極酸
化などによって得られる絶縁膜である。402は、ＳＯＧ
材料などの塗布材料の焼成によって形成されるゲート絶
縁膜、401はアモルファスや微結晶の真性半導体薄膜で
ある。403a,403bは、アモルファスや微結晶のｎ型(また
はｐ型)の半導体薄膜で、ソース・ドレイン部となる。4
09はエッチングストッパである。このボトムゲート型Ｔ
ＦＴ400の主要部を作製するには、例えば以下のように
すればよい。ガラス基板407上にゲート電極404および絶
縁膜408が形成された状態において、まず、その表面
に、ＳＯＧ材料などの塗布材料をスピンコートによって
塗布し、最高200℃程度で乾燥させる。続いて、この上
に、プラズマＣＶＤ法などによって真性半導体薄膜401
を形成し、その後に、上記乾燥させた塗布材料を、窒素
雰囲気中で450℃よりも高い温度、好ましくは800℃以上
の温度で焼成してゲート絶縁膜402を形成する。この焼
成過程において、絶縁膜402/半導体薄膜401の界面が形
成される。なお、本変形例の場合には、塗布材料の焼成
温度を、ガラス基板407およびゲート電極404の耐熱温度
以下とする必要があり、焼成温度の制限を少なくするに
は、ゲート電極404として、タングステンなどの高融点
金属を用いるのが好ましい。

【００５２】

【発明の効果】本発明は、半導体の表面と接して形成さ
れた、ＯＨ基および/またはＯＲ基を有する材料を、450℃
よりも高い温度、好ましくは800℃以上1000℃未満の温
度で焼成することによって絶縁膜を形成しているから、
絶縁膜/半導体界面における界面準位密度が低減され、
この界面を、太陽電池の表面パッシベーションや、ＭＩ
Ｓ構造トランジスタのゲート絶縁膜／チャネル領域界面
に適用することにより、高効率の太陽電池やスイツチン
グ特性に優れたトランジスタを作製することができる。
しかも、その絶縁膜の形成プロセスは、熱酸化法に比べ
て低温かつ簡便である。

【図面の簡単な説明】

【図１】 本発明を完成させるに際して行った基礎実験
に用いた、評価サンプル10の構造図である。

【図２】 本発明を完成させるに際して行った基礎実験
の結果で、半導体として単結晶Ｓｉウエハを、塗布材料
として無機系ＳＯＧを用いた場合の、ＳＯＧ焼成温度と
実効ライフタイムの関係を示すグラフである。

【図３】 塗布材料の焼成過程における、塗布材料/半導
体界面の結合反応を示す模式図である。

【図４】 本発明を完成させるに際して行った基礎実験
の結果で、半導体として単結晶Ｓｉウエハを、塗布材料
として無機系ＳＯＧを用い、ＳＯＧ焼成温度を800℃と
した場合の、純水リンス時間と実効ライフタイムの関係
を示すグラフである。

【図５】 本発明を完成させるに際して行った基礎実験
の結果で、半導体として多結晶Ｓｉウエハを、塗布材料
として無機系ＳＯＧを用いた場合の、ＳＯＧ焼成温度と
実効ライフタイムの関係を示すグラフである。

【図６】 本発明を完成させるに際して行った基礎実験
の結果で、半導体として単結晶Ｓｉウエハを、塗布材料
として有機系ＳＯＧを用いた場合の、ＳＯＧ焼成温度と
実効ライフタイムの関係を示すグラフである。

【図７】 本発明の第１の実施形態に係る太陽電池100
の断面構造図である。

【図８】 本発明の第２の実施形態に係るＭＩＳ構造ト
ランジスタ200の概略断面構造図である。

【図９】 本発明の第３の実施形態に係るトツプゲート
型ＴＦＴ300の概略断面構造図である。

【図１０】 本発明の変形例１に係るボトムゲート型Ｔ
ＦＴ400の概略断面構造図である。

【符号の説明】

１：半導体、 ２：絶縁膜、 １０：ライフタイム測定用評価サンプル、 １００：太陽電池、 １０１ａ：半導体基板、 １０１ｂ：半導体層、 １０２ａ,１０２ｂ：絶縁膜、 １０３：高濃度ドーパント領域、 １０４：下面側電極、 １０５：上面側電極、 ２００：ＭＩＳ型トランジスタ、 ２０１：単結晶半導体基板、 ２０２：ゲート絶縁膜、 ２０３ａ,２０３ｂ：ソース・ドレイン領域、 ２０４：ゲート電極、 ２０５：チャネル領域、 ３００：トップゲート型ＴＦＴ、 ３０１：半導体薄膜、 ３０１ａ：チャネル領域、 ３０１ｂ,３０１ｃ：ソース・ドレイン領域、 ３０２：ゲート絶縁膜、 ３０４：ゲート電極、 ３０５：ＳｉＯ_２膜、 ３０６ｂ,３０６ｃ：ソース・ドレイン電極、 ３０７：基板、 ３０８：層間絶縁膜、 ４００：ボトムゲート型ＴＦＴ、 ４０１：半導体薄膜、 ４０２：ゲート絶縁膜、 ４０３ａ,４０３ｂ：ソース・ドレイン部、 ４０４：ゲート電極、 ４０７：基板、 ４０８：絶縁膜、 ４０９：エッチングストッパ、 ａ：ＳＯＧ、 ｂ：無機ＳＯＧ、 ｃ：有機ＳＯＧ、 ｄ：ベアのＳｉウエハの水準、 ｅ：絶縁膜２として熱酸化膜を用いた場合の水準。

フロントページの続き Ｆターム(参考） 5F051 AA02 AA03 CB13 DA03 EA18 FA14 FA15 GA04 5F058 AA10 AC03 AF04 AG01 AH01 5F110 AA17 AA30 BB01 CC02 CC07 DD02 DD03 DD13 EE03 EE04 EE44 FF01 FF09 FF21 FF24 FF27 FF35 GG02 GG13 GG14 GG15 GG35 GG43 GG45 GG47 HJ13 NN02 NN12 NN35 NN36 PP03 QQ11 5F140 AA00 BA01 BD04 BE02 BE05 BE09 BE17 BF01 BF04 BF05 BK13

Claims (13)

【特許請求の範囲】
1. 【請求項１】 半導体内で生成または誘起されたキャリ
   アに基づいて動作する半導体デバイスであって、前記半
   導体デバイスは、外部からのエネルギーおよび／または
   電界の印加によって、熱平衡状態よりも過剰のキャリア
   が生成または誘起される過剰キャリア存在領域を有する
   半導体（Ａ）と、前記半導体の前記過剰キャリア存在領
   域の表面と接する絶縁膜（Ｂ）とを有し、前記絶縁膜
   （Ｂ）が、前記半導体（Ａ）の前記過剰キャリア存在領
   域の表面と接して形成された、ＯＨ基および／またはＯ
   Ｒ基(Ｒは炭化水素基)を有する材料を、450℃よりも高
   い温度で焼成することによって作製されている半導体デ
   バイス。
2. 【請求項２】 光照射によって半導体内部で生成された
   キャリアに基づいて動作する半導体デバイスであって、
   前記半導体デバイスは、その厚さ方向に順次配置された
   複数種類の導電型の半導体（Ａ'）と、前記複数種類の
   導電型の半導体の最上面の半導体の表面、およびその最
   下面の半導体の表面のうちの少なくとも一方の表面に接
   する絶縁膜（Ｂ'）を有し、前記絶縁膜（Ｂ'）が、前記
   最上面の半導体の表面、および、前記最下面の半導体の
   表面のうちの少なくとも一方の表面と接して形成され
   た、ＯＨ基および／またはＯＲ基(Ｒは炭化水素基)を有
   する材料を、450℃よりも高い温度で焼成することによ
   って作製されている半導体デバイス。
3. 【請求項３】 電界の印加によって、半導体の表面近傍
   に誘起されたキャリアに基づいて動作する半導体デバイ
   スであって、前記半導体デバイスは、チャネル領域、ソ
   ース領域およびドレイン領域を有する半導体（Ａ''）
   と、前記半導体の前記チャネル領域の表面と接する絶縁
   膜（Ｂ''）と、前記絶縁膜（Ｂ''）を介して前記チャネ
   ル領域と対向する導電性膜（Ｃ）とを有し、前記絶縁膜
   （Ｂ''）が、前記半導体のチャネル領域の表面と接して
   形成された、ＯＨ基および／またはＯＲ基(Ｒは炭化水
   素基)を有する材料を、450℃よりも高い温度で焼成する
   ことによって作製されている半導体デバイス。
4. 【請求項４】 前記絶縁膜が、前記ＯＨ基および／また
   はＯＲ基を有する材料を800℃以上の温度で焼成するこ
   とによって作製されたものである請求項１、２または３
   のいずれかに記載の半導体デバイス。
5. 【請求項５】 前記絶縁膜が、前記ＯＨ基および／また
   はＯＲ基を有する材料を1000℃未満の温度で焼成するこ
   とによって作製されたものである請求項１〜４のいずれ
   かに記載の半導体デバイス。
6. 【請求項６】 前記ＯＨ基および／またはＯＲ基を有す
   る材料が、Ｓｉ-ＯＨおよび／またはＳｉ-ＯＲを有する
   シリコン化合物を含むＳＯＧ（スピンオングラス）材料
   である請求項１〜５のいずれかに記載の半導体デバイ
   ス。
7. 【請求項７】 前記シリコン化合物が、更にＲ-Ｓｉを
   含む請求項６に記載の半導体デバイス。
8. 【請求項８】 前記シリコン化合物がＲ-Ｓｉを含まな
   い請求項６に記載の半導体デバイス。
9. 【請求項９】 前記半導体がＳｉを含むものである請求
   項１〜８のいずれかに記載の半導体デバイス。
10. 【請求項１０】 請求項１〜９のいずれかに記載の半導
    体デバイスを製造する、半導体デバイスの製造方法であ
    って、 半導体の表面にＯＨ基および／またはＯＲ基(Ｒは炭化
    水素基)を有する材料を形成する工程と、 前記ＯＨ基および／またはＯＲ基を有する材料を450℃
    よりも高い温度で焼成する工程と、を含んでなる半導体
    デバイスの製造方法。
11. 【請求項１１】 前記ＯＨ基および／またはＯＲ基を有
    する材料を焼成する温度が、800℃以上の温度である請
    求項１０に記載の半導体デバイスの製造方法。
12. 【請求項１２】 前記ＯＨ基および／またはＯＲ基を有
    する材料を焼成する温度が、1000℃未満の温度である請
    求項１０または１１に記載の半導体デバイスの製造方
    法。
13. 【請求項１３】 半導体の表面にＯＨ基および／または
    ＯＲ基を有する材料を形成する工程の前段階において前
    記半導体の表面に親水化処理を施す工程を含んでいる請
    求項１０〜１２に記載の半導体デバイスの製造方法。