JP2002094030A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002094030A JP2002094030A JP2000282716A JP2000282716A JP2002094030A JP 2002094030 A JP2002094030 A JP 2002094030A JP 2000282716 A JP2000282716 A JP 2000282716A JP 2000282716 A JP2000282716 A JP 2000282716A JP 2002094030 A JP2002094030 A JP 2002094030A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- film
- contact plug
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 金属酸化物からなる容量絶縁膜を備えたキャ
パシタのストレージ電極に、低抵抗でコンタクトプラグ
を接続できるようにする。 【解決手段】 半導体基板上に形成された層間絶縁膜
と、前記層間絶縁膜を通して形成された導電性を有する
材料からなるコンタクトプラグと、前記層間絶縁膜から
露出したコンタクトプラグに形成されたタングステン・
シリサイド（ＷＳｉ x ）からなるバリア膜と、このバリ
ア膜を介して前記コンタクトプラグに接続され、前記層
間絶縁膜上に形成された金属材料からなる第１の電極
と、この第１の電極上に形成された絶縁性を有する金属
酸化物からなる容量絶縁膜と、この容量絶縁膜により絶
縁分離されて前記第１の電極の表面に形成された第２の
電極とを備える。
パシタのストレージ電極に、低抵抗でコンタクトプラグ
を接続できるようにする。 【解決手段】 半導体基板上に形成された層間絶縁膜
と、前記層間絶縁膜を通して形成された導電性を有する
材料からなるコンタクトプラグと、前記層間絶縁膜から
露出したコンタクトプラグに形成されたタングステン・
シリサイド（ＷＳｉ x ）からなるバリア膜と、このバリ
ア膜を介して前記コンタクトプラグに接続され、前記層
間絶縁膜上に形成された金属材料からなる第１の電極
と、この第１の電極上に形成された絶縁性を有する金属
酸化物からなる容量絶縁膜と、この容量絶縁膜により絶
縁分離されて前記第１の電極の表面に形成された第２の
電極とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にＭＩＭ（Metal-Insulator-Me
tal ）型のキャパシタ構造を備えた半導体装置およびそ
の製造方法に関するものである。
その製造方法に関し、特にＭＩＭ（Metal-Insulator-Me
tal ）型のキャパシタ構造を備えた半導体装置およびそ
の製造方法に関するものである。
【０００２】
【従来の技術】半導体記憶装置の一つであるＤＲＡＭ
（Dynamic Random Access Memory）は、一つのメモリセ
ルが１トランジスタ・１キャパシタで構成され、このメ
モリセルの大きさを小さくすることによって高集積化を
図ることが要求されている。このような要求のなか、キ
ャパシタを構成する誘電体膜に酸化タンタル（Ｔａ
2Ｏ5）等の高誘電率を有する材料を用いることで微細キ
ャパシタを製造可能とし、チップ当たりの集積度を上げ
る技術が提案されている。
（Dynamic Random Access Memory）は、一つのメモリセ
ルが１トランジスタ・１キャパシタで構成され、このメ
モリセルの大きさを小さくすることによって高集積化を
図ることが要求されている。このような要求のなか、キ
ャパシタを構成する誘電体膜に酸化タンタル（Ｔａ
2Ｏ5）等の高誘電率を有する材料を用いることで微細キ
ャパシタを製造可能とし、チップ当たりの集積度を上げ
る技術が提案されている。
【０００３】誘電体膜に酸化タンタル等の高誘電率を有
する材料を用いる場合、酸化タンタルを成膜した後に熱
処理やプラズマ処理等の後処理を施すことで、所期の誘
電率を得ることが行われている。その際、酸化物である
誘電材料から酸素が脱離することを防ぐために、酸素が
存在する雰囲気での後処理が一般的に行われているが、
ストレージ電極にタングステンや窒化チタンを用いると
これらの電極が酸化してしまうため、白金またはルテニ
ウム等の酸化されにくいまたは酸化されても導電性を示
す金属材料が用いられている。
する材料を用いる場合、酸化タンタルを成膜した後に熱
処理やプラズマ処理等の後処理を施すことで、所期の誘
電率を得ることが行われている。その際、酸化物である
誘電材料から酸素が脱離することを防ぐために、酸素が
存在する雰囲気での後処理が一般的に行われているが、
ストレージ電極にタングステンや窒化チタンを用いると
これらの電極が酸化してしまうため、白金またはルテニ
ウム等の酸化されにくいまたは酸化されても導電性を示
す金属材料が用いられている。
【０００４】図９（ａ）、（ｂ）は、従来のＤＲＡＭに
おけるメモリセルを示す断面図である。同図（ａ）に示
すように、シリコン基板１０１上のフィールド酸化膜１
０２で区画された領域に、ゲート絶縁膜１０３を介して
ゲート電極１０４が形成されている。また、ゲート電極
１０４両脇のシリコン基板１０１には、ゲート電極１０
４をマスクとしたイオン注入等により不純物領域を形成
することで、ソース・ドレイン領域１０５が配置されて
いる。ゲート電極１０４上にはシリコン基板１０１の主
表面全域にわたって層間絶縁膜１０６が形成され、この
層間絶縁膜１０６の所定の位置にソース・ドレイン領域
１０５の一方に接続するためのコンタクトプラグ１０７
が形成されている。
おけるメモリセルを示す断面図である。同図（ａ）に示
すように、シリコン基板１０１上のフィールド酸化膜１
０２で区画された領域に、ゲート絶縁膜１０３を介して
ゲート電極１０４が形成されている。また、ゲート電極
１０４両脇のシリコン基板１０１には、ゲート電極１０
４をマスクとしたイオン注入等により不純物領域を形成
することで、ソース・ドレイン領域１０５が配置されて
いる。ゲート電極１０４上にはシリコン基板１０１の主
表面全域にわたって層間絶縁膜１０６が形成され、この
層間絶縁膜１０６の所定の位置にソース・ドレイン領域
１０５の一方に接続するためのコンタクトプラグ１０７
が形成されている。
【０００５】コンタクトプラグ１０７にはビット線１０
８が接続されている。ビット線１０８を含む層間絶縁膜
１０６上には、層間絶縁膜１０９が形成され、ソース・
ドレイン領域１０５の他方に接続するためのコンタクト
プラグ１１０が層間絶縁膜１０９および１０６を貫通し
て形成されている。コンタクトプラグ１１０上には、コ
ンケーブ（concave ）状のルテニウムからなるストレー
ジ電極１１３が形成され、ストレージ電極１１３の表面
には容量絶縁膜１１４が形成され、その上にはプレート
電極１１５が形成されている。
８が接続されている。ビット線１０８を含む層間絶縁膜
１０６上には、層間絶縁膜１０９が形成され、ソース・
ドレイン領域１０５の他方に接続するためのコンタクト
プラグ１１０が層間絶縁膜１０９および１０６を貫通し
て形成されている。コンタクトプラグ１１０上には、コ
ンケーブ（concave ）状のルテニウムからなるストレー
ジ電極１１３が形成され、ストレージ電極１１３の表面
には容量絶縁膜１１４が形成され、その上にはプレート
電極１１５が形成されている。
【０００６】このようにゲート電極１０４およびソース
・ドレイン領域１０５からなるトランジスタと、このト
ランジスタに接続するストレージ電極１１３、容量絶縁
膜１１４およびプレート電極１１５からなるキャパシタ
構造とにより、ＤＲＡＭにおけるメモリセルの基本が構
成されている。なお、実際のＤＲＡＭにおいては、プレ
ート電極１１５を含む層間絶縁膜１１１上にも絶縁体か
らなる層間絶縁膜が形成され、その上に上述したビット
線１０８およびプレート電極１１５に接続するための配
線層等が形成されている。また、図９（ｂ）に示す構造
は、（ａ）における層間絶縁膜１１１を除去し、王冠状
のキャパシタ構造（ストレージ電極１１７、容量絶縁膜
１１８、プレート電極１１９）を作製したものである。
・ドレイン領域１０５からなるトランジスタと、このト
ランジスタに接続するストレージ電極１１３、容量絶縁
膜１１４およびプレート電極１１５からなるキャパシタ
構造とにより、ＤＲＡＭにおけるメモリセルの基本が構
成されている。なお、実際のＤＲＡＭにおいては、プレ
ート電極１１５を含む層間絶縁膜１１１上にも絶縁体か
らなる層間絶縁膜が形成され、その上に上述したビット
線１０８およびプレート電極１１５に接続するための配
線層等が形成されている。また、図９（ｂ）に示す構造
は、（ａ）における層間絶縁膜１１１を除去し、王冠状
のキャパシタ構造（ストレージ電極１１７、容量絶縁膜
１１８、プレート電極１１９）を作製したものである。
【０００７】
【発明が解決しようとする課題】ところで、このような
従来の半導体装置においては、シリコン基板との接続の
ためのコンタクトプラグに、耐熱性を有するポリシリコ
ンやタングステン等の高融点金属が用いられている。
従来の半導体装置においては、シリコン基板との接続の
ためのコンタクトプラグに、耐熱性を有するポリシリコ
ンやタングステン等の高融点金属が用いられている。
【０００８】しかしながら、上記従来構成では所期の誘
電率を得ることを目的として、容量絶縁膜を形成した後
に酸素雰囲気での高温処理を行うのが通常であり、この
ような酸素雰囲気での高温処理においては、ルテニウム
からなるストレージ電極が酸素を透過し易いことから、
透過した酸素によってコンタクトプラグが酸化し、スト
レージ電極とコンタクトプラグとの界面に容量を発生さ
せたり、抵抗増大を招いたりするなどの問題が生じるこ
とがあった。
電率を得ることを目的として、容量絶縁膜を形成した後
に酸素雰囲気での高温処理を行うのが通常であり、この
ような酸素雰囲気での高温処理においては、ルテニウム
からなるストレージ電極が酸素を透過し易いことから、
透過した酸素によってコンタクトプラグが酸化し、スト
レージ電極とコンタクトプラグとの界面に容量を発生さ
せたり、抵抗増大を招いたりするなどの問題が生じるこ
とがあった。
【０００９】本発明は、このような問題点を解消するた
めになされたものであり、金属酸化物からなる容量絶縁
膜を備えたキャパシタのストレージ電極に、低抵抗でコ
ンタクトプラグを接続できるようにした半導体装置を提
供することを目的とする。また、本発明は、金属酸化物
からなる容量絶縁膜を備えたキャパシタのストレージ電
極に、低抵抗でコンタクトプラグを接続できるようにし
た半導体装置の製造方法を提供することをその他の目的
とする。
めになされたものであり、金属酸化物からなる容量絶縁
膜を備えたキャパシタのストレージ電極に、低抵抗でコ
ンタクトプラグを接続できるようにした半導体装置を提
供することを目的とする。また、本発明は、金属酸化物
からなる容量絶縁膜を備えたキャパシタのストレージ電
極に、低抵抗でコンタクトプラグを接続できるようにし
た半導体装置の製造方法を提供することをその他の目的
とする。
【００１０】
【課題を解決するための手段】このような目的を達成す
るために本発明に係る半導体装置は、半導体基板上に形
成された層間絶縁膜と、前記層間絶縁膜を通して形成さ
れた導電性を有する材料からなるコンタクトプラグと、
前記層間絶縁膜から露出したコンタクトプラグに形成さ
れたタングステン・シリサイド（ＷＳｉx ）からなるバ
リア膜と、このバリア膜を介して前記コンタクトプラグ
に接続され、前記層間絶縁膜上に形成された金属材料か
らなる第１の電極と、この第１の電極上に形成された絶
縁性を有する金属酸化物からなる容量絶縁膜と、この容
量絶縁膜により絶縁分離されて前記第１の電極の表面に
形成された第２の電極とを備える。
るために本発明に係る半導体装置は、半導体基板上に形
成された層間絶縁膜と、前記層間絶縁膜を通して形成さ
れた導電性を有する材料からなるコンタクトプラグと、
前記層間絶縁膜から露出したコンタクトプラグに形成さ
れたタングステン・シリサイド（ＷＳｉx ）からなるバ
リア膜と、このバリア膜を介して前記コンタクトプラグ
に接続され、前記層間絶縁膜上に形成された金属材料か
らなる第１の電極と、この第１の電極上に形成された絶
縁性を有する金属酸化物からなる容量絶縁膜と、この容
量絶縁膜により絶縁分離されて前記第１の電極の表面に
形成された第２の電極とを備える。
【００１１】また、本発明はその他の態様として以下に
示す構成を含むものである。すなわち、前記バリア膜
は、前記コンタクトプラグと接する第１の薄膜と、この
第１の薄膜および前記第１の電極に接する第２の薄膜と
で構成され、前記第１の薄膜は、タングステン・シリコ
ン・ナイトライド（ＷＳｉxＮy）からなり、前記第２の
薄膜は、タングステン・シリサイド（ＷＳｉx ）からな
る。また、前記バリア膜は、前記コンタクトプラグと接
する第１の薄膜と、この第１の薄膜および前記第１の電
極に接する第２の薄膜とで構成され、前記第１の薄膜
は、タングステン・ナイトライド（ＷＮx ）からなり、
前記第２の薄膜は、タングステン・シリサイド（ＷＳｉ
x ）からなりかつ前記第１の電極との界面が窒化されて
いる。また、前記バリア膜は、前記コンタクトプラグと
接する第１の薄膜と、この第１の薄膜および前記第１の
電極に接する第２の薄膜とで構成され、前記第１の薄膜
は、タングステン・シリコン・ナイトライド（ＷＳｉx
Ｎy）からなり、前記第２の薄膜は、タングステン・シ
リサイド（ＷＳｉx ）からなりかつ前記第１の電極との
界面が窒化されている。
示す構成を含むものである。すなわち、前記バリア膜
は、前記コンタクトプラグと接する第１の薄膜と、この
第１の薄膜および前記第１の電極に接する第２の薄膜と
で構成され、前記第１の薄膜は、タングステン・シリコ
ン・ナイトライド（ＷＳｉxＮy）からなり、前記第２の
薄膜は、タングステン・シリサイド（ＷＳｉx ）からな
る。また、前記バリア膜は、前記コンタクトプラグと接
する第１の薄膜と、この第１の薄膜および前記第１の電
極に接する第２の薄膜とで構成され、前記第１の薄膜
は、タングステン・ナイトライド（ＷＮx ）からなり、
前記第２の薄膜は、タングステン・シリサイド（ＷＳｉ
x ）からなりかつ前記第１の電極との界面が窒化されて
いる。また、前記バリア膜は、前記コンタクトプラグと
接する第１の薄膜と、この第１の薄膜および前記第１の
電極に接する第２の薄膜とで構成され、前記第１の薄膜
は、タングステン・シリコン・ナイトライド（ＷＳｉx
Ｎy）からなり、前記第２の薄膜は、タングステン・シ
リサイド（ＷＳｉx ）からなりかつ前記第１の電極との
界面が窒化されている。
【００１２】また、前記バリア膜は、前記コンタクトプ
ラグおよび前記第１の電極に接する薄膜で構成され、前
記薄膜は、タングステン・シリサイド（ＷＳｉx ）から
なりかつ前記第１の電極との界面が窒化されている。ま
た、前記第１の電極は、白金族元素からなる。前記コン
タクトプラグは、ポリシリコンからなる。また、前記コ
ンタクトプラグは、タングステン（Ｗ）からなる。ま
た、前記コンタクトプラグは、ポリシリコンの層とこの
上に接続して形成されたタングステンの層とで構成され
ている。また、前記半導体基板に形成されかつ前記コン
タクトプラグと接続されたトランジスタをさらに有す
る。
ラグおよび前記第１の電極に接する薄膜で構成され、前
記薄膜は、タングステン・シリサイド（ＷＳｉx ）から
なりかつ前記第１の電極との界面が窒化されている。ま
た、前記第１の電極は、白金族元素からなる。前記コン
タクトプラグは、ポリシリコンからなる。また、前記コ
ンタクトプラグは、タングステン（Ｗ）からなる。ま
た、前記コンタクトプラグは、ポリシリコンの層とこの
上に接続して形成されたタングステンの層とで構成され
ている。また、前記半導体基板に形成されかつ前記コン
タクトプラグと接続されたトランジスタをさらに有す
る。
【００１３】このように構成することにより本発明は、
ストレージ電極（第１の電極）を透過した酸素がコンタ
クトプラグへ侵入することを、新たに設けたバリア膜に
よって阻止することができる。そのためコンタクトプラ
グの酸化を防止することができ、低抵抗な状態でストレ
ージ電極とコンタクトプラグとを接続することができ
る。
ストレージ電極（第１の電極）を透過した酸素がコンタ
クトプラグへ侵入することを、新たに設けたバリア膜に
よって阻止することができる。そのためコンタクトプラ
グの酸化を防止することができ、低抵抗な状態でストレ
ージ電極とコンタクトプラグとを接続することができ
る。
【００１４】また、本発明に係る半導体装置の製造方法
は、半導体基板上に層間絶縁膜を形成する工程と、導電
性を有する材料からなるコンタクトプラグを前記層間絶
縁膜を貫通して形成する工程と、前記層間絶縁膜から露
出している前記コンタクトプラグを覆うようにタングス
テン・シリサイドからなるバリア膜を形成する工程と、
前記層間絶縁膜上に金属材料からなる第１の電極を前記
バリア膜を介して前記コンタクトプラグに接続して形成
する工程と、前記第１の電極上に絶縁性を有する金属酸
化物からなる容量絶縁膜を形成する工程と、前記容量絶
縁膜により絶縁分離された状態で前記第１の電極表面上
に第２の電極を形成する工程とを備え、前記バリア膜の
形成は、タングステンのソースガスとシリコンのソース
ガスとを用いた化学気相成長法により、タングステン・
シリサイド（ＷＳｉx ）の膜を成膜することで行う。
は、半導体基板上に層間絶縁膜を形成する工程と、導電
性を有する材料からなるコンタクトプラグを前記層間絶
縁膜を貫通して形成する工程と、前記層間絶縁膜から露
出している前記コンタクトプラグを覆うようにタングス
テン・シリサイドからなるバリア膜を形成する工程と、
前記層間絶縁膜上に金属材料からなる第１の電極を前記
バリア膜を介して前記コンタクトプラグに接続して形成
する工程と、前記第１の電極上に絶縁性を有する金属酸
化物からなる容量絶縁膜を形成する工程と、前記容量絶
縁膜により絶縁分離された状態で前記第１の電極表面上
に第２の電極を形成する工程とを備え、前記バリア膜の
形成は、タングステンのソースガスとシリコンのソース
ガスとを用いた化学気相成長法により、タングステン・
シリサイド（ＷＳｉx ）の膜を成膜することで行う。
【００１５】また、本発明はその他の態様として以下に
示す構成を含むものである。すなわち、前記第１の電極
と接する側の前記バリア膜に窒化処理を施す。また、前
記窒化処理は、アンモニア（ＮＨ3 ）雰囲気下でのアニ
ール処理である。また、前記窒化処理は、アンモニア
（ＮＨ3 ）または窒素（Ｎ2 ）雰囲気下でのプラズマ処
理である。また、前記バリア膜は、前記コンタクトプラ
グと接する第１の薄膜と、この第１の薄膜および前記第
１の電極に接する第２の薄膜とで構成され、前記第１の
薄膜は、タングステン・ナイトライド（ＷＮx ）からな
り、前記第２の薄膜は、タングステン・シリサイド（Ｗ
Ｓｉx ）からなり、前記タングステン・ナイトライドと
して、Ｗ2Ｎ の結晶を用いる。また、前記タングステン
・シリサイドにおけるシリコンの組成を５０ａｔｍ％
（原子百分率）よりも大きくする。また、前記タングス
テン・シリサイドの形成を、基板温度を４００℃以上か
つ６５０℃以下とし、六フッ化タングステンとシランと
の分圧比（ＷＦ6／ＳｉＨ4）を０．０２以上かつ０．３
以下とし、シラン（ＳｉＨ4 ）の分圧を０．２Ｔｏｒｒ
以上かつ１Ｔｏｒｒ以下として行う。このように構成す
ることにより本発明は、ストレージ電極とコンタクトプ
ラグとを低抵抗で接続可能とした半導体装置を製造する
ことができる。
示す構成を含むものである。すなわち、前記第１の電極
と接する側の前記バリア膜に窒化処理を施す。また、前
記窒化処理は、アンモニア（ＮＨ3 ）雰囲気下でのアニ
ール処理である。また、前記窒化処理は、アンモニア
（ＮＨ3 ）または窒素（Ｎ2 ）雰囲気下でのプラズマ処
理である。また、前記バリア膜は、前記コンタクトプラ
グと接する第１の薄膜と、この第１の薄膜および前記第
１の電極に接する第２の薄膜とで構成され、前記第１の
薄膜は、タングステン・ナイトライド（ＷＮx ）からな
り、前記第２の薄膜は、タングステン・シリサイド（Ｗ
Ｓｉx ）からなり、前記タングステン・ナイトライドと
して、Ｗ2Ｎ の結晶を用いる。また、前記タングステン
・シリサイドにおけるシリコンの組成を５０ａｔｍ％
（原子百分率）よりも大きくする。また、前記タングス
テン・シリサイドの形成を、基板温度を４００℃以上か
つ６５０℃以下とし、六フッ化タングステンとシランと
の分圧比（ＷＦ6／ＳｉＨ4）を０．０２以上かつ０．３
以下とし、シラン（ＳｉＨ4 ）の分圧を０．２Ｔｏｒｒ
以上かつ１Ｔｏｒｒ以下として行う。このように構成す
ることにより本発明は、ストレージ電極とコンタクトプ
ラグとを低抵抗で接続可能とした半導体装置を製造する
ことができる。
【００１６】
【発明の実施の形態】次に、本発明の一つ実施の形態に
ついて図を用いて説明する。図１（ａ）、（ｂ）は、本
発明の一つの実施の形態を示す断面図である。同図
（ａ）に示すように、半導体基板（ここではシリコン基
板１）の主表面にソース・ドレイン領域５とゲート酸化
膜３とゲート電極４とからなるトランジスタが形成さ
れ、このトランジスタはフィールド酸化膜２により隣接
した他のトランジスタ（図示せず）から素子分離されて
いる。また、シリコン基板１の主表面は層間絶縁膜６で
被覆され、この層間絶縁膜６に開口されたコンタクトホ
ール内にはポリシリコンからなるコンタクトプラグ７が
形成されている。コンタクトプラグ７はソース・ドレイ
ン領域５の一方、および層間絶縁膜６上の配線８と電気
的に接続されている。
ついて図を用いて説明する。図１（ａ）、（ｂ）は、本
発明の一つの実施の形態を示す断面図である。同図
（ａ）に示すように、半導体基板（ここではシリコン基
板１）の主表面にソース・ドレイン領域５とゲート酸化
膜３とゲート電極４とからなるトランジスタが形成さ
れ、このトランジスタはフィールド酸化膜２により隣接
した他のトランジスタ（図示せず）から素子分離されて
いる。また、シリコン基板１の主表面は層間絶縁膜６で
被覆され、この層間絶縁膜６に開口されたコンタクトホ
ール内にはポリシリコンからなるコンタクトプラグ７が
形成されている。コンタクトプラグ７はソース・ドレイ
ン領域５の一方、および層間絶縁膜６上の配線８と電気
的に接続されている。
【００１７】層間絶縁膜６の上にはさらに層間絶縁膜９
が積層され、層間絶縁膜６，９に開口されたコンタクト
ホール内にはポリシリコンからなるコンタクトプラグ１
０が形成されている。コンタクトプラグ１０はソース・
ドレイン領域５の他方、および層間絶縁膜９上のバリア
膜１２を介したストレージ電極１３と電気的に接続され
ている。ストレージ電極１３はコンケーブ（concave）
状の電極であり、ルテニウム（Ｒｕ）、白金（Ｐｔ）ま
たはイリジウム（Ｉｒ）等の白金属元素によって形成さ
れ、その表面はＴａ2Ｏ5等からなる容量絶縁膜１４で被
覆されている。容量絶縁膜１４の上にはプレート電極１
５が形成されている。これらによってＭＩＭ型のキャパ
シタが構成されている。また、図１（ｂ）に示す構造
は、（ａ）における層間絶縁膜１１を除去し、王冠状の
キャパシタ構造（ストレージ電極１７、容量絶縁膜１
８、プレート電極１９）およびバリア膜１６を作製した
ものである。
が積層され、層間絶縁膜６，９に開口されたコンタクト
ホール内にはポリシリコンからなるコンタクトプラグ１
０が形成されている。コンタクトプラグ１０はソース・
ドレイン領域５の他方、および層間絶縁膜９上のバリア
膜１２を介したストレージ電極１３と電気的に接続され
ている。ストレージ電極１３はコンケーブ（concave）
状の電極であり、ルテニウム（Ｒｕ）、白金（Ｐｔ）ま
たはイリジウム（Ｉｒ）等の白金属元素によって形成さ
れ、その表面はＴａ2Ｏ5等からなる容量絶縁膜１４で被
覆されている。容量絶縁膜１４の上にはプレート電極１
５が形成されている。これらによってＭＩＭ型のキャパ
シタが構成されている。また、図１（ｂ）に示す構造
は、（ａ）における層間絶縁膜１１を除去し、王冠状の
キャパシタ構造（ストレージ電極１７、容量絶縁膜１
８、プレート電極１９）およびバリア膜１６を作製した
ものである。
【００１８】なお、上述の白金属元素とは、ルテニウム
（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オ
スミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）
の計６元素を指し、本発明においてはこれらの何れを用
いてもよいが、特にルテニウム、白金およびイリジウム
が好適である。また、容量絶縁膜１４の構成材料として
は、上述のＴａ2Ｏ5の金属酸化物の他に、ＢＳＴ（（Ｂ
ａxＳｒ1-x）ＴｉＯ3）やＰＺＴ（Ｐｂ（ＺｒxＴ
ｉ1-x）Ｏ3 ）等の酸素を含む強誘電体膜を用いること
ができる。さらに、ストレージ電極１３の形状は王冠状
に限られず、平面状や台座状の電極構造を用いてもよ
い。
（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オ
スミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）
の計６元素を指し、本発明においてはこれらの何れを用
いてもよいが、特にルテニウム、白金およびイリジウム
が好適である。また、容量絶縁膜１４の構成材料として
は、上述のＴａ2Ｏ5の金属酸化物の他に、ＢＳＴ（（Ｂ
ａxＳｒ1-x）ＴｉＯ3）やＰＺＴ（Ｐｂ（ＺｒxＴ
ｉ1-x）Ｏ3 ）等の酸素を含む強誘電体膜を用いること
ができる。さらに、ストレージ電極１３の形状は王冠状
に限られず、平面状や台座状の電極構造を用いてもよ
い。
【００１９】ここで、本発明の特徴とするところのバリ
ア膜の詳細について図を参照しながら説明する。図２
（ａ）〜（ｆ）は、バリア膜の詳細を示す断面図であ
り、それぞれバリア膜の例を示したものである。何れの
バリア膜を用いてもストレージ電極を透過した酸素が下
部構造に侵入することを阻止することができ、本発明の
目的を達成することができる。同図（ａ）〜（ｃ）は酸
素の透過を阻止するバリア膜のみを備えた構成であり、
同図（ｄ）〜（ｆ）はそれぞれ（ａ）〜（ｃ）における
ＷＳｉ x 層の表面を窒化したものである。窒化層はスト
レージ電極を形成する金属材料とＷＳｉx 層とのシリサ
イド反応を阻止することができる点で有効である。以
下、各図について詳説する。
ア膜の詳細について図を参照しながら説明する。図２
（ａ）〜（ｆ）は、バリア膜の詳細を示す断面図であ
り、それぞれバリア膜の例を示したものである。何れの
バリア膜を用いてもストレージ電極を透過した酸素が下
部構造に侵入することを阻止することができ、本発明の
目的を達成することができる。同図（ａ）〜（ｃ）は酸
素の透過を阻止するバリア膜のみを備えた構成であり、
同図（ｄ）〜（ｆ）はそれぞれ（ａ）〜（ｃ）における
ＷＳｉ x 層の表面を窒化したものである。窒化層はスト
レージ電極を形成する金属材料とＷＳｉx 層とのシリサ
イド反応を阻止することができる点で有効である。以
下、各図について詳説する。
【００２０】図２（ａ）は、バリア膜１２，１６を、ス
トレージ電極１３、１７側のタングステン・シリサイド
層（ＷＳｉx 層）とコンタクトプラグ１０側の（タング
ステン・ナイトライド層）ＷＮx 層とで構成したもので
ある。このような２層構造を採用することにより、スト
レージ電極１３を透過した酸素はＷＳｉx 層と反応して
薄い酸化膜（ＳｉＯ2 ）を形成して消費されるため、下
部構造まで侵入することが阻止される。また、ＷＳｉx
層の下にさらにＷＮx 層を設けることによってコンタク
トプラグとＷＳｉx 層が反応することを阻止することが
できる。なお、上記および下記の組成比ｘ、ｙは分子毎
に独立しており、したがって同一記号であってもその値
は各分子で任意に設定される。
トレージ電極１３、１７側のタングステン・シリサイド
層（ＷＳｉx 層）とコンタクトプラグ１０側の（タング
ステン・ナイトライド層）ＷＮx 層とで構成したもので
ある。このような２層構造を採用することにより、スト
レージ電極１３を透過した酸素はＷＳｉx 層と反応して
薄い酸化膜（ＳｉＯ2 ）を形成して消費されるため、下
部構造まで侵入することが阻止される。また、ＷＳｉx
層の下にさらにＷＮx 層を設けることによってコンタク
トプラグとＷＳｉx 層が反応することを阻止することが
できる。なお、上記および下記の組成比ｘ、ｙは分子毎
に独立しており、したがって同一記号であってもその値
は各分子で任意に設定される。
【００２１】図２（ｂ）は、バリア膜１２，１６を、ス
トレージ電極１３、１７側のＷＳｉ x 層とコンタクトプ
ラグ１０側のタングステン・シリコン・ナイトライド層
（ＷＳｉxＮy層）とで構成したものである。この２層構
造の働きは（ａ）の場合と同様であり、同様の効果を得
ることができる。図２（ｃ）は、バリア膜１２，１６を
ＷＳｉx 層のみで構成したものである。ＷＳｉx 層のみ
であってもその膜厚を調整するなどすることにより、バ
リア膜として機能させることができる。
トレージ電極１３、１７側のＷＳｉ x 層とコンタクトプ
ラグ１０側のタングステン・シリコン・ナイトライド層
（ＷＳｉxＮy層）とで構成したものである。この２層構
造の働きは（ａ）の場合と同様であり、同様の効果を得
ることができる。図２（ｃ）は、バリア膜１２，１６を
ＷＳｉx 層のみで構成したものである。ＷＳｉx 層のみ
であってもその膜厚を調整するなどすることにより、バ
リア膜として機能させることができる。
【００２２】一方、図２（ｄ）〜（ｆ）は、それぞれ
（ａ）〜（ｃ）におけるＷＳｉx 層の表面を窒化処理し
たものであり、この処理で得られた窒化層によって熱処
理時におけるストレージ電極１３、１７とＷＳｉx 層と
が反応し、これらの界面にシリサイドが生じることを防
ぐことができる。なお、上記（ａ）〜（ｆ）におけるＷ
Ｓｉx 層はストレージ電極を透過した酸素をその表面に
極薄いＳｉＯ2 層を形成することにより消費する。その
際にＷＳｉx 層にＷが多いとＳｉＯ2 を生成する前に、
Ｗ酸化物を生成して体積が膨張し、剥がれ等の問題を引
き起こす恐れがあるため、好ましくはＷよりもＳｉが過
剰である状態を作るとよい。例えばＷＳｉ 2 が安定でよ
く、結晶相としてＷがなるべく少ない方がよい。
（ａ）〜（ｃ）におけるＷＳｉx 層の表面を窒化処理し
たものであり、この処理で得られた窒化層によって熱処
理時におけるストレージ電極１３、１７とＷＳｉx 層と
が反応し、これらの界面にシリサイドが生じることを防
ぐことができる。なお、上記（ａ）〜（ｆ）におけるＷ
Ｓｉx 層はストレージ電極を透過した酸素をその表面に
極薄いＳｉＯ2 層を形成することにより消費する。その
際にＷＳｉx 層にＷが多いとＳｉＯ2 を生成する前に、
Ｗ酸化物を生成して体積が膨張し、剥がれ等の問題を引
き起こす恐れがあるため、好ましくはＷよりもＳｉが過
剰である状態を作るとよい。例えばＷＳｉ 2 が安定でよ
く、結晶相としてＷがなるべく少ない方がよい。
【００２３】ここで、バリア膜の詳細な製造工程につい
て説明する。 〔Ａ．ＷＳｉx （ｉｎ−ｓｉｔｕによる窒化処理）＋Ｗ
Ｎx 〕ポリシリコンからなるコンタクトプラグを形成し
たウエハを処理チャンバ内に挿入し、ウエハ温度を５０
０℃まで昇温してから、以下の順序でガスフローを行
う。 （１）密着性のよいＷＮx を堆積させるため、六フッ化
タングステン（ＷＦ6 ）の分圧＝０．０６８［Ｐａ］，
六フッ化タングステンとアンモニアの分圧比（以下、Ｗ
Ｆ6／ＮＨ3 と記す）＝０．００２とする。 （２）段差被覆性のよいＷＮx を堆積させるため、ＷＦ
6 の分圧＝２．５［Ｐａ］，ＷＦ6／ＮＨ3 ＝０．２５
とする。 （３）ＷＳｉx を堆積させるため、ＷＦ6 の分圧＝０．
１６［Ｐａ］，六フッ化タングステンとシランの分圧比
（以下、ＷＦ6／ＳｉＨ4 と記す）＝０．０５とする。
て説明する。 〔Ａ．ＷＳｉx （ｉｎ−ｓｉｔｕによる窒化処理）＋Ｗ
Ｎx 〕ポリシリコンからなるコンタクトプラグを形成し
たウエハを処理チャンバ内に挿入し、ウエハ温度を５０
０℃まで昇温してから、以下の順序でガスフローを行
う。 （１）密着性のよいＷＮx を堆積させるため、六フッ化
タングステン（ＷＦ6 ）の分圧＝０．０６８［Ｐａ］，
六フッ化タングステンとアンモニアの分圧比（以下、Ｗ
Ｆ6／ＮＨ3 と記す）＝０．００２とする。 （２）段差被覆性のよいＷＮx を堆積させるため、ＷＦ
6 の分圧＝２．５［Ｐａ］，ＷＦ6／ＮＨ3 ＝０．２５
とする。 （３）ＷＳｉx を堆積させるため、ＷＦ6 の分圧＝０．
１６［Ｐａ］，六フッ化タングステンとシランの分圧比
（以下、ＷＦ6／ＳｉＨ4 と記す）＝０．０５とする。
【００２４】その後、引き続き同一処理チャンバ内でＮ
Ｈ3 のポストフローによる窒化処理を行う。 （４）堆積したＷＳｉx の表面を窒化するため、ＮＨ3
の分圧＝１７３［Ｐａ］とする。 その後、以上のようにして形成されたバリア膜の上にス
トレージ電極（Ｒｕ）、容量絶縁膜（Ｔａ2Ｏ5）、プレ
ート電極（Ｒｕ）の材料を成膜および加工することによ
り、ＭＩＭ型キャパシタ構造ができあがる。なお、容量
絶縁膜形成後には容量絶縁膜改質のため、酸化雰囲気中
（Ｏ2分圧０．１ＭＰａ）での熱処理を行う。
Ｈ3 のポストフローによる窒化処理を行う。 （４）堆積したＷＳｉx の表面を窒化するため、ＮＨ3
の分圧＝１７３［Ｐａ］とする。 その後、以上のようにして形成されたバリア膜の上にス
トレージ電極（Ｒｕ）、容量絶縁膜（Ｔａ2Ｏ5）、プレ
ート電極（Ｒｕ）の材料を成膜および加工することによ
り、ＭＩＭ型キャパシタ構造ができあがる。なお、容量
絶縁膜形成後には容量絶縁膜改質のため、酸化雰囲気中
（Ｏ2分圧０．１ＭＰａ）での熱処理を行う。
【００２５】以上のようにして作製されたキャパシタの
電気的特性を測定したところ、酸化膜換算膜厚が０．７
ｎｍ、リーク電流密度が２Ｅ−７Ａ／ｃｍ2 ＠１Ｖの良
好な特性が得られた。また、熱処理後のストレージ電極
のＲｕとの界面を含むバリア膜のＥＳＣＡ（Electron
Spectroscopy for Chemical Analysis;電子分光分析）
分析を行ったところ、ＷＳｉx 層の表面にＮ濃度の高い
層が形成されており、この層がバリア膜とストレージ電
極のＲｕとのシリサイド反応を抑制していること、酸素
原子がこの窒化層を含むＷＳｉx 層の表面に高濃度でと
どまってバリア膜の深さ方向には拡散していないことが
わかった。すなわち、バリア膜上層のＷＳｉx 層の表面
に極薄いＳｉＯ2 層を形成することで酸素原子が消費さ
れ、酸素原子がそれ以上バリア膜内部に拡散することを
抑制している。また、バリア膜の下のＷＮx 層がコンタ
クトプラグとバリア膜との間におけるＳｉの拡散を抑制
しており、プラグ部分の抵抗上昇を防いでいることがわ
かった。
電気的特性を測定したところ、酸化膜換算膜厚が０．７
ｎｍ、リーク電流密度が２Ｅ−７Ａ／ｃｍ2 ＠１Ｖの良
好な特性が得られた。また、熱処理後のストレージ電極
のＲｕとの界面を含むバリア膜のＥＳＣＡ（Electron
Spectroscopy for Chemical Analysis;電子分光分析）
分析を行ったところ、ＷＳｉx 層の表面にＮ濃度の高い
層が形成されており、この層がバリア膜とストレージ電
極のＲｕとのシリサイド反応を抑制していること、酸素
原子がこの窒化層を含むＷＳｉx 層の表面に高濃度でと
どまってバリア膜の深さ方向には拡散していないことが
わかった。すなわち、バリア膜上層のＷＳｉx 層の表面
に極薄いＳｉＯ2 層を形成することで酸素原子が消費さ
れ、酸素原子がそれ以上バリア膜内部に拡散することを
抑制している。また、バリア膜の下のＷＮx 層がコンタ
クトプラグとバリア膜との間におけるＳｉの拡散を抑制
しており、プラグ部分の抵抗上昇を防いでいることがわ
かった。
【００２６】なお、コンタクトプラグの材料にはＷを用
いてもよいが、ポリシリコンを用いた場合は最初のＷＮ
x の成膜前にＷＦ6 を分圧０．５〜１［Ｐａ］でフロー
させることにより、コンタクトプラグとバリア膜の密着
性が高まるため、高い密着性を必要とする場合に好適で
ある。また、工程（４）の窒化処理を行わなかった場
合、バリア膜表面においてＳｉとＲｕが反応してシリサ
イドが形成され、部分的に膨張してふくれが生じること
があるため、上記窒化処理は可能な限り行った方が好ま
しいといえる。また、工程（１）、（２）における成膜
条件を適宜調整することにより、バリア膜中のＷＮx 部
分が結晶性Ｗ2Ｎ となる。このような結晶構造は、アモ
ルファス状態のものよりも耐熱性や剥がれに対する耐性
が向上するためより好ましいといえる。さらに、工程
（３）における成膜条件を適宜調整することにより、バ
リア膜中のＷＳｉx の組成がＳｉ＞５０ａｔｍ％（原子
百分率）となる。この構造は、熱処理の際にＷＯxが生
成される前にＳｉＯ2 が生成されるため剥がれや抵抗増
大を防ぐことができ、より好ましいといえる。
いてもよいが、ポリシリコンを用いた場合は最初のＷＮ
x の成膜前にＷＦ6 を分圧０．５〜１［Ｐａ］でフロー
させることにより、コンタクトプラグとバリア膜の密着
性が高まるため、高い密着性を必要とする場合に好適で
ある。また、工程（４）の窒化処理を行わなかった場
合、バリア膜表面においてＳｉとＲｕが反応してシリサ
イドが形成され、部分的に膨張してふくれが生じること
があるため、上記窒化処理は可能な限り行った方が好ま
しいといえる。また、工程（１）、（２）における成膜
条件を適宜調整することにより、バリア膜中のＷＮx 部
分が結晶性Ｗ2Ｎ となる。このような結晶構造は、アモ
ルファス状態のものよりも耐熱性や剥がれに対する耐性
が向上するためより好ましいといえる。さらに、工程
（３）における成膜条件を適宜調整することにより、バ
リア膜中のＷＳｉx の組成がＳｉ＞５０ａｔｍ％（原子
百分率）となる。この構造は、熱処理の際にＷＯxが生
成される前にＳｉＯ2 が生成されるため剥がれや抵抗増
大を防ぐことができ、より好ましいといえる。
【００２７】〔Ｂ．ＷＳｉx （ｉｎ−ｓｉｔｕによる窒
化処理）＋ＷＳｉxＮy〕Ｗからなるコンタクトプラグま
で作製したウエハを処理チャンバ内に挿入し、ウエハ温
度が４５０℃となるように昇温した後、以下の順序でガ
スフローを行う。 （１）ＷＳｉxＮyを堆積させるため、各分圧を５３Ｐａ
としてＷＦ6 ，ＮＨ3 ，ＳｉＨ4 のフローを交互に３０
回行う。各フローの間には真空引きを行う。 （２）ＷＳｉx を堆積させるため、ＷＦ6 の分圧＝０．
１６［Ｐａ］、ＷＦ6 ／ＳｉＨ4 ＝０．０５とする。そ
の後、同一処理チャンバ内でＮＨ3 のポストフローによ
り窒化処理を行う。 （３）窒化処理を行うため、ＮＨ3 の分圧＝１７３［Ｐ
ａ］とする。
化処理）＋ＷＳｉxＮy〕Ｗからなるコンタクトプラグま
で作製したウエハを処理チャンバ内に挿入し、ウエハ温
度が４５０℃となるように昇温した後、以下の順序でガ
スフローを行う。 （１）ＷＳｉxＮyを堆積させるため、各分圧を５３Ｐａ
としてＷＦ6 ，ＮＨ3 ，ＳｉＨ4 のフローを交互に３０
回行う。各フローの間には真空引きを行う。 （２）ＷＳｉx を堆積させるため、ＷＦ6 の分圧＝０．
１６［Ｐａ］、ＷＦ6 ／ＳｉＨ4 ＝０．０５とする。そ
の後、同一処理チャンバ内でＮＨ3 のポストフローによ
り窒化処理を行う。 （３）窒化処理を行うため、ＮＨ3 の分圧＝１７３［Ｐ
ａ］とする。
【００２８】その後、以上のようにして作製されたバリ
ア膜の上にストレージ電極（Ｒｕ）、容量絶縁膜（Ｔａ
2Ｏ5）、プレート電極（Ｒｕ）の材料を成膜および加工
することにより、ＭＩＭ型キャパシタ構造ができあが
る。なお、容量絶縁膜の形成後に、容量絶縁膜改質のた
めに酸化雰囲気中で熱処理（Ｏ2 分圧０．１ＭＰａ）を
実施する。
ア膜の上にストレージ電極（Ｒｕ）、容量絶縁膜（Ｔａ
2Ｏ5）、プレート電極（Ｒｕ）の材料を成膜および加工
することにより、ＭＩＭ型キャパシタ構造ができあが
る。なお、容量絶縁膜の形成後に、容量絶縁膜改質のた
めに酸化雰囲気中で熱処理（Ｏ2 分圧０．１ＭＰａ）を
実施する。
【００２９】以上のようにして作製されたキャパシタの
電気的特性を測定したところ、酸化膜換算膜厚が０．８
ｎｍ、リーク電流密度が２Ｅ−７Ａ／ｃｍ2 ＠１Ｖの良
好な特性が得られた。本実施例によるバリア膜は、段差
被覆性に優れ、薄膜化しても連続性および平坦性を維持
することができた。したがって、キャパシタ構造の微細
化により、高アスペクト比のシリンダ構造を作製する場
合に特に有効である。
電気的特性を測定したところ、酸化膜換算膜厚が０．８
ｎｍ、リーク電流密度が２Ｅ−７Ａ／ｃｍ2 ＠１Ｖの良
好な特性が得られた。本実施例によるバリア膜は、段差
被覆性に優れ、薄膜化しても連続性および平坦性を維持
することができた。したがって、キャパシタ構造の微細
化により、高アスペクト比のシリンダ構造を作製する場
合に特に有効である。
【００３０】〔Ｃ．ＷＳｉx（ｅｘ−ｓｉｔｕによる窒
化処理）＋ＷＮx〕コンタクトプラグの形成までの工程
およびバリア膜成膜の工程（１）〜（３）をＡ．と同様
に行う。その後、ウエハを処理チャンバから取り出し、
別のチャンバに挿入してからウエハ温度が６５０℃とな
るように昇温し、以下の窒化処理を行う。 （４）窒化処理を、常圧によるＮＨ3 アニールで行う。
その後、窒化処理されたバリア膜の上にストレージ電極
（Ｒｕ）、容量絶縁膜（Ｔａ2Ｏ5）、プレート電極（Ｒ
ｕ）の材料を成膜および加工することにより、ＭＩＭ型
キャパシタ構造ができあがる。なお、容量絶縁膜形成後
に容量絶縁膜改質のための酸化雰囲気中の熱処理（Ｏ2
分圧０．１ＭＰａ）を行う。以上のようにして作製され
たキャパシタの電気的特性を測定したところ、酸化膜換
算膜厚が０．７５ｎｍ、リーク電流密度が３Ｅ−７Ａ／
ｃｍ2 ＠１Ｖという良好な特性が得られた。
化処理）＋ＷＮx〕コンタクトプラグの形成までの工程
およびバリア膜成膜の工程（１）〜（３）をＡ．と同様
に行う。その後、ウエハを処理チャンバから取り出し、
別のチャンバに挿入してからウエハ温度が６５０℃とな
るように昇温し、以下の窒化処理を行う。 （４）窒化処理を、常圧によるＮＨ3 アニールで行う。
その後、窒化処理されたバリア膜の上にストレージ電極
（Ｒｕ）、容量絶縁膜（Ｔａ2Ｏ5）、プレート電極（Ｒ
ｕ）の材料を成膜および加工することにより、ＭＩＭ型
キャパシタ構造ができあがる。なお、容量絶縁膜形成後
に容量絶縁膜改質のための酸化雰囲気中の熱処理（Ｏ2
分圧０．１ＭＰａ）を行う。以上のようにして作製され
たキャパシタの電気的特性を測定したところ、酸化膜換
算膜厚が０．７５ｎｍ、リーク電流密度が３Ｅ−７Ａ／
ｃｍ2 ＠１Ｖという良好な特性が得られた。
【００３１】〔Ｄ．ＷＳｉx（ｉｎ−ｓｉｔｕによるプ
ラズマ窒化処理）＋ＷＮx〕コンタクトプラグ形成まで
の工程およびバリア膜成膜の工程（１）〜（３）をＡ．
と同様に行う。その後、同一処理チャンバ内でＮＨ3 雰
囲気下でのプラズマ処理を行う。 （４）窒化処理を、ＮＨ3 の分圧＝２８９［Ｐａ］、Ｒ
Ｆパワー＝５００［Ｗ］の下で行う。なお、窒化プラズ
マ種はＮ2 であってもよい。キャパシタの電気的特性を
測定したところ、酸化膜換算膜厚が０．７ｎｍ、リーク
電流密度が２Ｅ−７Ａ／ｃｍ 2 ＠１Ｖという良好な特性
が得られた。
ラズマ窒化処理）＋ＷＮx〕コンタクトプラグ形成まで
の工程およびバリア膜成膜の工程（１）〜（３）をＡ．
と同様に行う。その後、同一処理チャンバ内でＮＨ3 雰
囲気下でのプラズマ処理を行う。 （４）窒化処理を、ＮＨ3 の分圧＝２８９［Ｐａ］、Ｒ
Ｆパワー＝５００［Ｗ］の下で行う。なお、窒化プラズ
マ種はＮ2 であってもよい。キャパシタの電気的特性を
測定したところ、酸化膜換算膜厚が０．７ｎｍ、リーク
電流密度が２Ｅ−７Ａ／ｃｍ 2 ＠１Ｖという良好な特性
が得られた。
【００３２】〔Ｅ．ＷＳｉx（ｅｘ−ｓｉｔｕによるプ
ラズマ窒化処理）＋ＷＮx〕コンタクトプラグ形成まで
の工程およびバリア膜成膜の工程（１）〜（３）をＡ．
と同様に行う。その後、ウエハを処理チャンバから取り
出し、別の処理チャンバに挿入してからウエハ温度を４
５０℃まで昇温した後、ＮＨ3 雰囲気下でのプラズマ処
理を行う。 （４）窒化処理を、ＮＨ3 の分圧＝２８９［Ｐａ］、Ｒ
Ｆパワー＝５００［Ｗ］の下で行う。なお、窒化プラズ
マ種はＮ2 であってもよい。キャパシタの電気的特性を
測定したところ、酸化膜換算膜厚が０．６８ｎｍ、リー
ク電流密度が２Ｅ−７Ａ／ｃｍ2 ＠１Ｖという良好な特
性が得られた。
ラズマ窒化処理）＋ＷＮx〕コンタクトプラグ形成まで
の工程およびバリア膜成膜の工程（１）〜（３）をＡ．
と同様に行う。その後、ウエハを処理チャンバから取り
出し、別の処理チャンバに挿入してからウエハ温度を４
５０℃まで昇温した後、ＮＨ3 雰囲気下でのプラズマ処
理を行う。 （４）窒化処理を、ＮＨ3 の分圧＝２８９［Ｐａ］、Ｒ
Ｆパワー＝５００［Ｗ］の下で行う。なお、窒化プラズ
マ種はＮ2 であってもよい。キャパシタの電気的特性を
測定したところ、酸化膜換算膜厚が０．６８ｎｍ、リー
ク電流密度が２Ｅ−７Ａ／ｃｍ2 ＠１Ｖという良好な特
性が得られた。
【００３３】〔Ｆ．ＷＳｉx 層の成膜条件〕次に、図２
（ａ）〜（ｆ）に示したＷＳｉx 層の成膜条件について
述べる。ＷＳｉx 層の形成に当たっては、本願発明者等
により、次のような成膜条件を与えることによって高品
質な膜ができることを確認している。すなわち、基板温
度が４００℃未満であると十分な成膜温度が得られず、
また基板温度が６５０℃を超えるとＳｉＨ4の気相反応
が進行してパーティクルを発生させる原因になることか
ら、成膜時の基板温度は４００℃以上かつ６５０℃以下
にするのが好ましい。また、分圧比ＷＦ6／ＳｉＨ4が
０，０２未満であるとＷＦ6 の供給律速となって十分な
成膜速度が得られず段差被覆性が劣り、またＷＦ6／Ｓ
ｉＨ4が０．３を超えるとＷが生成されて耐酸化性が劣
るため、分圧比ＷＦ6／ＳｉＨ4は０．０２以上かつ０．
３以下にするのが好ましい。さらに、ＳｉＨ4 の分圧が
０．２Ｔｏｒｒ未満であるとＷが生成されて耐酸化性が
劣り、また１Ｔｏｒｒを超えると気相反応が進行してパ
ーティクルが発生する原因となるため、ＳｉＨ4 の分圧
は０．２Ｔｏｒｒ以上かつ１Ｔｏｒｒ以下にするのが好
ましい。
（ａ）〜（ｆ）に示したＷＳｉx 層の成膜条件について
述べる。ＷＳｉx 層の形成に当たっては、本願発明者等
により、次のような成膜条件を与えることによって高品
質な膜ができることを確認している。すなわち、基板温
度が４００℃未満であると十分な成膜温度が得られず、
また基板温度が６５０℃を超えるとＳｉＨ4の気相反応
が進行してパーティクルを発生させる原因になることか
ら、成膜時の基板温度は４００℃以上かつ６５０℃以下
にするのが好ましい。また、分圧比ＷＦ6／ＳｉＨ4が
０，０２未満であるとＷＦ6 の供給律速となって十分な
成膜速度が得られず段差被覆性が劣り、またＷＦ6／Ｓ
ｉＨ4が０．３を超えるとＷが生成されて耐酸化性が劣
るため、分圧比ＷＦ6／ＳｉＨ4は０．０２以上かつ０．
３以下にするのが好ましい。さらに、ＳｉＨ4 の分圧が
０．２Ｔｏｒｒ未満であるとＷが生成されて耐酸化性が
劣り、また１Ｔｏｒｒを超えると気相反応が進行してパ
ーティクルが発生する原因となるため、ＳｉＨ4 の分圧
は０．２Ｔｏｒｒ以上かつ１Ｔｏｒｒ以下にするのが好
ましい。
【００３４】次に、図１に係る半導体装置の一連の製造
工程について説明する。なお、以下においては、スタッ
ク型のメモリセルを例にして説明する。図３〜図６は、
図１（ａ）に係る半導体装置の製造工程を示す断面図で
ある。まず、図３（ａ）に示すように、シリコン基板１
上のフィールド酸化膜２で区画された領域に、公知の方
法によりゲート絶縁膜３を介してゲート電極４を形成す
る。また、ゲート電極４が形成された後、ゲート電極４
をマスクとしたイオン注入等によりソース・ドレイン領
域５を形成する。
工程について説明する。なお、以下においては、スタッ
ク型のメモリセルを例にして説明する。図３〜図６は、
図１（ａ）に係る半導体装置の製造工程を示す断面図で
ある。まず、図３（ａ）に示すように、シリコン基板１
上のフィールド酸化膜２で区画された領域に、公知の方
法によりゲート絶縁膜３を介してゲート電極４を形成す
る。また、ゲート電極４が形成された後、ゲート電極４
をマスクとしたイオン注入等によりソース・ドレイン領
域５を形成する。
【００３５】次いで、図３（ｂ）に示すように、シリコ
ン基板１の主表面全域に酸化シリコン等の絶縁体からな
る層間絶縁膜６を形成してから、ソース・ドレイン領域
５の一方に対応させて層間絶縁膜６にコンタクトホール
を開口する。その後、ＣＶＤ（Chemcal Vapor Depositi
on）法によりポリシリコンを堆積させてから、ＣＭＰ
（Chemical and Mechanical Polishing ）により層間絶
縁膜６上のポリシリコンを研削し、コンタクトホール内
にのみポリシリコンを残してコンタクトプラグ７を形成
する。その後、さらにＣＶＤ法によりポリシリコンを堆
積させ、公知のフォトリソグラフィ技術およびエッチン
グ技術により、コンタクトプラグ７と接続されたビット
線８を形成する。
ン基板１の主表面全域に酸化シリコン等の絶縁体からな
る層間絶縁膜６を形成してから、ソース・ドレイン領域
５の一方に対応させて層間絶縁膜６にコンタクトホール
を開口する。その後、ＣＶＤ（Chemcal Vapor Depositi
on）法によりポリシリコンを堆積させてから、ＣＭＰ
（Chemical and Mechanical Polishing ）により層間絶
縁膜６上のポリシリコンを研削し、コンタクトホール内
にのみポリシリコンを残してコンタクトプラグ７を形成
する。その後、さらにＣＶＤ法によりポリシリコンを堆
積させ、公知のフォトリソグラフィ技術およびエッチン
グ技術により、コンタクトプラグ７と接続されたビット
線８を形成する。
【００３６】次いで、図３（ｃ）に示すように、ビット
線８を含む層間絶縁膜６上に、酸化シリコン等の絶縁体
からなる層間絶縁膜９を形成する。次いで、図３（ｄ）
に示すように、公知のフォトリソグラフィ技術およびエ
ッチング技術（例えばＲＩＥ（Reactive Ion Etching）
法など）により、層間絶縁膜９および６にソース・ドレ
イン領域５の他方に到達するコンタクトホール９ａを開
口する。次いで、図４（ｅ）に示すように、コンタクト
ホール９ａが充填された状態になるように、層間絶縁膜
９上にポリシリコンをＣＶＤ法により堆積し、ポリシリ
コン膜１０ａを形成する。次いで、図４（ｆ）に示すよ
うに、ポリシリコン膜１０ａをＣＭＰにより除去し、コ
ンタクトホール９ａ内にポリシリコンからなるコンタク
トプラグ１０を形成する。
線８を含む層間絶縁膜６上に、酸化シリコン等の絶縁体
からなる層間絶縁膜９を形成する。次いで、図３（ｄ）
に示すように、公知のフォトリソグラフィ技術およびエ
ッチング技術（例えばＲＩＥ（Reactive Ion Etching）
法など）により、層間絶縁膜９および６にソース・ドレ
イン領域５の他方に到達するコンタクトホール９ａを開
口する。次いで、図４（ｅ）に示すように、コンタクト
ホール９ａが充填された状態になるように、層間絶縁膜
９上にポリシリコンをＣＶＤ法により堆積し、ポリシリ
コン膜１０ａを形成する。次いで、図４（ｆ）に示すよ
うに、ポリシリコン膜１０ａをＣＭＰにより除去し、コ
ンタクトホール９ａ内にポリシリコンからなるコンタク
トプラグ１０を形成する。
【００３７】次いで、図４（ｇ）に示すように、コンタ
クトプラグ１０を含む層間絶縁膜９の主表面全域に酸化
シリコンからなる層間絶縁膜１１を形成する。次いで、
図５（ｈ）に示すように、コンタクトプラグ１０を中心
とするとともに、このコンタクトプラグ１０よりも大き
な径のビアホール１１ａを公知のフォトリソグラフィ技
術およびエッチング技術により層間絶縁膜１１に開口す
る。次いで、図５（ｉ）に示すように、層間絶縁膜１１
の表面およびビアホール１１ａ内部を被覆するようにバ
リア膜の材料１２ａを成膜する。このバリア膜の材料１
２ａとしては図２に示したものを用いることができ、す
なわち図２（ａ）〜（ｃ）のＷＳｉxとＷＮx の２層構
造、ＷＳｉxとＷＳｉxＮyの２層構造またはＷＳｉx の
単層の何れを採用してもよく、これらの層によりコンタ
クトプラグ１０の酸化を防止することができる。また、
図２（ｄ）〜（ｆ）に示すように上記成膜されたＷＳｉ
xの表面を窒化したものも本発明に含まれ、この窒化層
によってストレージ電極１３，１７とＷＳｉx 層とが反
応してシリサイドが形成されることを防ぐことができ
る。
クトプラグ１０を含む層間絶縁膜９の主表面全域に酸化
シリコンからなる層間絶縁膜１１を形成する。次いで、
図５（ｈ）に示すように、コンタクトプラグ１０を中心
とするとともに、このコンタクトプラグ１０よりも大き
な径のビアホール１１ａを公知のフォトリソグラフィ技
術およびエッチング技術により層間絶縁膜１１に開口す
る。次いで、図５（ｉ）に示すように、層間絶縁膜１１
の表面およびビアホール１１ａ内部を被覆するようにバ
リア膜の材料１２ａを成膜する。このバリア膜の材料１
２ａとしては図２に示したものを用いることができ、す
なわち図２（ａ）〜（ｃ）のＷＳｉxとＷＮx の２層構
造、ＷＳｉxとＷＳｉxＮyの２層構造またはＷＳｉx の
単層の何れを採用してもよく、これらの層によりコンタ
クトプラグ１０の酸化を防止することができる。また、
図２（ｄ）〜（ｆ）に示すように上記成膜されたＷＳｉ
xの表面を窒化したものも本発明に含まれ、この窒化層
によってストレージ電極１３，１７とＷＳｉx 層とが反
応してシリサイドが形成されることを防ぐことができ
る。
【００３８】次いで、図５（ｊ）に示すように、バリア
膜の材料１２ａの表面を被覆するようにＣＶＤ法または
スパッタリング法によりＲｕ膜１３ａを形成する。次い
で、図６（ｋ）に示すように、ＣＭＰにより層間絶縁膜
１１上のＲｕ膜１３ａおよびバリア膜の材料１２ａを除
去し、ビアホール１１ａ内にのみこれらの膜が残るよう
にする。すなわち、ストレージ電極１３とバリア膜１２
ができあがる。次いで、図６（ｌ）に示すように、ウエ
ハ全面を被覆するようにＣＶＤ法によりＴａ2Ｏ5膜１４
ａを形成してから、その上にＣＶＤ法またはスパッタリ
ング法によりＲｕ膜１５ａを形成する。次いで、公知の
フォトリソグラフィ技術およびエッチング技術によりこ
れらの膜の不要部分を除去することにより、ストレージ
電極１３、容量絶縁膜１４およびプレート電極１５から
なるＭＩＭ型のキャパシタ構造が完成する。
膜の材料１２ａの表面を被覆するようにＣＶＤ法または
スパッタリング法によりＲｕ膜１３ａを形成する。次い
で、図６（ｋ）に示すように、ＣＭＰにより層間絶縁膜
１１上のＲｕ膜１３ａおよびバリア膜の材料１２ａを除
去し、ビアホール１１ａ内にのみこれらの膜が残るよう
にする。すなわち、ストレージ電極１３とバリア膜１２
ができあがる。次いで、図６（ｌ）に示すように、ウエ
ハ全面を被覆するようにＣＶＤ法によりＴａ2Ｏ5膜１４
ａを形成してから、その上にＣＶＤ法またはスパッタリ
ング法によりＲｕ膜１５ａを形成する。次いで、公知の
フォトリソグラフィ技術およびエッチング技術によりこ
れらの膜の不要部分を除去することにより、ストレージ
電極１３、容量絶縁膜１４およびプレート電極１５から
なるＭＩＭ型のキャパシタ構造が完成する。
【００３９】なお、図１（ｂ）に示すキャパシタ構造
は、工程（ａ）〜（ｋ）までを上記同様に行ってから、
図７に示すように層間絶縁膜１１を除去し（ｌ’）、Ｔ
ａ2Ｏ5膜１８ａおよびＲｕ膜１９ａを成膜し（ｍ’）、
これらの膜を加工して容量絶縁膜１８およびプレート電
極１９を作製することにより作ることができる。
は、工程（ａ）〜（ｋ）までを上記同様に行ってから、
図７に示すように層間絶縁膜１１を除去し（ｌ’）、Ｔ
ａ2Ｏ5膜１８ａおよびＲｕ膜１９ａを成膜し（ｍ’）、
これらの膜を加工して容量絶縁膜１８およびプレート電
極１９を作製することにより作ることができる。
【００４０】また、上記の実施の形態では、コンタクト
プラグ１０の材料としてポリシリコンを用いたが本発明
はこれに限られるものではなく、タングステンを用いて
もよい。タングステンを用いる場合、図８（ａ），
（ｂ）に示すように、コンタクトプラグ２０をポリシリ
コンからなる下部コンタクトプラグ２０ａとタングステ
ンからなる上部コンタクトプラグ２０ｂとで構成する。
コンタクトプラグをタングステンから構成する場合、微
細なコンタクトホール内にタングステンを充填するよう
に成膜することになるが、熱ＣＶＤ法によるタングステ
ンの埋め込み性が乏しいため、コンタクトホールをポリ
シリコンで予めかさ上げしておき、上記のように２層構
造でコンタクトプラグを構成する。なお、図８（ａ），
（ｂ）において、他の構成は上記実施の形態と同様であ
る。
プラグ１０の材料としてポリシリコンを用いたが本発明
はこれに限られるものではなく、タングステンを用いて
もよい。タングステンを用いる場合、図８（ａ），
（ｂ）に示すように、コンタクトプラグ２０をポリシリ
コンからなる下部コンタクトプラグ２０ａとタングステ
ンからなる上部コンタクトプラグ２０ｂとで構成する。
コンタクトプラグをタングステンから構成する場合、微
細なコンタクトホール内にタングステンを充填するよう
に成膜することになるが、熱ＣＶＤ法によるタングステ
ンの埋め込み性が乏しいため、コンタクトホールをポリ
シリコンで予めかさ上げしておき、上記のように２層構
造でコンタクトプラグを構成する。なお、図８（ａ），
（ｂ）において、他の構成は上記実施の形態と同様であ
る。
【００４１】また、上記のタングステンをコンタクトプ
ラグに用いる場合、タングステン・ナイトライドの下地
層とタングステンの中間部分とタングステン・シリサイ
ドの上部との３層構造としてもよい。この三層構造のコ
ンタクトプラグ形成について簡単に説明すると、まずコ
ンタクトホール内に所定の深さまで、ポリシリコンを成
膜した後、タングステン・ナイトライド，タングステ
ン，バリア膜となるタングステン・シリサイドを連続的
に形成する。この場合、ポリシリコンとタングステンが
反応して高抵抗化したり、形状が変化することを防ぐた
めに、ポリシリコンとタングステンの間にタングステン
・ナイトライドが挿入されているが、成膜温度の工夫等
により上記反応が問題にならない程度に抑制できる場合
には、間に挟むタングステン・ナイトライドの膜を省略
してもよい。また、逆にタングステン・シリサイド中の
シリコンのタングステンへの拡散をより厳密に防止する
ために、タングステンとタングステン・シリサイドの間
に、タングステン・ナイトライドの膜を挿入してもよ
い。最後に、ＣＭＰにより連続的に形成した膜を所定量
エッチバックすることで、コンタクトホール上部にタン
グステンを用いたコンタクトプラグとともに、コンタク
トプラグ上面にバリア膜が配置された状態が同時に形成
できる。したがって、この方法によればコンタクトプラ
グとバリア膜とを個別に形成する場合に比較して工程削
減が可能となる。
ラグに用いる場合、タングステン・ナイトライドの下地
層とタングステンの中間部分とタングステン・シリサイ
ドの上部との３層構造としてもよい。この三層構造のコ
ンタクトプラグ形成について簡単に説明すると、まずコ
ンタクトホール内に所定の深さまで、ポリシリコンを成
膜した後、タングステン・ナイトライド，タングステ
ン，バリア膜となるタングステン・シリサイドを連続的
に形成する。この場合、ポリシリコンとタングステンが
反応して高抵抗化したり、形状が変化することを防ぐた
めに、ポリシリコンとタングステンの間にタングステン
・ナイトライドが挿入されているが、成膜温度の工夫等
により上記反応が問題にならない程度に抑制できる場合
には、間に挟むタングステン・ナイトライドの膜を省略
してもよい。また、逆にタングステン・シリサイド中の
シリコンのタングステンへの拡散をより厳密に防止する
ために、タングステンとタングステン・シリサイドの間
に、タングステン・ナイトライドの膜を挿入してもよ
い。最後に、ＣＭＰにより連続的に形成した膜を所定量
エッチバックすることで、コンタクトホール上部にタン
グステンを用いたコンタクトプラグとともに、コンタク
トプラグ上面にバリア膜が配置された状態が同時に形成
できる。したがって、この方法によればコンタクトプラ
グとバリア膜とを個別に形成する場合に比較して工程削
減が可能となる。
【００４２】このようにタングステンからなるコンタク
トプラグとこの上のバリア膜とが同時に形成できるが、
バリア膜はコンタクトプラグ上面を全て覆った状態には
形成されない。この場合は、コンタクトプラグ上面の周
囲が、バリア膜に覆われずに露出した状態になる。しか
しながら、バリア膜は、コンタクトプラグ上面を全て覆
う必要はなく、コンタクトプラグ上面をバリア膜である
程度覆っておけば、コンタクトプラグ上面が全て酸化さ
れることによる問題を解消することができる。例えばコ
ンタクトプラグ上面の８０％程度をバリア膜で覆ってお
けば、バリア膜下の領域は酸化されずに導電性が確保さ
れ、また、コンタクトプラグ周囲の酸化による盛り上が
りもある程度抑制できる。また、以上においてはＷＳｉ
x 層形成時のＳｉ源としてＳｉＨ4 （シラン）を用いた
場合について説明したが、本発明はこれに限られるもの
ではなく、例えばＳｉ2Ｈ6（ジシラン）、ＳｉＨ2Ｃｌ2
（ジクロルシラン）、ＳｉＨＣｌ3 （トリクロルシラ
ン）等を用いてもよい。
トプラグとこの上のバリア膜とが同時に形成できるが、
バリア膜はコンタクトプラグ上面を全て覆った状態には
形成されない。この場合は、コンタクトプラグ上面の周
囲が、バリア膜に覆われずに露出した状態になる。しか
しながら、バリア膜は、コンタクトプラグ上面を全て覆
う必要はなく、コンタクトプラグ上面をバリア膜である
程度覆っておけば、コンタクトプラグ上面が全て酸化さ
れることによる問題を解消することができる。例えばコ
ンタクトプラグ上面の８０％程度をバリア膜で覆ってお
けば、バリア膜下の領域は酸化されずに導電性が確保さ
れ、また、コンタクトプラグ周囲の酸化による盛り上が
りもある程度抑制できる。また、以上においてはＷＳｉ
x 層形成時のＳｉ源としてＳｉＨ4 （シラン）を用いた
場合について説明したが、本発明はこれに限られるもの
ではなく、例えばＳｉ2Ｈ6（ジシラン）、ＳｉＨ2Ｃｌ2
（ジクロルシラン）、ＳｉＨＣｌ3 （トリクロルシラ
ン）等を用いてもよい。
【００４３】
【発明の効果】以上説明したように本発明に係る半導体
装置によれば、バリア膜によりコンタクトプラグに対す
る酸素の侵入が抑制されるので、バリア膜形成後にコン
タクトプラグ表面に酸化膜が形成されることが抑制さ
れ、ストレージ電極とコンタクトプラグとを低抵抗で接
続できるという優れた効果が得られる。また、本発明に
係る製造方法によれば、ストレージ電極とコンタクトプ
ラグとを低抵抗で接続可能とした半導体装置を製造する
ことができる。
装置によれば、バリア膜によりコンタクトプラグに対す
る酸素の侵入が抑制されるので、バリア膜形成後にコン
タクトプラグ表面に酸化膜が形成されることが抑制さ
れ、ストレージ電極とコンタクトプラグとを低抵抗で接
続できるという優れた効果が得られる。また、本発明に
係る製造方法によれば、ストレージ電極とコンタクトプ
ラグとを低抵抗で接続可能とした半導体装置を製造する
ことができる。
【図１】 本発明の一つの実施の形態を示す断面図であ
る。
る。
【図２】 バリア膜を示す断面図である。
【図３】 図１（ａ）に係る半導体装置の製造工程を示
す断面図である。
す断面図である。
【図４】 図３の続きの工程を示す断面図である。
【図５】 図４の続きの工程を示す断面図である。
【図６】 図５の続きの工程を示す断面図である。
【図７】 図１（ｂ）に係る半導体装置の製造工程を示
す断面図である。
す断面図である。
【図８】 Ｗプラグを用いた場合を示す断面図である。
【図９】 従来例を示す断面図である。
１…シリコン基板、２…フィールド酸化膜、３…ゲート
絶縁膜、４…ゲート電極、５…ソース・ドレイン領域、
６…層間絶縁膜、７…コンタクトプラグ、８…ビット
線、９…層間絶縁膜、９ａ…コンタクトホール、１０…
コンタクトプラグ、１０ａ…ポリシリコン膜、１１…層
間絶縁膜、１１ａ…ビアホール、１２，１６…バリア
膜、１２ａ…バリア膜の材料、１３，１７…ストレージ
電極（第１の電極）、１３ａ…Ｒｕ膜、１４，１８…容
量絶縁膜、１４ａ，１８ａ…Ｔａ2Ｏ5膜、１５，１９…
プレート電極（第２の電極）、１５ａ，１９ａ…Ｒｕ
膜、２０…コンタクトプラグ、２０ａ…下部コンタクト
プラグ、２０ｂ…上部コンタクトプラグ。
絶縁膜、４…ゲート電極、５…ソース・ドレイン領域、
６…層間絶縁膜、７…コンタクトプラグ、８…ビット
線、９…層間絶縁膜、９ａ…コンタクトホール、１０…
コンタクトプラグ、１０ａ…ポリシリコン膜、１１…層
間絶縁膜、１１ａ…ビアホール、１２，１６…バリア
膜、１２ａ…バリア膜の材料、１３，１７…ストレージ
電極（第１の電極）、１３ａ…Ｒｕ膜、１４，１８…容
量絶縁膜、１４ａ，１８ａ…Ｔａ2Ｏ5膜、１５，１９…
プレート電極（第２の電極）、１５ａ，１９ａ…Ｒｕ
膜、２０…コンタクトプラグ、２０ａ…下部コンタクト
プラグ、２０ｂ…上部コンタクトプラグ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA04 AA13 BA20 BA29 BA38 CA04 FA10 LA15 5F083 AD24 AD31 AD48 AD49 GA25 JA06 JA14 JA15 JA35 JA38 JA39 JA40 MA06 MA18 MA20 PR15 PR21 PR40
Claims (17)
- 【請求項１】 半導体基板上に形成された層間絶縁膜
と、 前記層間絶縁膜を通して形成された導電性を有する材料
からなるコンタクトプラグと、 前記層間絶縁膜から露出したコンタクトプラグに形成さ
れたタングステン・シリサイド（ＷＳｉx）からなるバ
リア膜と、 このバリア膜を介して前記コンタクトプラグに接続さ
れ、前記層間絶縁膜上に形成された金属材料からなる第
１の電極と、 この第１の電極上に形成された絶縁性を有する金属酸化
物からなる容量絶縁膜と、 この容量絶縁膜により絶縁分離されて前記第１の電極の
表面に形成された第２の電極とを備えたことを特徴とす
る半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記バリア膜は、前記コンタクトプラグと接する第１の
薄膜と、この第１の薄膜および前記第１の電極に接する
第２の薄膜とで構成され、 前記第１の薄膜は、タングステン・シリコン・ナイトラ
イド（ＷＳｉxＮy）からなり、 前記第２の薄膜は、タングステン・シリサイド（ＷＳｉ
x ）からなることを特徴とする半導体装置。 - 【請求項３】 請求項１に記載の半導体装置において、 前記バリア膜は、前記コンタクトプラグと接する第１の
薄膜と、この第１の薄膜および前記第１の電極に接する
第２の薄膜とで構成され、 前記第１の薄膜は、タングステン・ナイトライド（ＷＮ
x ）からなり、 前記第２の薄膜は、タングステン・シリサイド（ＷＳｉ
x ）からなりかつ前記第１の電極との界面が窒化されて
いることを特徴とする半導体装置。 - 【請求項４】 請求項１に記載の半導体装置において、 前記バリア膜は、前記コンタクトプラグと接する第１の
薄膜と、この第１の薄膜および前記第１の電極に接する
第２の薄膜とで構成され、 前記第１の薄膜は、タングステン・シリコン・ナイトラ
イド（ＷＳｉxＮy）からなり、 前記第２の薄膜は、タングステン・シリサイド（ＷＳｉ
x ）からなりかつ前記第１の電極との界面が窒化されて
いることを特徴とする半導体装置。 - 【請求項５】 請求項１に記載の半導体装置において、 前記バリア膜は、前記コンタクトプラグおよび前記第１
の電極に接する薄膜で構成され、 前記薄膜は、タングステン・シリサイド（ＷＳｉx ）か
らなりかつ前記第１の電極との界面が窒化されているこ
とを特徴とする半導体装置。 - 【請求項６】 請求項１に記載の半導体装置において、 前記第１の電極は、白金族元素からなることを特徴とす
る半導体装置。 - 【請求項７】 請求項１に記載の半導体装置において、 前記コンタクトプラグは、ポリシリコンからなることを
特徴とする半導体装置。 - 【請求項８】 請求項１に記載の半導体装置において、 前記コンタクトプラグは、タングステン（Ｗ）からなる
ことを特徴とする半導体装置。 - 【請求項９】 請求項１に記載の半導体装置において、 前記コンタクトプラグは、ポリシリコンの層とこの上に
接続して形成されたタングステンの層とで構成されてい
ることを特徴とする半導体装置。 - 【請求項１０】 請求項１に記載の半導体装置におい
て、 前記半導体基板に形成されかつ前記コンタクトプラグと
接続されたトランジスタをさらに有することを特徴とす
る半導体装置。 - 【請求項１１】 半導体基板上に層間絶縁膜を形成する
工程と、 導電性を有する材料からなるコンタクトプラグを前記層
間絶縁膜を貫通して形成する工程と、 前記層間絶縁膜から露出している前記コンタクトプラグ
を覆うようにタングステン・シリサイドからなるバリア
膜を形成する工程と、 前記層間絶縁膜上に金属材料からなる第１の電極を前記
バリア膜を介して前記コンタクトプラグに接続して形成
する工程と、 前記第１の電極上に絶縁性を有する金属酸化物からなる
容量絶縁膜を形成する工程と、 前記容量絶縁膜により絶縁分離された状態で前記第１の
電極表面上に第２の電極を形成する工程とを備え、 前記バリア膜の形成は、タングステンのソースガスとシ
リコンのソースガスとを用いた化学気相成長法により、
タングステン・シリサイド（ＷＳｉx ）の膜を成膜する
ことで行うことを特徴とする半導体装置の製造方法。 - 【請求項１２】 請求項１１に記載の半導体装置の製造
方法において、 前記第１の電極と接する側の前記バリア膜に窒化処理を
施すことを特徴とする半導体装置の製造方法。 - 【請求項１３】 請求項１１に記載の半導体装置の製造
方法において、 前記窒化処理は、アンモニア（ＮＨ3 ）雰囲気下でのア
ニール処理であることを特徴とする半導体装置の製造方
法。 - 【請求項１４】 請求項１１に記載の半導体装置の製造
方法において、 前記窒化処理は、アンモニア（ＮＨ3 ）または窒素（Ｎ
2 ）雰囲気下でのプラズマ処理であることを特徴とする
半導体装置の製造方法。 - 【請求項１５】 請求項１１に記載の半導体装置の製造
方法において、 前記バリア膜は、前記コンタクトプラグと接する第１の
薄膜と、この第１の薄膜および前記第１の電極に接する
第２の薄膜とで構成され、 前記第１の薄膜は、タングステン・ナイトライド（ＷＮ
x ）からなり、 前記第２の薄膜は、タングステン・シリサイド（ＷＳｉ
x ）からなり、 前記タングステン・ナイトライドとして、Ｗ2Ｎ の結晶
を用いることを特徴とする半導体装置の製造方法。 - 【請求項１６】 請求項１１に記載の半導体装置の製造
方法において、 前記タングステン・シリサイドにおけるシリコンの組成
を５０ａｔｍ％（原子百分率）よりも大きくすることを
特徴とする半導体装置の製造方法。 - 【請求項１７】 請求項１１に記載の半導体装置の製造
方法において、 前記タングステン・シリサイドの形成を、基板温度を４
００℃以上かつ６５０℃以下とし、六フッ化タングステ
ンとシランとの分圧比（ＷＦ6／ＳｉＨ4）を０．０２以
上かつ０．３以下とし、シラン（ＳｉＨ4 ）の分圧を
０．２Ｔｏｒｒ以上かつ１Ｔｏｒｒ以下として行うこと
を特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000282716A JP4567167B2 (ja) | 2000-09-18 | 2000-09-18 | 半導体装置およびその製造方法 |
| US09/794,046 US6846711B2 (en) | 2000-03-02 | 2001-02-28 | Method of making a metal oxide capacitor, including a barrier film |
| KR1020010010887A KR100634855B1 (ko) | 2000-03-02 | 2001-03-02 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000282716A JP4567167B2 (ja) | 2000-09-18 | 2000-09-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002094030A true JP2002094030A (ja) | 2002-03-29 |
| JP4567167B2 JP4567167B2 (ja) | 2010-10-20 |
Family
ID=18767176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000282716A Expired - Fee Related JP4567167B2 (ja) | 2000-03-02 | 2000-09-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4567167B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296929A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| JP2005533178A (ja) * | 2002-07-12 | 2005-11-04 | ザ プレジデント アンド フェロウズ オブ ハーバード カレッジ | 窒化タングステンの蒸着 |
| JP2012253352A (ja) * | 2011-06-01 | 2012-12-20 | Asm Ip Holding B V | 高有効仕事関数で電極を堆積する方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03266466A (ja) * | 1990-03-15 | 1991-11-27 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH08306882A (ja) * | 1995-05-11 | 1996-11-22 | Nec Corp | 半導体装置およびその製造方法 |
| JPH10107218A (ja) * | 1996-09-26 | 1998-04-24 | Toshiba Corp | 電極配線 |
| WO1998057380A1 (en) * | 1997-06-09 | 1998-12-17 | Bell Communications Research, Inc. | Annealing of a crystalline perovskite ferroelectric cell and cells exhibiting improved barrier properties |
| JP2000022095A (ja) * | 1998-06-30 | 2000-01-21 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
| JP2000091538A (ja) * | 1998-09-11 | 2000-03-31 | United Microelectronics Corp | Ｄｒａｍコンデンサの製造方法 |
| JP2000124426A (ja) * | 1998-10-16 | 2000-04-28 | Samsung Electronics Co Ltd | 半導体装置のキャパシタ及びその製造方法 |
| JP2000183314A (ja) * | 1998-12-10 | 2000-06-30 | Siemens Ag | スタック形コンデンサ及びその製法 |
| WO2000051184A1 (fr) * | 1999-02-23 | 2000-08-31 | Hitachi, Ltd | Dispositif a circuit integre en semiconducteur |
-
2000
- 2000-09-18 JP JP2000282716A patent/JP4567167B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03266466A (ja) * | 1990-03-15 | 1991-11-27 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH08306882A (ja) * | 1995-05-11 | 1996-11-22 | Nec Corp | 半導体装置およびその製造方法 |
| JPH10107218A (ja) * | 1996-09-26 | 1998-04-24 | Toshiba Corp | 電極配線 |
| WO1998057380A1 (en) * | 1997-06-09 | 1998-12-17 | Bell Communications Research, Inc. | Annealing of a crystalline perovskite ferroelectric cell and cells exhibiting improved barrier properties |
| JP2001504282A (ja) * | 1997-06-09 | 2001-03-27 | テルコーディア テクノロジーズ インコーポレイテッド | 結晶ペロブスカイト強誘電体セルのアニールおよび改良された障壁特性を示すセル |
| JP2000022095A (ja) * | 1998-06-30 | 2000-01-21 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
| JP2000091538A (ja) * | 1998-09-11 | 2000-03-31 | United Microelectronics Corp | Ｄｒａｍコンデンサの製造方法 |
| JP2000124426A (ja) * | 1998-10-16 | 2000-04-28 | Samsung Electronics Co Ltd | 半導体装置のキャパシタ及びその製造方法 |
| JP2000183314A (ja) * | 1998-12-10 | 2000-06-30 | Siemens Ag | スタック形コンデンサ及びその製法 |
| WO2000051184A1 (fr) * | 1999-02-23 | 2000-08-31 | Hitachi, Ltd | Dispositif a circuit integre en semiconducteur |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005533178A (ja) * | 2002-07-12 | 2005-11-04 | ザ プレジデント アンド フェロウズ オブ ハーバード カレッジ | 窒化タングステンの蒸着 |
| JP2004296929A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| JP2012253352A (ja) * | 2011-06-01 | 2012-12-20 | Asm Ip Holding B V | 高有効仕事関数で電極を堆積する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4567167B2 (ja) | 2010-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6846711B2 (en) | Method of making a metal oxide capacitor, including a barrier film | |
| US6737313B1 (en) | Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer | |
| KR100264429B1 (ko) | 반도체장치 | |
| US6630387B2 (en) | Method for forming capacitor of semiconductor memory device using electroplating method | |
| KR100655139B1 (ko) | 캐패시터 제조 방법 | |
| US20060267065A1 (en) | Semiconductor device using a conductive film and method of manufacturing the same | |
| KR20010073044A (ko) | 루테늄 실리사이드 확산 방지층 및 이의 제조방법 | |
| US20020127867A1 (en) | Semiconductor devices having a hydrogen diffusion barrier layer and methods of fabricating the same | |
| WO2021162856A1 (en) | 3-d dram structures and methods of manufacture | |
| US20110028002A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100508094B1 (ko) | 커패시터를 구비하는 반도체 소자 및 그 형성 방법 | |
| KR100291150B1 (ko) | 반도체기억장치및그제조방법 | |
| JP3839281B2 (ja) | 半導体装置の製造方法 | |
| EP1417701B1 (en) | Methods of forming capacitor electrodes and capacitor constructions | |
| JP3958229B2 (ja) | 構成要素の製造方法ならびに金属層および絶縁層を有する構成要素 | |
| JP2886524B2 (ja) | 半導体素子のコンデンサの製造方法 | |
| JP4812949B2 (ja) | キャパシタの製造方法 | |
| JP4567167B2 (ja) | 半導体装置およびその製造方法 | |
| US7042034B2 (en) | Capacitor | |
| JPH09199445A (ja) | 半導体装置の製造方法 | |
| US20030045067A1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100533981B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100604659B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US20030203567A1 (en) | Method of fabricating capacitor with two step annealing in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100506 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100805 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |