KR100275110B1 - 텅스텐폴리사이드형성방법 - Google Patents
텅스텐폴리사이드형성방법 Download PDFInfo
- Publication number
- KR100275110B1 KR100275110B1 KR1019970077849A KR19970077849A KR100275110B1 KR 100275110 B1 KR100275110 B1 KR 100275110B1 KR 1019970077849 A KR1019970077849 A KR 1019970077849A KR 19970077849 A KR19970077849 A KR 19970077849A KR 100275110 B1 KR100275110 B1 KR 100275110B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- tungsten
- forming
- tungsten silicide
- sih
- Prior art date
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 50
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 50
- 239000010937 tungsten Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 44
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 81
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 81
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 61
- 239000010703 silicon Substances 0.000 claims abstract description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 abstract description 17
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 abstract 3
- 229910021332 silicide Inorganic materials 0.000 abstract 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 22
- 229910052731 fluorine Inorganic materials 0.000 description 22
- 239000011737 fluorine Substances 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 게이트 전극 및 비트라인 등에 이용되는 텅스텐 폴리사이드 형성 방법에 관한 것으로, 실리콘막, 텅스텐 실리사이드막, 실리콘막으로 이루어지는 다층의 텅스텐 실리사이드막을 폴리실리콘막 상에 형성하거나, 또는 실리콘막, 텅스텐 실리사이드막, 실리콘막, 텅스텐 실리사이드막 및 실리콘막으로 이루어지는 다층의 텅스텐 실리사이드막을 폴리실리콘막 상에 형성함으로써, 도핑된 폴리실리콘막으로부터 외확산되는 인에 의하여 텅스텐 실리사이드막과 폴리실리콘막과의 계면에 텅스텐이 많아지는 것을 방지하여 텅스텐 실리사이드막과 폴리실리콘막의 접착 강도를 높여주고, 후속 열공정이 진행되는 동안 불소의 확산 방향을 분산시켜줌으로써 하부막으로 확산되는 불소의 양을 줄일 수 있고, 텅스텐 실리사이드막의 형성 이후 연속적으로 이루어지는 식각 공정 또는 산화 공정에서 텅스텐이 산소와 접촉하여 산화되는 것을 방지하여 전기적 특성의 안정화를 이룰 수 있다.
Description
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 반도체 장치의 게이트 전극 및 비트라인 등에 이용되는 텅스텐 폴리사이드 형성 방법에 관한 것이다.
첨부된 도면 도1 및 도2a 내지 도2c를 참조하여 종래 기술에 따른 텅스텐 폴리사이드(W-polycide) 게이트 구조 및 그 형성 방법을 설명한다.
도1은 종래의 텅스텐 폴리사이드 게이트 형성 공정 단면도이다. 종래의 텅스텐 폴리사이드 게이트 형성 방법은 다음과 같이 이루어진다.
반도체 기판(10) 상에 게이트 산화막(11)을 형성한 후, 도핑된 폴리실리콘막(12), 도핑되지 않은 폴리실리콘막(13)을 형성한 다음, WF6과 다이클로로 실란(SiH2Cl2) 또는 실란(SiH4) 가스를 이용하여 텅스텐 실리사이드막(14)을 증착하고, 상기 폴리실리콘막(12, 13) 및 텅스텐 실리사이드막(14)을 패터닝하여 게이트 전극을 형성한다. 이후에 후속 열공정을 실시한다.
상기 도핑되지 않은 폴리실리콘막(13)은 텅스텐 실리사이드막(14) 형성 공정과 후속 열처리 공정에서 도핑된 폴리실리콘막(12)으로부터 확산되는 불순물과 텅스텐 실리사이드막(14)으로부터 확산되는 텅스텐 및 실리콘에 의해 도핑된다.
도2a 내지 도2c는 상기와 같이 이루어지는 종래의 텅스텐 폴리사이드 게이트 형성 방법의 문제점을 설명하기 위한 단면도이다.
첫째, 상기와 같이 텅스텐 실리사이드를 이용한 폴리사이드 게이트를 형성할 경우, 도2a에 도시한 바와 같이, 텅스텐 실리사이드막(14)을 형성하기 전에 도핑된 폴리실리콘막(12) 상에 도핑되지 않은 폴리실리콘막(13)을 형성하여도, 텅스텐 실리사이드막(14)이 550 ℃ 이상의 고온에서 증착되기 때문에 도핑된 폴리실리콘막(12) 내에 있던 인(P)이 확산되어 나와서 SiH2Cl2의 분해를 방해하므로, 텅스텐 실리사이드막(14)과 폴리실리콘막(13)과의 계면에 텅스텐이 풍부한 막(15)이 수십 Å 두께로 형성된다. 이러한 텅스텐이 풍부한 막(15)은 잔류응력이 매우 커서 하부층과의 접착력을 저하시켜 후속 열공정에서 열적 안정성을 저해시킨다.
둘째, 상기와 같이 텅스텐 폴리사이드 게이트를 형성할 경우, 도2b에 도시한 바와 같이, 텅스텐 실리사이드의 형성을 위해 사용되는 WF6가스에 의해 텅스텐 실리사이드막(14)에 잔류하는 불소(F)의 영향으로 게이트 산화막(11)의 특성이 저하된다. 불소는 후속 열처리 공정에서 텅스텐 실리사이드막(14)으로부터 하부층인 도핑된 폴리실리콘막(12)의 그레인 바운더리(grain boundary)로 확산되어 게이트 산화막(11)에 불화물을 형성하고, 게이트 산화막의 두께를 증가시키며 전기적 특성을 저하시킨다.
셋째, 상기와 같이 텅스텐 폴리사이드 게이트를 형성할 경우, 도2c에 도시한 바와 같이, 텅스텐 실리사이드막이 형성된 후 게이트 전극 패턴을 형성하기 위하여 실시하는 식각공정과, 텅스텐 실리사이드막 상에 마스크 산화막(도시하지 않음)을 형성하거나 게이트 전극 측벽에 산화막 스페이서(도시하지 않음)를 형성하기 위한 후속 열공정이 진행되는 동안 강한 산화성을 갖는 텅스텐의 특성으로 인하여 텅스텐 실리사이드막(14) 표면에 산화물이 형성된다. 이러한, 텅스텐 산화물의 형성으로 부피가 커짐으로 인하여 정확한 임계치수(critical dimension) 제어가 어려워 전기적 특성이 크게 저하된다.
상기와 같은 문제점을 해결하기 위한 본 발명은 텅스텐 실리사이드막과 폴리실리콘막 계면에 텅스텐이 풍부한 막이 형성됨으로 인하여 접촉력이 저하되는 것을 방지하고, 텅스텐 실리사이드막에서 폴리실리콘막으로 불소가 확산됨으로 인하여 게이트 산화막의 전기적 특성이 저하되는 것을 방지하고, 텅스텐 실리사이드막의 산화를 방지할 수 있는 텅스텐 폴리사이드 형성 방법을 제공하는데 그 목적이 있다.
도1은 종래의 텅스텐 폴리사이드 게이트 형성 공정 단면도,
도2a 내지 도2c는 종래의 텅스텐 폴리사이드 게이트 구조의 문제점을 설명하기 위한 단면도,
도3은 본 발명의 일실시예에 따른 텅스텐 폴리사이드 게이트 형성 공정 단면도,
도4는 본 발명의 다른 실시예에 따른 텅스텐 실리사이드를 이용한 폴리사이드 게이트 형성 공정 단면도,
도5는 도4와 같은 다층 구조의 불소 및 텅스텐 농도 분포를 나타내는 그래프.
* 도면의 주요 부분에 대한 설명
20, 30: 반도체 기판 21, 31: 게이트 산화막
22, 32: 도핑된 폴리실리콘막 23, 33: 도핑되지 않은 폴리실리콘막
24, 26, 34, 36, 38: 실리콘막
25, 35, 37: 텅스텐 실리사이드막
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 도핑된 폴리실리콘막을 형성하는 단계; 상기 도핑된 폴리실리콘막 상에 비도핑 폴리실리콘막을 형성하는 단계; SiH2Cl2또는 SiH4가스를 이용하여 상기 비도핑 폴리실리콘막 상에 제1 실리콘막을 형성하는 단계; 상기 제1 실리콘막 상에 텅스텐 실리사이드를 형성하는 단계; 및 SiH2Cl2또는 SiH4가스를 이용하여 상기 텅스텐 실리사이드 상에 제2 실리콘막을 형성하는 단계를 포함하는 텅스텐 폴리사이드 형성 방법을 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상부에 도핑된 폴리실리콘막을 형성하는 단계; 상기 도핑된 폴리실리콘막 상에 비도핑 폴리실리콘막을 형성하는 단계; SiH2Cl2또는 SiH4가스를 이용하여 상기 비도핑 폴리실리콘막 상에 제1 실리콘막을 형성하는 단계; 상기 제1 실리콘막 상에 제1 텅스텐 실리사이드를 형성하는 단계; SiH2Cl2또는 SiH4가스를 이용하여 상기 제1 텅스텐 실리사이드 상에 제2 실리콘막을 형성하는 단계; 상기 제2 실리콘막 상에 제2 텅스텐 실리사이드를 형성하는 단계; SiH2Cl2또는 SiH4가스를 이용하여 상기 제2 텅스텐 실리사이드 상에 제3 실리콘막을 형성하는 단계; 및 열처리 공정을 실시하여 상기 제2 실리콘막을 텅스텐 실리사이드화시키는 단계를 포함하는 텅스텐 폴리사이드 형성 방법을 제공한다.
도3은 본 발명의 일실시예에 따른 텅스텐 폴리사이드 게이트 형성 공정 단면도이다. 본 발명의 일실시예에 따른 텅스텐 폴리사이드 게이트 형성 방법은 다음과 같이 이루어진다.
도3에 도시한 바와 같이 반도체 기판(20) 상에 게이트 산화막(21)을 형성하고, 도핑된 폴리실리콘막(22) 및 도핑되지 않은 폴리실리콘막(23)을 형성한다.
다음으로, 도핑되지 않은 폴리실리콘막(23) 상에, 텅스텐(W)과 불소(F)가 함유되지 않은 제1 실리콘막(24)을 형성하고, 텅스텐 실리사이드막(WSix)(25)을 증착한 후, 상기 텅스텐 실리사이드막(25) 상에 텅스텐과 불소가 함유되지 않은 제2 실리콘막(26)을 형성한다.
상기 제1 실리콘막(24)을 텅스텐 실리사이드막(25) 형성 전에 형성함으로써, 텅스텐 실리사이드막(25)을 형성하는 초기 단계에서, 상기 도핑된 폴리실리콘막(22)으로부터 확산되어 나오는 인(P)에 의해 종래와 같이 폴리실리콘막과 텅스텐 실리사이드막의 계면에 텅스텐이 많아지는 것을 방지한다.
또한, 상기 제1 실리콘막(24)은 이후의 후속 열공정이 실시되는 동안 제1 텅스텐 실리사이드막(25)으로부터 게이트 산화막(21)으로 불소(F)가 확산되는 것을 방지한다. 일반적으로 확산은 양단의 농도차에 의하여 일어나는 것이므로, 후속 열공정이 계속해서 진행됨에 따라 농도차에 의해 제1 텅스텐 실리사이드막(25)의 불소는 제1 실리콘막(24)으로 확산되어 들어가게 된다.
따라서, 불소가 제1 실리콘막(24)으로 확산되어 들어가는 것을 줄이기 위하여, 제1 텅스텐 실리사이드막(25) 상에 제2 실리콘막(26)을 형성하게 되면, 제1 텅스텐 실리사이드막(25)을 중심으로 위 ·아래로 불소에 대한 농도구배가 일어나 확산 방향을 분리시키는 것이 가능하여 제1 실리콘막(23)으로 확산되는 불소 양을 줄일 수 있다.
또한, 상기 제2 실리콘층으로 확산되는 텅스텐의 양이 많지 않아, 이후의 식각 공정과, 마스크 산화막이나 산화막 스페이서를 형성하기 위한 공정에서 텅스텐이 산소에 노출되는 것을 방지하여 텅스텐의 산화로 인한 부피 팽창을 방지할 수 있다.
도4는 본 발명의 다른 실시예에 따른 텅스텐 실리사이드를 이용한 폴리사이드 게이트 형성 공정 단면도이다. 본 발명의 다른 실시예에 따른 텅스텐 폴리사이드 게이트 형성 방법은 다음과 같이 이루어진다.
도4에 도시한 바와 같이 반도체 기판(30) 상에 게이트 산화막(31)을 50 Å 내지 100 Å 두께로 형성하고, 도핑된 폴리실리콘막(32)을 500 Å 내지 1000 Å 두께로 형성한 후, 100 Å 내지 200 Å 두께의 도핑되지 않은 폴리실리콘막(33)을 형성한다.
다음으로, 도핑되지 않은 폴리실리콘막(33) 상에 텅스텐(W)과 불소(F)가 함유되지 않은 제1 실리콘막(34)을 30 Å 내지 100 Å 두께로 형성하고, 350 ℃ 내지 650 ℃ 온도에서 화학기상증착법(chemical vapor deposition, CVD)으로 WF6과 다이클로로 실란(SiH2Cl2) 또는 실란(SiH4) 가스를 이용하여 제1 텅스텐 실리사이드막(35)을 100 Å 내지 300 Å 두께로 증착하고, 상기 제1 텅스텐 실리사이드막(35) 상에 불소가 함유되지 않은 제2 실리콘막(36)을 50 Å 내지 200 Å 두께로 형성한다. 이어서, 상기 제2 실리콘막(36) 상에 350 ℃ 내지 650 ℃ 온도에서 화학기상증착법으로 WF6과 SiH2Cl2또는 SiH4가스를 이용하여 500 Å 내지 700 Å 두께의 제2 텅스텐 실리사이드막(37)을 형성한 후, 텅스텐과 불소가 함유되지 않은 제3 실리콘막(38)을 30 Å 내지 130 Å 두께로 형성한다.
다음으로, 600 ℃ 내지 900 ℃의 온도에서 열공정을 실시하여, 상기 제2 실리콘막(36)이 상하부의 제1 및 제2 텅스텐 실리사이드막(35, 37)의 텅스텐과 실리콘의 상호확산에 의해 상기 텅스텐 실리사이드막이 되도록 한다. 이때, 상기 제1 및 제2 텅스텐 실리사이드막(35, 37)이 육방격자 구조에서 정방격자 구조로 변하기도 한다.
상기 제1 실리콘막(34)을 텅스텐 실리사이드막(35) 하부에 형성함으로써, 텅스텐 실리사이드막(35)을 형성하는 초기 단계에서, 상기 도핑된 폴리실리콘막(32)으로부터 확산되어 나오는 인(P)에 의해 폴리실리콘막과 텅스텐 실리사이드막의 계면에 텅스텐이 많아지는 것을 방지한다.
또한, 후속 열공정이 계속해서 진행됨에 따라 농도차에 의해 제1 텅스텐 실리사이드막(35)의 불소는 제1 실리콘막(34) 및 제2 실리콘막(36)으로 확산되고, 제2 텅스텐 실리사이드막(37)의 불소는 제2 실리콘막(36) 및 제3 실리콘막(38)으로 확산된다. 따라서, 도핑된 폴리실리콘막(32)으로 불소의 확산을 방지하여 게이트 산화막의 전기적 특성 저하를 방지할 수 있다.
또한, 상기 제3 실리콘막(38)을 텅스텐 실리사이드막 상에 형성함으로써, 이후의 마스크 산화막이나 산화막 스페이서를 형성하기 위한 산화공정에서 텅스텐의 노출을 방지하여 텅스텐의 산화로 인한 부피 팽창을 방지할 수 있다.
즉, 본 발명의 다른 실시예는 실리콘막, 텅스텐 실리사이드막, 실리콘막, 텅스텐 실리사이드막 및 실리콘막으로 이루어지는 다층의 텅스텐 실리사이드막을 폴리실리콘막 상에 형성함으로써, 텅스텐 실리사이드막 하부로 확산되는 불소 양을 보다 많이 줄일 수 있는 방법이다.
도5는 도4와 같은 다층 구조의 불소 및 텅스텐 농도 분포를 나타내는 그래프이다. 도5를 통하여 알 수 있듯이, 각각 제1 텅스텐 실리사이드막(35) 및 제2 텅스텐 실리사이드막(37)을 중심으로 불소에 대한 농도구배가 있어 확산 방향을 분리시키는 것이 가능하다.
또한, 제3 실리콘막(38)으로 확산되는 텅스텐의 농도가 낮아, 폴리사이드 형성 공정 후에 마스크 산화막 및 스페이서 산화막을 형성하는 과정에서 텅스텐의 노출을 방지할 수 있어 산화에 의한 부피 팽창을 방지할 수 있다.
상기 본 발명의 일실시예 및 다른 실시예에서 설명한 다층구조의 텅스텐 실리사이드막 및 실리콘막은 동일한 챔버에서 형성하는 것이 가능하다. 즉, SiH4또는 SiH2Cl2가스를 이용하여 실리콘막을 형성하고, 실리콘막 형성 가스에 WF6가스만을 추가하여 텅스텐 실리사이드막을 형성한다. 따라서, WF6가스만을 조절하여 동일한 챔버에서 실리콘막 및 텅스텐 실리사이드막을 형성하는 것이 가능하다.
또한, 상기 모든 실리콘막은 SiH2Cl2또는 SiH4가스를 이용하여 형성되는 폴리실리콘막 또는 비정질 폴리실리콘막 중의 어느 하나이고, 상기 텅스텐 실리사이드막의 분자식 WSix에서 x는 화학정량론적으로 2.2 내지 2.9이다.
전술한 본 발명의 일실시예에서는, 본 발명의 텅스텐 폴리사이드를 이용하여 게이트를 형성하는 것을 설명하였지만, 상기와 같이 이루어지는 텅스텐 폴리사이드를 비트라인 등 반도체 소자의 다른 전도막으로 사용될 수도 있음을 밝혀둔다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 실리콘막, 텅스텐 실리사이드막, 실리콘막으로 이루어지는 다층의 텅스텐 실리사이드막을 형성하거나, 또는 실리콘막, 텅스텐 실리사이드막, 실리콘막, 텅스텐 실리사이드막 및 실리콘막으로 이루어지는 다층의 텅스텐 실리사이드막을 폴리실리콘막 상에 형성함으로써 도핑된 폴리실리콘막으로부터 외확산되는 인에 의하여 텅스텐 실리사이드막과 폴리실리콘막과의 계면에 텅스텐이 많아지는 것을 방지하여 텅스텐 실리사이드막과 폴리실리콘막의 접착 강도를 높여주고 열공정에서 안정화를 이룰 수 있다.
또한, 후속 열공정이 진행되는 동안 불소의 확산 방향을 분산시켜줌으로써 하부막으로 확산되는 불소의 양을 줄일 수 있어, 게이트 산화막의 전기적 특성이 저하되는 것을 방지할 수 있다.
또한, 텅스텐 실리사이드막의 형성 이후 연속적으로 이루어지는 식각 공정 또는 마스크 산화막 및 산화막 스페이서 형성 공정에서 텅스텐이 산소와 접촉하여 산화되는 것을 막아주므로 텅스텐의 산화로 인하여 부피가 팽창되는 것을 방지하는 것이 가능하여 전기적 특성의 안정화를 이룰 수 있다.
Claims (5)
- 반도체 기판 상부에 도핑된 폴리실리콘막을 형성하는 단계;상기 도핑된 폴리실리콘막 상에 비도핑 폴리실리콘막을 형성하는 단계;SiH2Cl2또는 SiH4가스를 이용하여 상기 비도핑 폴리실리콘막 상에 제1 실리콘막을 형성하는 단계;상기 제1 실리콘막 상에 텅스텐 실리사이드를 형성하는 단계; 및SiH2Cl2또는 SiH4가스를 이용하여 상기 텅스텐 실리사이드 상에 제2 실리콘막을 형성하는 단계를 포함하는 텅스텐 폴리사이드 형성 방법.
- 반도체 기판 상부에 도핑된 폴리실리콘막을 형성하는 단계;상기 도핑된 폴리실리콘막 상에 비도핑 폴리실리콘막을 형성하는 단계;SiH2Cl2또는 SiH4가스를 이용하여 상기 비도핑 폴리실리콘막 상에 제1 실리콘막을 형성하는 단계;상기 제1 실리콘막 상에 제1 텅스텐 실리사이드를 형성하는 단계;SiH2Cl2또는 SiH4가스를 이용하여 상기 제1 텅스텐 실리사이드 상에 제2 실리콘막을 형성하는 단계;상기 제2 실리콘막 상에 제2 텅스텐 실리사이드를 형성하는 단계;SiH2Cl2또는 SiH4가스를 이용하여 상기 제2 텅스텐 실리사이드 상에 제3 실리콘막을 형성하는 단계; 및열처리 공정을 실시하여 상기 제2 실리콘막을 텅스텐 실리사이드화시키는 단계를 포함하는 텅스텐 폴리사이드 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 텅스텐 실리사이드, 상기 제1 텅스텐 실리사이드 또는 상기 제2 텅스텐 실리사이드 각각을,SiH4가스 또는 SiH2Cl2가스와 WF6가스를 사용하여 형성하는 것을 특징으로 하는 텅스텐 폴리사이드 형성 방법.
- 제 3 항에 있어서,상기 텅스텐 실리사이드, 상기 제1 텅스텐 실리사이드 또는 상기 제2 텅스텐 실리사이드 각각을,350 ℃ 내지 650 ℃ 온도에서 화학기상증착법으로 형성하는 텅스텐 폴리사이드 형성 방법.
- 제 2 항에 있어서,상기 열처리 공정은,600 ℃ 내지 900 ℃ 온도에서 실시하는 것을 특징으로 하는 텅스텐 폴리사이드 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077849A KR100275110B1 (ko) | 1997-12-30 | 1997-12-30 | 텅스텐폴리사이드형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077849A KR100275110B1 (ko) | 1997-12-30 | 1997-12-30 | 텅스텐폴리사이드형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990057770A KR19990057770A (ko) | 1999-07-15 |
| KR100275110B1 true KR100275110B1 (ko) | 2001-01-15 |
Family
ID=40749576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970077849A KR100275110B1 (ko) | 1997-12-30 | 1997-12-30 | 텅스텐폴리사이드형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100275110B1 (ko) |
-
1997
- 1997-12-30 KR KR1019970077849A patent/KR100275110B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990057770A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4690730A (en) | Oxide-capped titanium silicide formation | |
| KR100234379B1 (ko) | 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법 | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100275733B1 (ko) | 2중층스페이서를갖는모스트랜지스터형성방법 | |
| US6797559B2 (en) | Method of fabricating semiconductor device having metal conducting layer | |
| KR100298915B1 (ko) | 반도체장치및그제조방법 | |
| KR100350030B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3247242B2 (ja) | 半導体装置の製造方法 | |
| KR100275110B1 (ko) | 텅스텐폴리사이드형성방법 | |
| KR20000004349A (ko) | 반도체 소자의 제조방법 | |
| KR100415094B1 (ko) | 반도체소자의제조방법 | |
| KR0135223B1 (ko) | 반도체소자의 게이트 전극 형성방법 | |
| KR100365762B1 (ko) | 반도체소자의콘택스페이서형성방법 | |
| JPH10125617A (ja) | 半導体装置の製造方法 | |
| KR100296960B1 (ko) | 반도체소자의폴리실리콘막형성방법 | |
| KR20050008050A (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR100465855B1 (ko) | 반도체장치의게이트전극형성방법 | |
| KR101070312B1 (ko) | 하드마스크질화막을 포함하는 반도체 소자의 게이트전극및 그 형성 방법 | |
| KR100203743B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2000294775A (ja) | 半導体装置の製造方法 | |
| KR100419879B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000044558A (ko) | 텅스텐 폴리사이드 게이트 전극 형성방법 | |
| JPH0316133A (ja) | 半導体装置の製造方法 | |
| KR20000043547A (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080820 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |