JPH0316133A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0316133A JPH0316133A JP5343690A JP5343690A JPH0316133A JP H0316133 A JPH0316133 A JP H0316133A JP 5343690 A JP5343690 A JP 5343690A JP 5343690 A JP5343690 A JP 5343690A JP H0316133 A JPH0316133 A JP H0316133A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- polysilicon
- conductive film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000012298 atmosphere Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 52
- 229920005591 polysilicon Polymers 0.000 abstract description 52
- 230000003647 oxidation Effects 0.000 abstract description 22
- 238000007254 oxidation reaction Methods 0.000 abstract description 22
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 20
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 20
- 239000013078 crystal Substances 0.000 abstract description 11
- 238000000137 annealing Methods 0.000 abstract description 6
- 238000004299 exfoliation Methods 0.000 abstract 2
- 229910021332 silicide Inorganic materials 0.000 description 41
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 41
- 239000007789 gas Substances 0.000 description 31
- 239000010410 layer Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- HXNZTJULPKRNPR-UHFFFAOYSA-N borinine Chemical compound B1=CC=CC=C1 HXNZTJULPKRNPR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法に関するものである。
従来の技術
デバイスの微細化．高速化がますます要求される現在で
は、高融点金ｒＲ（Ｗ，ＭＯなど）を用いたシリサイド
ゲートトランジスタ，シリサイド配線や、絶縁膜とシリ
サイド膜の間にポリシリコン層を設けたポリサイド構造
のトランジスタ，配線を用いる技術が取り入れられてい
る。この技術は、ポリシリコンを用いたときよりも、配
線抵抗が低く高速化が可能であると同時に、後工程で高
温の熱処理が可能となる。
は、高融点金ｒＲ（Ｗ，ＭＯなど）を用いたシリサイド
ゲートトランジスタ，シリサイド配線や、絶縁膜とシリ
サイド膜の間にポリシリコン層を設けたポリサイド構造
のトランジスタ，配線を用いる技術が取り入れられてい
る。この技術は、ポリシリコンを用いたときよりも、配
線抵抗が低く高速化が可能であると同時に、後工程で高
温の熱処理が可能となる。
従来の半導体装置の製造方法を第５図に示す。
半導体素子が形成された半導体基板１に絶縁膜２を形威
した後に、ドライエッチングなどのエッチング方法によ
りコンタクトを形成する（第５図（ａ））。その後に、
配線やゲート電極として用いる金属系膜３をスバッタ蒸
着法や化学蒸着（Ｃ Ｖ Ｄ）法により形成し、ドライ
エッチング法などによりパターン形成を行なう（第５図
（ｂ））。さらに、上部の配線との絶縁性を高めるため
に金属系膜３の上に熱酸化法やＣＶＤ法により酸化絶縁
膜４を形成する（第５図（Ｃ））方法を用いている。し
かし、金属材料によっては酸化され易い。その上、シリ
サイド膜は、スパッタ蒸着法やＣＶＤ法を用いて形成す
るため、成膜条件の若干の違いにより、不安定な結晶状
態で形威される。この不安定な結晶状態は、結晶構造の
゜違いや膜に不純物が含まれることによって発生する。
した後に、ドライエッチングなどのエッチング方法によ
りコンタクトを形成する（第５図（ａ））。その後に、
配線やゲート電極として用いる金属系膜３をスバッタ蒸
着法や化学蒸着（Ｃ Ｖ Ｄ）法により形成し、ドライ
エッチング法などによりパターン形成を行なう（第５図
（ｂ））。さらに、上部の配線との絶縁性を高めるため
に金属系膜３の上に熱酸化法やＣＶＤ法により酸化絶縁
膜４を形成する（第５図（Ｃ））方法を用いている。し
かし、金属材料によっては酸化され易い。その上、シリ
サイド膜は、スパッタ蒸着法やＣＶＤ法を用いて形成す
るため、成膜条件の若干の違いにより、不安定な結晶状
態で形威される。この不安定な結晶状態は、結晶構造の
゜違いや膜に不純物が含まれることによって発生する。
戊膜条件による結晶状態の変化が、膜応力の増減に大き
く影響する。また、不安定な結晶状態のンリサイド膜は
、酸化絶縁膜を形成する工程で熱処理を受けることにな
り、より安定な結晶状態に変化する。このとき、ンリサ
イド膜は酸化雰囲気中の熱処理で過剰に酸化が進行する
と、膜の破壊が起こる。また、結晶状態が変化すること
により膜応力も変化する。このため、シリサイド膜と絶
縁膜，シリサイド膜とポリシリコン膜の界面で剥離が起
こる。
く影響する。また、不安定な結晶状態のンリサイド膜は
、酸化絶縁膜を形成する工程で熱処理を受けることにな
り、より安定な結晶状態に変化する。このとき、ンリサ
イド膜は酸化雰囲気中の熱処理で過剰に酸化が進行する
と、膜の破壊が起こる。また、結晶状態が変化すること
により膜応力も変化する。このため、シリサイド膜と絶
縁膜，シリサイド膜とポリシリコン膜の界面で剥離が起
こる。
発明が解決しようとする課題
シリサイド膜は、成膜条件の若干の違いにより、不安定
な結晶状態で形成される。この不安定な結晶状態は、結
晶構造の違いや膜に不純物が含まれることによって発生
する。成膜条件による結晶状態の変化が、膜応力の増減
に大きく影響する。また、不安定な結晶状態のンリサイ
ド膜は、酸化絶縁膜を形或する工程で熱処理を受けるこ
とになり、より安定な結晶状態に変化する。後工程の熱
処理での結晶状態が安定化する方向の原子の再配列が、
酸化雰囲気中で起こるとシリサイド膜が過剰に酸化され
、破壊されるといった課題がある。
な結晶状態で形成される。この不安定な結晶状態は、結
晶構造の違いや膜に不純物が含まれることによって発生
する。成膜条件による結晶状態の変化が、膜応力の増減
に大きく影響する。また、不安定な結晶状態のンリサイ
ド膜は、酸化絶縁膜を形或する工程で熱処理を受けるこ
とになり、より安定な結晶状態に変化する。後工程の熱
処理での結晶状態が安定化する方向の原子の再配列が、
酸化雰囲気中で起こるとシリサイド膜が過剰に酸化され
、破壊されるといった課題がある。
その上、結晶状態が変化することにより膜応力が変化す
る。このため、シリサイド膜と絶縁膜シリサイド膜とポ
リシリコン膜の界面で剥離が起こるといった課題がある
。
る。このため、シリサイド膜と絶縁膜シリサイド膜とポ
リシリコン膜の界面で剥離が起こるといった課題がある
。
課題を解決するための手段
従来の問題点を解決するために、本発明は半導体基板上
に絶縁膜を形成する工程、前記絶縁膜をエッチングする
工程、前記半導体基板の露出部および前記絶縁膜の上に
金属系膜を形成する工程、前記金属系膜上に導電性膜を
形成する工程、前記金属系膜と前記導電性膜を同時にエ
ッチングする工程、パターン形成後、前記導電性膜およ
び、前記金属系膜の側壁に酸化絶縁膜を形成する工程を
有している。
に絶縁膜を形成する工程、前記絶縁膜をエッチングする
工程、前記半導体基板の露出部および前記絶縁膜の上に
金属系膜を形成する工程、前記金属系膜上に導電性膜を
形成する工程、前記金属系膜と前記導電性膜を同時にエ
ッチングする工程、パターン形成後、前記導電性膜およ
び、前記金属系膜の側壁に酸化絶縁膜を形成する工程を
有している。
さらに、前記半導体装置の製造方法の半導体基板の露出
部および絶縁膜と金属系膜の間に導電性膜を形成する。
部および絶縁膜と金属系膜の間に導電性膜を形成する。
作用
このように、金属系膜を形威した後に、導電性膜を形成
しパターンを形成する。前記導電性膜は、酸化やアニー
ル条件に比べて低温で形成するために、金属系膜の結晶
構造変化が緩やかに行なわれ、金属系膜の結晶構造がよ
り安定となり、急激な応力の変化による剥離不良がなく
なる。さらに、金属系膜の表面が導電性膜で覆われてい
るために、酸化雰囲気中で高温処理を行なっても、表面
部分は導電性膜が酸化されるため、金属系膜が直接酸化
される部分が少なくなり、異常酸化による破壊不良がな
くなる。
しパターンを形成する。前記導電性膜は、酸化やアニー
ル条件に比べて低温で形成するために、金属系膜の結晶
構造変化が緩やかに行なわれ、金属系膜の結晶構造がよ
り安定となり、急激な応力の変化による剥離不良がなく
なる。さらに、金属系膜の表面が導電性膜で覆われてい
るために、酸化雰囲気中で高温処理を行なっても、表面
部分は導電性膜が酸化されるため、金属系膜が直接酸化
される部分が少なくなり、異常酸化による破壊不良がな
くなる。
実施例
本発明の実施例を第１図に基づいて説明する。
第１図は、本発明の半導体装置の製造方法の工程順断面
図である。単結晶シリコン（Ｓ ｉ）基板１１上にＣＶ
Ｄ−ＳｉＯｚ膜１２を常圧（，ＶＤ装置を用いて、たと
えばシラン（ＳｉＨ＋）ガスとＮ２０ガスの２系統を用
いて形成温度が約４５０℃で約８００ｎｍ成膜した後に
、約９００℃，Ｎ２雰囲気中で３０分間アニールを行な
い、レジストを塗布し露光して１μｍφのパターンを形
或する。さらに、ＣＦＡ＋０２のガスをプラズマ状態に
して、酸化膜を異方性エッチングする反応性イオンエッ
チング（Ｒ Ｉ Ｅ）法による、いわゆるドライエッチ
ングを行ない、コンタクトを形或する（第１図（ａ））
。
図である。単結晶シリコン（Ｓ ｉ）基板１１上にＣＶ
Ｄ−ＳｉＯｚ膜１２を常圧（，ＶＤ装置を用いて、たと
えばシラン（ＳｉＨ＋）ガスとＮ２０ガスの２系統を用
いて形成温度が約４５０℃で約８００ｎｍ成膜した後に
、約９００℃，Ｎ２雰囲気中で３０分間アニールを行な
い、レジストを塗布し露光して１μｍφのパターンを形
或する。さらに、ＣＦＡ＋０２のガスをプラズマ状態に
して、酸化膜を異方性エッチングする反応性イオンエッ
チング（Ｒ Ｉ Ｅ）法による、いわゆるドライエッチ
ングを行ない、コンタクトを形或する（第１図（ａ））
。
次に、減圧ＣＶＤ装置により、形成温度、たとえば３６
０℃でＷ Ｆ ａとＳｉＨ４ガスの２系統によりタング
ステンシリサイド膜１３を約３００ｎｍ形成する（第１
図（ｂ））。さらに、戊膜ガスを一度停止した後に、減
圧ＣＶＤ装置の温度を約６１０℃まで上げて、ＳｉＨ＋
ガスだけを用いてポリシリコン膜１４を約１００ｎｍ形
成する。その後、酸化した場合の酸化速度を一定にする
目的でポリシリコンのシート抵抗を約３０Ω０にするた
めに、たとえばフォスフィン（ＰＨ３）ガスを使って、
約８００℃の温度で拡散炉によりリン（Ｐ）の熱拡散を
行なう（第１図（Ｃ））。次に、レジストを塗布し露光
して１μｍルールのコンタクトチェーンパターンを形成
する。さらに、ＲＩＥ法によりドライエッチングを行な
いポリシリコン膜１４とタングステンシリサイド膜１３
を同時にエッチングする。次に、上層の配線との絶縁効
果を高める目的でポリシリコン膜４とタングステンシリ
サイド膜１３の側壁を、約９００℃．水素と酸素の混合
雰囲気中で４５分間酸化して、ポリシリコン膜１４をポ
リシリコン酸化膜１５とする（第１図（ｄ））。
０℃でＷ Ｆ ａとＳｉＨ４ガスの２系統によりタング
ステンシリサイド膜１３を約３００ｎｍ形成する（第１
図（ｂ））。さらに、戊膜ガスを一度停止した後に、減
圧ＣＶＤ装置の温度を約６１０℃まで上げて、ＳｉＨ＋
ガスだけを用いてポリシリコン膜１４を約１００ｎｍ形
成する。その後、酸化した場合の酸化速度を一定にする
目的でポリシリコンのシート抵抗を約３０Ω０にするた
めに、たとえばフォスフィン（ＰＨ３）ガスを使って、
約８００℃の温度で拡散炉によりリン（Ｐ）の熱拡散を
行なう（第１図（Ｃ））。次に、レジストを塗布し露光
して１μｍルールのコンタクトチェーンパターンを形成
する。さらに、ＲＩＥ法によりドライエッチングを行な
いポリシリコン膜１４とタングステンシリサイド膜１３
を同時にエッチングする。次に、上層の配線との絶縁効
果を高める目的でポリシリコン膜４とタングステンシリ
サイド膜１３の側壁を、約９００℃．水素と酸素の混合
雰囲気中で４５分間酸化して、ポリシリコン膜１４をポ
リシリコン酸化膜１５とする（第１図（ｄ））。
タングステンシリサイド膜１３の上にポリシリコン膜１
４を形成する場合、ポリシリコン膜１４を形成するとき
の加熱によってシリサイド膜の結晶構造がより安定なも
のとなる。さらに、ポリシリコン膜１４を形成する際に
用いるＳｉＨ＋ガスが熱分解されてＳｉＨ４→Ｓｉ＋２
８２の形となり、水素が還元反応を起こしてシリサイド
膜中の微量酸素などが追い出されて不純物が減少する。
４を形成する場合、ポリシリコン膜１４を形成するとき
の加熱によってシリサイド膜の結晶構造がより安定なも
のとなる。さらに、ポリシリコン膜１４を形成する際に
用いるＳｉＨ＋ガスが熱分解されてＳｉＨ４→Ｓｉ＋２
８２の形となり、水素が還元反応を起こしてシリサイド
膜中の微量酸素などが追い出されて不純物が減少する。
さらに、ポリシリコン中にリンを熱拡散する工程で熱が
加わるために、シリサイド膜の結晶状態がさらに安定な
状態となり、シリサイド膜の応力が緩和される。シリサ
イド膜の応力がコンタクトコーナ一部に集中して、コー
ナ一部のシリサイド膜とＣＶＤ−Ｓｉ０２膜の界面での
剥離を防ぐ効果がある。その上、パターン形成後の絶縁
効果を高めるための酸化では、シリサイド膜の結晶状態
が安定であるとともに、シリサイド表面がポリシリコン
で覆われているために、シリサイドを形成する金属材料
の異常酸化を防止する効果がある。
加わるために、シリサイド膜の結晶状態がさらに安定な
状態となり、シリサイド膜の応力が緩和される。シリサ
イド膜の応力がコンタクトコーナ一部に集中して、コー
ナ一部のシリサイド膜とＣＶＤ−Ｓｉ０２膜の界面での
剥離を防ぐ効果がある。その上、パターン形成後の絶縁
効果を高めるための酸化では、シリサイド膜の結晶状態
が安定であるとともに、シリサイド表面がポリシリコン
で覆われているために、シリサイドを形成する金属材料
の異常酸化を防止する効果がある。
こうして作製した試料を用いてＳＥＭ観察を行なうと、
コンタクトのいずれの部分でも剥離を起こしたり、異常
酸化を起こした部分が存在していないことがわかった。
コンタクトのいずれの部分でも剥離を起こしたり、異常
酸化を起こした部分が存在していないことがわかった。
次に、電気的な特性を確認するために、第２図に示した
ようなトランジスタのチェーンを作製した。このトラン
ジスタの作製方法を第２図を使って説明する。単結晶シ
リコン基板１１の上に素子分離を行なう目的で部分的に
酸化膜を形或するＬＯＣＯＳ １ ６によって分離を行
なう。次に、ゲート酸化膜１９をドライ酸素雰囲気中で
約１０００℃で約２０ｎｍ形威する。その上に、減圧Ｃ
ＶＤ装置により、形成温度、たとえば３６０℃でＷ Ｆ
ａとＳｉＨ＊ガスの２系統によりタングステンシリサ
イド膜１３を約３００ｎｍ形成する。さらに、成膜ガス
を一度停止した後に、減圧ＣＶＤ装置の温度を約６１０
℃まで上げて、ＳｉＨ４ガスだけを用いてポリシリコン
膜を約１００ｎｍ形成する。その後、酸化した場合の酸
化速度を一定にする目的で、ポリシリコンのシート抵抗
をたとえば３０Ω印にするために、たとえばＰＨ３を使
って、約８００℃の温度で拡散炉によりリンの熱拡散を
行なう。次に、レジストを塗布し露光して１μｍ幅のゲ
ート幅にパターンを形成する。さらに、ＲＩＥ法により
ドライエッチングを行ないポリシリコン膜１４とタング
ステンシリサイド膜１３を同時にエッチングする。次に
、ソース・ドレインの拡散層を形成するためにｎ＋拡散
層１７を形戎する。ｎ゛拡散層１７は、ヒ素のイオン注
入により行なった。注入条件は、加速エネルギーが約４
０ＫｅＶ， ドーズ量が約４ Ｘ １ ０ ｌ５ｃｍ
−２である。その後、単結晶シリコン基板１１の再結晶
化処理を窒素雰囲気中でたとえば９００℃．３０分間行
なった。上層の配線との絶縁効果を高める目的でポリシ
リコン膜とタングステンシリサイド膜１３の側壁を、約
９００℃，水素と酸素の混合雰囲気中で４５分間酸化し
て、ポリシリコン膜をポリシリコン酸化膜１５とする。
ようなトランジスタのチェーンを作製した。このトラン
ジスタの作製方法を第２図を使って説明する。単結晶シ
リコン基板１１の上に素子分離を行なう目的で部分的に
酸化膜を形或するＬＯＣＯＳ １ ６によって分離を行
なう。次に、ゲート酸化膜１９をドライ酸素雰囲気中で
約１０００℃で約２０ｎｍ形威する。その上に、減圧Ｃ
ＶＤ装置により、形成温度、たとえば３６０℃でＷ Ｆ
ａとＳｉＨ＊ガスの２系統によりタングステンシリサ
イド膜１３を約３００ｎｍ形成する。さらに、成膜ガス
を一度停止した後に、減圧ＣＶＤ装置の温度を約６１０
℃まで上げて、ＳｉＨ４ガスだけを用いてポリシリコン
膜を約１００ｎｍ形成する。その後、酸化した場合の酸
化速度を一定にする目的で、ポリシリコンのシート抵抗
をたとえば３０Ω印にするために、たとえばＰＨ３を使
って、約８００℃の温度で拡散炉によりリンの熱拡散を
行なう。次に、レジストを塗布し露光して１μｍ幅のゲ
ート幅にパターンを形成する。さらに、ＲＩＥ法により
ドライエッチングを行ないポリシリコン膜１４とタング
ステンシリサイド膜１３を同時にエッチングする。次に
、ソース・ドレインの拡散層を形成するためにｎ＋拡散
層１７を形戎する。ｎ゛拡散層１７は、ヒ素のイオン注
入により行なった。注入条件は、加速エネルギーが約４
０ＫｅＶ， ドーズ量が約４ Ｘ １ ０ ｌ５ｃｍ
−２である。その後、単結晶シリコン基板１１の再結晶
化処理を窒素雰囲気中でたとえば９００℃．３０分間行
なった。上層の配線との絶縁効果を高める目的でポリシ
リコン膜とタングステンシリサイド膜１３の側壁を、約
９００℃，水素と酸素の混合雰囲気中で４５分間酸化し
て、ポリシリコン膜をポリシリコン酸化膜１５とする。
このとき、タングステンシリサイド膜１３の側壁は酸化
されてシリサイド酸化膜２０となる。次に、ゲート電極
と上層の配線との層間膜として常圧ＣＶＤ装置を用いて
、たとえばリン，ボロンを含んだボロンリンケイ素ガラ
ス（ＢＰＳＧ）膜２２を約５００℃の形成温度で、約８
００ｎｍ成膜する。さらに、約９００℃Ｎ２雰囲気中で
３０分間アニールを行なう。次に、レジストを塗布し露
光して１μｍφのパターンをソース・ドレイン上に形成
する。さらに、Ｃ Ｆ．と０２の混合ガスをプラズマ状
態にして、酸化膜を異方性エッチングする反応性イオン
エッチング（Ｒ Ｉ Ｅ）法による、いわゆるドライエ
ッチングを行ない、ソースとドレインのコンタクトを形
成する。次に、スバッタ蒸着法により、ＡＩ−Ｓｉ膜１
８を約１μｍ蒸着する。さらに、レジストを塗布し露光
してパターンを形成して、ＲＩＥ法によりＡＩ−Ｓｉ膜
１８を異方性エッチングして、ソース側ＡＩ−Ｓｉ膜１
８に電圧をかけた状態にして、トランジスタをオン・オ
フすることによって、ドレイン側ＡＩ−Ｓｉ膜１８に電
流が流れるような１００万個トランジスタチェーンのデ
バイスを作製した。
されてシリサイド酸化膜２０となる。次に、ゲート電極
と上層の配線との層間膜として常圧ＣＶＤ装置を用いて
、たとえばリン，ボロンを含んだボロンリンケイ素ガラ
ス（ＢＰＳＧ）膜２２を約５００℃の形成温度で、約８
００ｎｍ成膜する。さらに、約９００℃Ｎ２雰囲気中で
３０分間アニールを行なう。次に、レジストを塗布し露
光して１μｍφのパターンをソース・ドレイン上に形成
する。さらに、Ｃ Ｆ．と０２の混合ガスをプラズマ状
態にして、酸化膜を異方性エッチングする反応性イオン
エッチング（Ｒ Ｉ Ｅ）法による、いわゆるドライエ
ッチングを行ない、ソースとドレインのコンタクトを形
成する。次に、スバッタ蒸着法により、ＡＩ−Ｓｉ膜１
８を約１μｍ蒸着する。さらに、レジストを塗布し露光
してパターンを形成して、ＲＩＥ法によりＡＩ−Ｓｉ膜
１８を異方性エッチングして、ソース側ＡＩ−Ｓｉ膜１
８に電圧をかけた状態にして、トランジスタをオン・オ
フすることによって、ドレイン側ＡＩ−Ｓｉ膜１８に電
流が流れるような１００万個トランジスタチェーンのデ
バイスを作製した。
１００万個のトランジスタのアクセスタイムを測定した
。その結果、トランジスタのアクセスタイムがｌＱｎｓ
ｅｃと高速動作を安定して確認することができた。この
結果から、本発明がシリサイド配線の異常酸化及びシリ
サイド膜界面の剥離を防止するのに大きな効果があるこ
とがわかった。
。その結果、トランジスタのアクセスタイムがｌＱｎｓ
ｅｃと高速動作を安定して確認することができた。この
結果から、本発明がシリサイド配線の異常酸化及びシリ
サイド膜界面の剥離を防止するのに大きな効果があるこ
とがわかった。
次に、シリサイド配線と絶縁膜の間にポリシリコン層を
形威するポリサイド構造配線を用いた場合の本発明の第
２の実施例を第３図に基づいて説明する。第３図は、本
発明の半導体装置の製造方法の工程順断面図である。単
結晶シリコン（Ｓ ｉ）基板１１上にＣＶＤ−Ｓｉ○２
膜１２を常圧ＣＶＤ装置を用いて、たとえばＳＩＨ４ガ
スとＮ２０ガスの２系統を用いて形成温度が約４５０℃
で約８００ｎｍ戊膜した後に、約９００℃，Ｎ２雰囲気
中で約３０分間アニールを行ない、レジストを塗布し露
光して１μｍφのパターンを形成する。さらに、ＣＦ＜
と０２の混合ガス′をプラズマ状態にして、酸化膜を異
方性エッチングするＲＩＥ法による、いわゆるドライエ
ッチングを行ない、コンタクトを形或する（第３図（ａ
））。次に、減圧ＣＶＤ装置により、最初に、形成温度
が約６１０℃でＳｉＨ４ガスとＰＨ３ガスの２系統ガス
によりリンをドーピングされた状態の第２ポリシリコン
膜２１を約２００ｎｍ形成する。次に、成膜ガスを一度
停止した後に、減圧ＣＶＤ装置の形成温度を約３６０℃
まで下げ、ＷＦ６ガスとＳｉＨ４ガスの２系統によりタ
ングステンシリサイド膜１３を約３００ｎｍ形成する（
第３図（ｂ））。さらに、減圧ＣＶＤ装置の温度を約６
１０℃まで上げて、Ｓ ｉ Ｈ４ガスだけを用いてポリ
シリコン膜１４を約１００ｎｍ形成する。その後、酸化
した場合の酸化速度を一定にする目的で、ポリシリコン
のシート抵抗をたとえば３０Ω印にするために、たとえ
ばＰＨ３ガスを使って、約８００℃の温度で拡散炉によ
りリンの熱拡散を行なう（第３図（Ｃ））。次に、レジ
ストを塗布し露光して１μｍルールのコンタクトチェー
ンパターンを形成する。さらに、ＲＩＥ法によりドライ
エッチングを行ないポリンリコン膜１４とタングステン
シリサイド膜１３を同時にエッチングする。次に、上層
の配線との絶縁効果を高める目的でポリシリコン膜１４
とタングステンシリサイド膜１３の側壁を、約９００°
Ｃ．水素と酸素の混合雰囲気中で約４５分間酸化して、
ボリンリコン膜１４をポリシリコン酸化膜１５とする（
第３図（ｄ））。
形威するポリサイド構造配線を用いた場合の本発明の第
２の実施例を第３図に基づいて説明する。第３図は、本
発明の半導体装置の製造方法の工程順断面図である。単
結晶シリコン（Ｓ ｉ）基板１１上にＣＶＤ−Ｓｉ○２
膜１２を常圧ＣＶＤ装置を用いて、たとえばＳＩＨ４ガ
スとＮ２０ガスの２系統を用いて形成温度が約４５０℃
で約８００ｎｍ戊膜した後に、約９００℃，Ｎ２雰囲気
中で約３０分間アニールを行ない、レジストを塗布し露
光して１μｍφのパターンを形成する。さらに、ＣＦ＜
と０２の混合ガス′をプラズマ状態にして、酸化膜を異
方性エッチングするＲＩＥ法による、いわゆるドライエ
ッチングを行ない、コンタクトを形或する（第３図（ａ
））。次に、減圧ＣＶＤ装置により、最初に、形成温度
が約６１０℃でＳｉＨ４ガスとＰＨ３ガスの２系統ガス
によりリンをドーピングされた状態の第２ポリシリコン
膜２１を約２００ｎｍ形成する。次に、成膜ガスを一度
停止した後に、減圧ＣＶＤ装置の形成温度を約３６０℃
まで下げ、ＷＦ６ガスとＳｉＨ４ガスの２系統によりタ
ングステンシリサイド膜１３を約３００ｎｍ形成する（
第３図（ｂ））。さらに、減圧ＣＶＤ装置の温度を約６
１０℃まで上げて、Ｓ ｉ Ｈ４ガスだけを用いてポリ
シリコン膜１４を約１００ｎｍ形成する。その後、酸化
した場合の酸化速度を一定にする目的で、ポリシリコン
のシート抵抗をたとえば３０Ω印にするために、たとえ
ばＰＨ３ガスを使って、約８００℃の温度で拡散炉によ
りリンの熱拡散を行なう（第３図（Ｃ））。次に、レジ
ストを塗布し露光して１μｍルールのコンタクトチェー
ンパターンを形成する。さらに、ＲＩＥ法によりドライ
エッチングを行ないポリンリコン膜１４とタングステン
シリサイド膜１３を同時にエッチングする。次に、上層
の配線との絶縁効果を高める目的でポリシリコン膜１４
とタングステンシリサイド膜１３の側壁を、約９００°
Ｃ．水素と酸素の混合雰囲気中で約４５分間酸化して、
ボリンリコン膜１４をポリシリコン酸化膜１５とする（
第３図（ｄ））。
タングステンンリサイド膜１３の上にポリシリコン膜１
４を形成する工程において、ポリシリコン膜１４を形成
するときの加熱によってシリサイド膜中の結晶状態がよ
り安定なものとなる。さらに、ポリシリコン膜１４を形
成する際に用いるＳｉＨ．ガスが熱分解されてＳｉＨ，
→ｓｉ＋２Ｈ２となり、水素が還元反応を起こしてシリ
サイド膜および第２ポリシリコン膜２１中の＠量酸素な
どが追い出されて不純物が減少する。さらに、ポリシリ
コン中にリンを熱拡散する工程で熱が加わるために、シ
リサイド膜の結晶状態がさらに安定な形となり、シリサ
イド膜の応力が緩和される。シリサイド膜の応力がコン
タクトコーナ一部分に集中して、コーナ一部分でシリサ
イド膜と第２ポリシリコン膜２１の界面での剥離を阻止
する効果がある。その上、パターン形成後の絶縁効果を
高めるための酸化では、シリサイド膜の結晶状態が安定
であるとともに、シリサイド表面がポリシリコンで覆わ
れているために、シリサイドを形成する金属材料の異常
酸化を防止する効果がある。
４を形成する工程において、ポリシリコン膜１４を形成
するときの加熱によってシリサイド膜中の結晶状態がよ
り安定なものとなる。さらに、ポリシリコン膜１４を形
成する際に用いるＳｉＨ．ガスが熱分解されてＳｉＨ，
→ｓｉ＋２Ｈ２となり、水素が還元反応を起こしてシリ
サイド膜および第２ポリシリコン膜２１中の＠量酸素な
どが追い出されて不純物が減少する。さらに、ポリシリ
コン中にリンを熱拡散する工程で熱が加わるために、シ
リサイド膜の結晶状態がさらに安定な形となり、シリサ
イド膜の応力が緩和される。シリサイド膜の応力がコン
タクトコーナ一部分に集中して、コーナ一部分でシリサ
イド膜と第２ポリシリコン膜２１の界面での剥離を阻止
する効果がある。その上、パターン形成後の絶縁効果を
高めるための酸化では、シリサイド膜の結晶状態が安定
であるとともに、シリサイド表面がポリシリコンで覆わ
れているために、シリサイドを形成する金属材料の異常
酸化を防止する効果がある。
こうして作製した試料を用いてＳＥＭ観察を行なうと、
コンタクトのいずれの部分でも剥離を起こしたり、異常
酸化を起こした部分が存在していないことがわかった。
コンタクトのいずれの部分でも剥離を起こしたり、異常
酸化を起こした部分が存在していないことがわかった。
次に、電気的な特性を確認するために第４図に示したよ
うなトランジスタのチェーンを作製した。このトランジ
スタの作製方法を第４図を使って説明する。単結晶シリ
コン基板１１の上に素子分離を行なう目的で部分的に酸
化膜を形或するＬＯＧＯＳ１６によって分離を行なう。
うなトランジスタのチェーンを作製した。このトランジ
スタの作製方法を第４図を使って説明する。単結晶シリ
コン基板１１の上に素子分離を行なう目的で部分的に酸
化膜を形或するＬＯＧＯＳ１６によって分離を行なう。
次に、ゲート酸化膜１９をドライ酸素雰囲気中で約１０
００℃で約２０ｎｍ形成する。その上に、減圧ＣＶＤ装
置を用いて、形或温度が約６１０℃でＳｉ’Ｈ４ガスと
ＰＨ３ガスの２系統ガスによりリンがドーピングされた
状態の第２ポリシリコン膜２１を約２００ｎｍ形成する
。次に、成膜ガスを一度停止した後に、形成温度を約３
６０℃まで下げ、Ｗ Ｆ ａガスとＳｉＨ４ガスの２系
統によりタングステンシリサイド膜１３を約３００ｎｍ
形成する。
００℃で約２０ｎｍ形成する。その上に、減圧ＣＶＤ装
置を用いて、形或温度が約６１０℃でＳｉ’Ｈ４ガスと
ＰＨ３ガスの２系統ガスによりリンがドーピングされた
状態の第２ポリシリコン膜２１を約２００ｎｍ形成する
。次に、成膜ガスを一度停止した後に、形成温度を約３
６０℃まで下げ、Ｗ Ｆ ａガスとＳｉＨ４ガスの２系
統によりタングステンシリサイド膜１３を約３００ｎｍ
形成する。
さらに、減圧ＣＶＤ装置の温度を約６１０℃まで上げて
、シランガスだけを用いてポリシリコン膜を約１００ｎ
ｍ形或する。その後、酸化した場合の酸化速度を一定に
する目的で、ポリシリコンのシート抵抗をたとえば３０
Ω備にするために、たとえばＰＨ３を使って、約８００
℃の温度で拡散炉によりリンの熱拡散を行なう。次に、
レジストを塗布し露光して１μｍ幅のゲート幅にパター
ンを形成する。さらに、ＲＩＥ法によりドライエッチン
グを行ないポリシリコン膜１４とタングステンシリサイ
ド膜１３さらに、第２ポリシリコン膜１１を同時にエッ
チングする。次に、ソース・ドレインの拡散層を形成す
るためにｎ＋拡散層ｌ７を形成する。ｎ＋拡散層１７は
、ヒ素のイオン注入により行なった。注入条件は、加速
エネルギーが約４ ０ Ｋ ｅ Ｖ，ドーズ量が約４
Ｘ １ ０ ｌ５ａａ−”である。
、シランガスだけを用いてポリシリコン膜を約１００ｎ
ｍ形或する。その後、酸化した場合の酸化速度を一定に
する目的で、ポリシリコンのシート抵抗をたとえば３０
Ω備にするために、たとえばＰＨ３を使って、約８００
℃の温度で拡散炉によりリンの熱拡散を行なう。次に、
レジストを塗布し露光して１μｍ幅のゲート幅にパター
ンを形成する。さらに、ＲＩＥ法によりドライエッチン
グを行ないポリシリコン膜１４とタングステンシリサイ
ド膜１３さらに、第２ポリシリコン膜１１を同時にエッ
チングする。次に、ソース・ドレインの拡散層を形成す
るためにｎ＋拡散層ｌ７を形成する。ｎ＋拡散層１７は
、ヒ素のイオン注入により行なった。注入条件は、加速
エネルギーが約４ ０ Ｋ ｅ Ｖ，ドーズ量が約４
Ｘ １ ０ ｌ５ａａ−”である。
その後、単結晶シリコン基板１１の再結晶化処理を窒素
雰囲気中でたとえば９００℃３ ３０分間行なった。上
層の配線との絶縁効果を高めるぽ的でポリシリコン膜と
タングステンンリサイド膜１３の側壁を、約９００℃．
水素と酸素の混合雰囲気中で約４５分間酸化して、ポリ
シリコン膜をボリンリコン酸化膜１５とする。このとき
、ポリシリコン膜と、第２ポリシリコン膜２１の側壁は
ポリシリコン酸化膜ｌ５となり、タングステンンリサイ
ド膜３の側壁は酸化されてシリサイド酸化膜２０となる
。次に、ゲート電極と上層の配線との層間膜として常圧
ＣＶＤ装置を用いて、たとえばリン，ボロンを含んだボ
ロンリンケイ素ガラス（ＢＰＳＧ）膜２２を約５００℃
の形成温度で、約８００ｎｍ成膜する。さらに、約９０
０℃，Ｎ２雰囲気中で約３０分間アニールを行なう。次
に、レジストを塗布し露光して１μｍφのパターンをソ
ース・ドレイン上に形成する。さらに、ＣＦ４と０２の
混合ガスをプラズマ状態にして、酸化膜を異方性エソチ
ングするＲＩＥ法による、いわゆるドライエッチングを
行ない、ソースとドレインのコンタクトを形成する。次
に、スパッタ蒸着法により、ＡＩ−Ｓｉ膜１８を約１μ
ｍ蒸着する。さらに、レジストを塗布し露光してパター
ンを形成して、ＲＩＥ法によりＡＩ−Ｓｉ膜１８を異方
性エッチングして、ソース側ＡＩ−Ｓｉ膜１８を電圧を
かけた状態にして、トランジスタをオン・オフすること
によって、ドレイン側ＡＩ−Ｓｉ膜１８に電流が流れる
ような１００万個トランジスタチェーンのデバイスを作
製した。
雰囲気中でたとえば９００℃３ ３０分間行なった。上
層の配線との絶縁効果を高めるぽ的でポリシリコン膜と
タングステンンリサイド膜１３の側壁を、約９００℃．
水素と酸素の混合雰囲気中で約４５分間酸化して、ポリ
シリコン膜をボリンリコン酸化膜１５とする。このとき
、ポリシリコン膜と、第２ポリシリコン膜２１の側壁は
ポリシリコン酸化膜ｌ５となり、タングステンンリサイ
ド膜３の側壁は酸化されてシリサイド酸化膜２０となる
。次に、ゲート電極と上層の配線との層間膜として常圧
ＣＶＤ装置を用いて、たとえばリン，ボロンを含んだボ
ロンリンケイ素ガラス（ＢＰＳＧ）膜２２を約５００℃
の形成温度で、約８００ｎｍ成膜する。さらに、約９０
０℃，Ｎ２雰囲気中で約３０分間アニールを行なう。次
に、レジストを塗布し露光して１μｍφのパターンをソ
ース・ドレイン上に形成する。さらに、ＣＦ４と０２の
混合ガスをプラズマ状態にして、酸化膜を異方性エソチ
ングするＲＩＥ法による、いわゆるドライエッチングを
行ない、ソースとドレインのコンタクトを形成する。次
に、スパッタ蒸着法により、ＡＩ−Ｓｉ膜１８を約１μ
ｍ蒸着する。さらに、レジストを塗布し露光してパター
ンを形成して、ＲＩＥ法によりＡＩ−Ｓｉ膜１８を異方
性エッチングして、ソース側ＡＩ−Ｓｉ膜１８を電圧を
かけた状態にして、トランジスタをオン・オフすること
によって、ドレイン側ＡＩ−Ｓｉ膜１８に電流が流れる
ような１００万個トランジスタチェーンのデバイスを作
製した。
１００万個のトランジスタのアクセスタイムを測定した
。その結果、トランジスタのアクセスタイムが１５ｎｓ
ｅＣと高速動作を安定して確認することができた。この
結果から、本発明がポリサイド配線におけるシリサイド
膜の異常酸化及びンリサイド膜と第２ポリシリコン膜２
１界面の剥離を防止するのに大きな効果があることがわ
かった。
。その結果、トランジスタのアクセスタイムが１５ｎｓ
ｅＣと高速動作を安定して確認することができた。この
結果から、本発明がポリサイド配線におけるシリサイド
膜の異常酸化及びンリサイド膜と第２ポリシリコン膜２
１界面の剥離を防止するのに大きな効果があることがわ
かった。
なお、本発明のポリシリコン膜１４は、ｐ型ｎ型の不純
物をドーピングしても、ドーピングしなくてもかまわな
い。さらに、第２ポリシリコン膜２１は、ｐ型の不純物
をドーピングしてもかまわない。さらに、本発明は、化
合物半導体などシリコン以外の材料基板上に半導体装置
を作製する上でも効果のある方法である。
物をドーピングしても、ドーピングしなくてもかまわな
い。さらに、第２ポリシリコン膜２１は、ｐ型の不純物
をドーピングしてもかまわない。さらに、本発明は、化
合物半導体などシリコン以外の材料基板上に半導体装置
を作製する上でも効果のある方法である。
発明の効果
本発明のタングステンシリサイド膜の上部にポリシリコ
ン膜を形戒することにより、１μｍφのコンタクトチェ
ーンにおいてシリサイド膜の異常酸化が起こらないため
破壊がなく、また、シリサイド膜界面で剥離が起こらな
い半導体装置の配線を形成することができ、高速のトラ
ンジスタを安定して作製することができる。
ン膜を形戒することにより、１μｍφのコンタクトチェ
ーンにおいてシリサイド膜の異常酸化が起こらないため
破壊がなく、また、シリサイド膜界面で剥離が起こらな
い半導体装置の配線を形成することができ、高速のトラ
ンジスタを安定して作製することができる。
第１図は本発明によるシリサイド配線のときの半導体装
置の製造方法の工程順断面図、第２図は本発明を使って
評価したシリサイドゲートのトランジスタチェーンの構
造を示す断面図、第３図は本発明によるポリサイド構造
配線のときの半導体装置の製造方法の工程順断面図、第
４図は本発明を使って評価したポリサイド構造ゲートの
トランジスタチェーンの構造を示す断面図、第５図は従
来法による工程順断面図である。 １・・・・・・単結晶シリコン基板、２・・・・・・Ｃ
ＶＤ−Ｓｉ０２、３・・・・・・タングステンシリサイ
ド膜、４・・・・・・ポリシリコン膜、５・・・・・・
ポリシリコン酸化膜、６・・・・・・ＬＯＣＯＳ，７・
・・・・・ｎ＋拡散層、８・・・・・・Ａ１−Ｓｉ膜、
９・・・・・・ゲート酸化膜、１０・・・・・・シリサ
イド酸化膜、１１・・・・・・第２ポリシリコン膜、１
２・・・・・・ＢＰＳＧ膜、２１・・・・・・半導体基
板、２２・・・・・・絶縁膜、２３・・・・・・金属系
膜、２４・・・・・・酸化絶縁膜。
置の製造方法の工程順断面図、第２図は本発明を使って
評価したシリサイドゲートのトランジスタチェーンの構
造を示す断面図、第３図は本発明によるポリサイド構造
配線のときの半導体装置の製造方法の工程順断面図、第
４図は本発明を使って評価したポリサイド構造ゲートの
トランジスタチェーンの構造を示す断面図、第５図は従
来法による工程順断面図である。 １・・・・・・単結晶シリコン基板、２・・・・・・Ｃ
ＶＤ−Ｓｉ０２、３・・・・・・タングステンシリサイ
ド膜、４・・・・・・ポリシリコン膜、５・・・・・・
ポリシリコン酸化膜、６・・・・・・ＬＯＣＯＳ，７・
・・・・・ｎ＋拡散層、８・・・・・・Ａ１−Ｓｉ膜、
９・・・・・・ゲート酸化膜、１０・・・・・・シリサ
イド酸化膜、１１・・・・・・第２ポリシリコン膜、１
２・・・・・・ＢＰＳＧ膜、２１・・・・・・半導体基
板、２２・・・・・・絶縁膜、２３・・・・・・金属系
膜、２４・・・・・・酸化絶縁膜。
Claims (2)
- （１）半導体基板上に絶縁膜を形成する工程と、前記絶
縁膜の所定領域をエッチングし前記半導体基板表面を露
出する工程と、前記半導体基板上に金属系膜を形成する
工程と、前記金属系膜上に加熱雰囲気で導電性膜を形成
する工程と、前記導電性膜の不純物を熱拡散させる工程
と、前記導電性膜と前記金属系膜の所定領域を同時にエ
ッチングする工程と、前記導電性膜及び前記金属系膜の
表面を同時に酸化する工程を備えたことを特徴とする半
導体装置の製造方法。 - （２）半導体基板上に絶縁膜を形成する工程と、前記絶
縁膜の所定領域をエッチングし前記半導体基板表面を露
出する工程と、前記半導体基板上に第１の導電性膜を形
成する工程と、前記第１の導電性膜上に金属系膜を形成
する工程と、前期金属系膜上に加熱雰囲気で第２の導電
性膜を形成する工程と、前記第２の導電性膜に不純物を
熱拡散させる工程と、前記第１の導電性膜、前記第２の
導電性膜と前記金属系膜の所定領域を同時にエッチング
する工程と、前記第１の導電性膜、前記第２の導電性膜
及び前記金属系膜の表面を同時に酸化する工程を備えた
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5343690A JPH0713963B2 (ja) | 1989-03-23 | 1990-03-05 | 半導体装置の製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-73535 | 1989-03-23 | ||
| JP7353489 | 1989-03-23 | ||
| JP1-73534 | 1989-03-23 | ||
| JP7353589 | 1989-03-23 | ||
| JP5343690A JPH0713963B2 (ja) | 1989-03-23 | 1990-03-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0316133A true JPH0316133A (ja) | 1991-01-24 |
| JPH0713963B2 JPH0713963B2 (ja) | 1995-02-15 |
Family
ID=27294944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5343690A Expired - Fee Related JPH0713963B2 (ja) | 1989-03-23 | 1990-03-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713963B2 (ja) |
-
1990
- 1990-03-05 JP JP5343690A patent/JPH0713963B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0713963B2 (ja) | 1995-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5409743A (en) | PECVD process for forming BPSG with low flow temperature | |
| US5003375A (en) | MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR950002180B1 (ko) | 반도체장치의 제조방법 | |
| KR20040103571A (ko) | 낮은 저항을 갖는 반도체장치 및 그 제조방법 | |
| KR100290782B1 (ko) | 반도체 소자의 제조방법 | |
| KR100298915B1 (ko) | 반도체장치및그제조방법 | |
| KR100314715B1 (ko) | 고저항막상에열질화막을가지는반도체장치및그제조방법 | |
| JPH0316133A (ja) | 半導体装置の製造方法 | |
| KR100275110B1 (ko) | 텅스텐폴리사이드형성방법 | |
| KR100304688B1 (ko) | 반도체장치의제조방법 | |
| KR100465855B1 (ko) | 반도체장치의게이트전극형성방법 | |
| KR100237022B1 (ko) | 캐패시터의 유전체막 형성방법 | |
| KR100419879B1 (ko) | 반도체 소자의 제조방법 | |
| KR100236684B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100264201B1 (ko) | 반도체장치의 제조방법 | |
| KR940001397B1 (ko) | 반도체 집적회로 장치 및 그의 제조방법 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPH0254583A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH0374842A (ja) | 半導体装置の製造方法 | |
| KR19980033881A (ko) | 반도체 디바이스의 금속 배선 형성 방법 | |
| KR19990004890A (ko) | 반도체 장치의 산화막 형성 방법 | |
| KR980011918A (ko) | 장벽금속막을 사용하는 콘택영역 형성방법 | |
| KR19980056175A (ko) | 반도체 소자의 제조방법 | |
| JPS63306658A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |