JP2009224585A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】結晶欠陥の発生が抑制されたＳＴＩ型素子分離領域を有する半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０にトレンチ３３を形成する工程と、トレンチ３３の内面に沿って、トレンチ３３の側面上よりも底面上の膜厚が厚い第１の絶縁膜１２ａを形成する工程と、第１の絶縁膜１２ａを通して不純物をイオン注入することにより半導体基板１０におけるトレンチ３３の周辺部に不純物注入層１３Ａを形成する工程と、第１の絶縁膜１２ａの上にトレンチ３３を埋める第２の絶縁膜１２ｂを形成することにより、第１の絶縁膜１２ａと第２の絶縁膜１２ｂとを有する素子分離領域１２を形成する工程とを備えている。結晶欠陥が修復された状態でイオン注入を行うことができるので、半導体基板１０の結晶欠陥を低減することができる。
【選択図】図３

Description

本発明は、半導体装置及びその製造方法に関し、特に半導体基板における素子分離領域の構造に関する。

半導体装置の高密度化及び高集積化に伴い、素子分離領域の微細化が求められており、近年シャロートレンチアイソレーション（ＳＴＩ）からなる素子分離領域（以下「ＳＴＩ型素子分離領域」と称する）が用いられている。

以下、従来のＳＴＩ型素子分離領域を有する半導体装置について図面を用いて説明する。図６は、従来のＳＴＩ型素子分離領域を有する半導体装置の１つである固体撮像装置の断面構成を示している（例えば、特許文献１参照）。

従来の固体撮像装置は、図６に示すように、シリコンからなる半導体基板１００に形成されたｐ型ウェル１０１と、半導体基板１００に形成されたトレンチ１３３内に絶縁膜１０２ａが埋め込まれてなるＳＴＩ型素子分離領域１０２と、ＳＴＩ型素子分離領域１０２に囲まれた半導体基板１００からなる活性領域（画素領域）１００ａと、活性領域１００ａ上にゲート絶縁膜１０５を介して形成されたゲート電極１０６と、活性領域１００ａにおけるゲート電極１０６の一側方側に形成されたｎ型不純物領域からなるドレイン領域１０７と、活性領域１００ａにおけるゲート電極１０６の他側方側に形成され、ドレイン領域１０７よりも低濃度のｎ型不純物領域を有するフォトダイオード１０８と、活性領域１００ａにおけるフォトダイオード１０８上に形成されたｐ型不純物領域からなる表面シールド層１０９と、活性領域１００ａにおけるゲート電極１０６の下方に設けられ、ドレイン領域１０７とフォトダイオード１０８とに挟まれたｐ型不純物領域からなるチャネル領域（電荷転送部）１１０とを備えている。また、固体撮像装置は、半導体基板１００におけるＳＴＩ型素子分離領域１０２の側方領域及び下方領域に形成され、ＳＴＩリークストッパ層となるｐ型不純物領域１０３と、半導体基板１００におけるＳＴＩ型素子分離領域１０２の下方にｐ型不純物領域１０３を挟んで形成され、ｐ型不純物領域１０３よりも低濃度の不純物を含むｐ型不純物領域１０４とを備え、ＳＴＩ型素子分離領域１０２、ｐ型不純物領域１０３、およびｐ型不純物領域１０４とによって、隣接する画素領域間を分離している。

以下、従来のＳＴＩ型素子分離領域を有する半導体装置の製造方法について図面を参照しながら説明する。図７（ａ）〜（ｃ）及び図８（ａ）〜（ｃ）は、従来の半導体装置におけるＳＴＩ型素子分離領域の製造工程を示す断面図である。

まず、図７（ａ）に示すように、半導体基板１００上に素子分離形成領域に開口を有する保護膜１３１及びハードマスク１３２を形成する。その後、ハードマスク１３２を用いて半導体基板１００をドライエッチングしてトレンチ１３３を形成する。

次に、図７（ｂ）に示すように、半導体基板１００に対して、ｐ型不純物のイオン注入１３４を行って、半導体基板１００におけるトレンチ１３３の側面近傍および底面近傍を含む周辺領域に、ＳＴＩリークストッパ層となるｐ型不純物注入層１０３Ａを形成する。このとき、ｐ型不純物注入層１０３Ａ中には、イオン注入１３４によるダメージ１３５が生じる。

次に、図７（ｃ）に示すように、半導体基板１００上に、高密度プラズマＣＶＤ法を用いて、シリコン酸化膜からなり、トレンチ１３３を埋める絶縁膜１０２ａを形成する。このとき、ｐ型不純物注入層１０３Ａ中には、高密度プラズマＣＶＤによるプラズマダメージ１３６が生じる。

次に、図８（ａ）に示すように、熱処理を行ってｐ型不純物注入層１０３Ａ中のｐ型不純物を活性化することで、ｐ型不純物領域１０３を形成する。

次に、図８（ｂ）に示すように、ＣＭＰ法を用いて、ハードマスク１３２上の絶縁膜１０２ａを研磨除去して、トレンチ１３３内に絶縁膜１０２ａが埋め込まれてなるＳＴＩ型素子分離領域１０２を形成する。

次に、図８（ｃ）に示すように、ハードマスク１３２及び保護膜１３１を除去する。

その後、半導体基板１００上にゲート絶縁膜１０５及びゲート電極１０６を形成し、半導体基板１００中にｐ型不純物領域１０４、ドレイン領域１０７、フォトダイオード１０８、表面シールド層１０９及びチャネル領域１１０を形成して、図６に示すような構成を有する固体撮像装置を得る。
特開２００５−１９７６８２号公報

しかしながら、従来の半導体装置及びその製造方法には以下のような不具合があることが明らかとなった。

従来の製造方法では、ｐ型不純物注入層１０３Ａを形成するためのイオン注入１３４を行なった後、高密度プラズマＣＶＤ法により絶縁膜１０２ａを形成する。この場合、イオン注入１３４のダメージ１３５によって半導体基板１００中の結晶構造が破壊された状態で高密度プラズマＣＶＤによるＳｉが注入されるので、格子間原子（格子欠陥）が発生しやすいという課題がある。これは、ダメージ１３５の除去又はプラズマダメージ１３６の除去をそれぞれ単独で実施するよりも、ダメージ１３５及びプラズマダメージ１３６の両方のダメージが入った状態で実施することによる相乗効果により格子欠陥が発生しやすく、多数の格子欠陥が発生するためである。その結果、図８（ａ）に示すように、熱処理を行うと多数の格子欠陥が回復しきれず、転位欠陥１３７へと成長してｐ型不純物領域１０３中及びその近傍に形成され、リーク電流の増大の要因となる。

例えば、図６に示すような固体撮像装置において、ＳＴＩ型素子分離領域１０２の底面下に位置する半導体基板１００中に転位欠陥が存在すると、空乏層の拡がりが転位欠陥にかかってしまい、転位欠陥の準位を介してｐ型ウェル１０１からフォトダイオード１０８へ電子が流入してしまう。この結果、光電変換と関係なくフォトダイオード１０８に電子が蓄積されるので、白キズが発生して画質が劣化してしまうという不具合がある。

前記に鑑み、本発明の目的は、転移欠陥の発生が抑制されたＳＴＩ型素子分離領域を有する半導体装置及びその製造方法を提供することである。

本発明の半導体装置は、半導体基板と、前記半導体基板に形成されたトレンチ内に絶縁膜が埋め込まれてなる素子分離領域と、前記半導体基板内であって前記素子分離領域に囲まれた活性領域と、前記半導体基板のうち前記トレンチの周辺部に形成された不純物領域とを備えた半導体装置であって、前記素子分離領域は、前記トレンチの内面に沿って形成され、前記トレンチの側面上よりも底面上での膜厚が厚い第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記トレンチを埋める第２の絶縁膜とを有している。

この構成によれば、トレンチ内に第１の絶縁膜と第２の絶縁膜が形成されているおり、第２の絶縁膜を形成する際に半導体基板にダメージが入らないので、転移欠陥等の結晶欠陥を成長させずに修復させることができる。このため、本発明の半導体装置では素子分離領域でのリーク電流の発生が大幅に抑制され、半導体装置が例えば固体撮像装置である場合には、白キズの発生等を防ぐことができる。

なお、前記不純物領域のうち、前記トレンチの側面上部に形成された部分の不純物濃度は、前記トレンチの底面部に形成された部分の不純物濃度よりも高いことが好ましい。

本発明の半導体装置の製造方法は、半導体基板にトレンチを形成する工程（ａ）と、前記トレンチの内面に沿って、前記トレンチの側面上よりも底面上の膜厚が厚い第１の絶縁膜を形成する工程（ｂ）と、前記第１の絶縁膜を通して不純物をイオン注入することにより前記半導体基板における前記トレンチの周辺部に不純物注入層を形成する工程（ｃ）と、前記工程（ｃ）の後、前記第１の絶縁膜の上に前記トレンチを埋める第２の絶縁膜を形成することにより、前記第１の絶縁膜と前記第２の絶縁膜とを有する素子分離領域を形成する工程（ｄ）とを備えている。

この方法によれば、第２の絶縁膜の形成時にトレンチ内に第１の絶縁膜が既に設けられているため、半導体基板にダメージが入りにくくなっている。そのため、工程（ｃ）のイオン注入時に半導体基板の結晶欠陥が成長するのを防ぎ、素子分離領域の周辺に位置する半導体基板でリーク電流が発生するのを防ぐことができる。

特に、第１の絶縁膜のうちトレンチの底面上に設けられた部分の厚みが側面上に設けられた部分の厚みより厚いことで、トレンチ底部の半導体基板で結晶欠陥の発生を効果的に抑制することが可能となる。

本発明に係る半導体装置及びその製造方法によると、トレンチ内の側面及び底面に沿って形成された第１の絶縁膜は、トレンチの側面上の膜厚に比べてトレンチの底面上の膜厚の方が厚く形成されている。これにより、不純物領域を形成する際に、トレンチ底面下の半導体基板中へのダメージが抑制され、格子欠陥が低減されるので、転移欠陥等が成長することなく熱処理によって結晶欠陥が修復される。その結果、リーク電流の低減が図れる。

（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。

図１は、第１の実施形態に係る半導体装置の１つである固体撮像装置の断面構成を示す図である。本実施形態の固体撮像装置は、図１に示すように、シリコンからなる半導体基板１０に形成されたｐ型ウェル１１と、半導体基板１０に形成されたシャロートレンチアイソレーション（ＳＴＩ）型素子分離領域１２と、半導体基板１０内に形成され、ＳＴＩ型素子分離領域１２に囲まれた活性領域（画素領域）１０ａと、活性領域１０ａ上にゲート絶縁膜１５を介して形成されたゲート電極１６と、活性領域１０ａにおけるゲート電極１６の一側方側に形成されたｎ型のドレイン領域１７と、活性領域１０ａにおけるゲート電極１６の他側方側に形成され、ドレイン領域１７よりも低濃度のｎ型不純物を含むフォトダイオード（受光素子）１８と、活性領域１０ａにおけるフォトダイオード１８上に形成されたｐ型の表面シールド層１９と、活性領域１０ａにおけるゲート電極１６の下方に設けられ、ドレイン領域１７とフォトダイオード１８とに挟まれたｐ型のチャネル領域（電荷転送部）２０とを備えている。

また、本実施形態の固体撮像装置は、半導体基板１０におけるＳＴＩ型素子分離領域１２の側面近傍および底面近傍を含む周辺領域に形成された第１のｐ型不純物領域１３と、半導体基板１０のうちＳＴＩ型素子分離領域１２の下方に位置する領域に形成され、第１のｐ型不純物領域１３よりも低濃度のｐ型不純物を含む第２のｐ型不純物領域１４とを備えている。ＳＴＩ型素子分離領域１２と第１のｐ型不純物領域１３と第２のｐ型不純物領域１４とによって、隣接する画素領域間は分離されている。

本実施形態の固体撮像装置の特徴の一つは、ＳＴＩ型素子分離領域１２が、トレンチ３３内の側面及び底面に沿って形成された絶縁膜１２ａと、絶縁膜１２ａ上に設けられ、トレンチ３３を埋める絶縁膜１２ｂとを有し、且つ絶縁膜１２ａの膜厚はトレンチ３３の側面上に比べてトレンチ３３の底面上の方が厚く形成されていることである。

また、もう一つの特徴は、第１のｐ型不純物領域１３が、半導体基板１０におけるＳＴＩ型素子分離領域１２の側面近傍の上部に形成されたｐ型不純物領域１３ａと、半導体基板１０におけるＳＴＩ型素子分離領域１２の側面近傍の下部から底面部近傍領域に亘って形成されたｐ型不純物領域１３ｂとを有していること、およびｐ型不純物領域１３ｂはｐ型不純物領域１３ａに比べて、不純物濃度が低く、且つ、トレンチ３３の内表面からの拡散深さが浅く形成されていることである。また、第２のｐ型不純物領域１４は、半導体基板１０におけるＳＴＩ型素子分離領域１２の下方にｐ型不純物領域１３ｂを挟んで形成されている。

ここで、ゲート電極１６は、フォトダイオード１８とドレイン領域１７との間における電子の読み出しを制御し、チャネル領域２０は電子の通り道となる電荷転送部となり、表面シールド層１９は基板表面の界面準位によるノイズを押さえる。

以下に、第１の実施形態に係る半導体装置における素子分離領域の製造方法について図面を用いて説明する。図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）及び図４（ａ）、（ｂ）は、第１の実施形態に係る半導体装置におけるＳＴＩ型素子分離領域の製造工程を示す断面図である。

まず、図２（ａ）に示すように、半導体基板１０上にシリコン酸化膜及びシリコン窒化膜を順次形成した後、フォトリソグラフィ技術及びドライエッチング技術を用いて、シリコン窒化膜及びシリコン酸化膜のうち素子分離形成領域にある部分をエッチングして、シリコン酸化膜からなる保護膜３１及びシリコン窒化膜からなるハードマスク３２を形成する。その後、ハードマスク３２を用いて半導体基板１０をドライエッチングし、例えば深さ３００ｎｍのトレンチ３３を形成する。

次に、図２（ｂ）に示すように、ハードマスク３２および半導体基板１０上に、高密度プラズマＣＶＤ法を用いて、トレンチ底面方向の基板側にバイアスを印加した状態でシリコン酸化膜（ＮＳＧ膜）からなる絶縁膜１２ａを形成する。高密度プラズマＣＶＤでは、トレンチ底面方向の基板側にバイアスを印加した状態でＳｉＨ_４及びＯ_２をプラズマ化し、ＳｉとＯとを反応させてシリコン酸化膜を形成する。そのため、プラズマ中のイオンは基板側へ移動するとともに、ラジカルもイオンの衝突により基板側へ移動するので、異方性を持った成膜を行うことができる。この方法によれば、トレンチ側面方向よりもトレンチ底面方向の成膜レートを高くすることができる。これにより、トレンチ側部には膜厚３０ｎｍの絶縁膜１２Ａａが形成されるのに対して、トレンチ底部には膜厚１３０ｎｍの絶縁膜１２Ａｂが形成される。このとき、高密度プラズマＣＶＤによって半導体基板１０におけるトレンチ３３の周囲にはプラズマダメージ３４が入り、格子欠陥が発生する。このプラズマダメージ３４による格子欠陥は、トレンチ３３表面から０．２μｍ以内の領域に発生する。

次に、図２（ｃ）に示すように、半導体基板１０に対して、高密度プラズマＣＶＤによって生じたプラズマダメージ３４を回復するための熱処理を実施する。プラズマダメージ３４によって発生した格子欠陥の場合、トレンチ表面から０．２μｍ以内に形成されており、９００℃以上の熱処理により移動を始めるので、９００℃３０分の熱処理を実施すれば格子欠陥はほとんど消滅する。

次に、図３（ａ）に示すように、半導体基板１０に対して、ｐ型不純物のイオン注入３５を行って、半導体基板１０におけるトレンチ３３の側面近傍および底面近傍に、ＳＴＩリークストッパ層となるｐ型不純物注入層１３Ａを形成する。このとき、イオン注入３５は、ｐ型不純物であるボロン（Ｂ）を、注入エネルギーが２０ｋｅＶ、注入ドーズ量が１方向１×１０^１３ｉｏｎｓ／ｃｍ^２、ｔｉｌｔ角は３０°、ｔｗｉｓｔ角はトレンチ３３の側面に沿った４方向から行う。注入エネルギー２０ｋｅＶで基板面に対して垂直方向から（ｔｉｌｔ角は０°）注入した場合の注入飛程（Ｒｐ）が６６ｎｍである場合、ｓｉｎ３０°の角度で注入されるトレンチ側部におけるＲｐは６６ｎｍを０．５倍した３３ｎｍとなる。従って、トレンチ側部においては、Ｒｐの位置が厚さ３０ｎｍの絶縁膜１２Ａａを通過した半導体基板１０内となり、半導体基板１０における絶縁膜１２Ａａ下に位置するトレンチ側面近傍に濃度ピークを有するｐ型不純物注入層１３Ａａが形成される。一方、ｃｏｓ３０°の角度で注入されるトレンチ底部におけるＲｐは６６ｎｍを０．８７倍した５７ｎｍとなり、深さ１２５ｎｍの位置でボロン濃度がピーク濃度の１／４となる。従って、トレンチ底部においては、Ｒｐの位置が厚さ１３０ｎｍの絶縁膜１２Ａｂ内となり、半導体基板１０における絶縁膜１２Ａｂ下に位置するトレンチ下方領域には、ピーク濃度の１／４よりも少ないボロン濃度を有するｐ型不純物注入層１３Ａｂが形成される。これにより、トレンチ下方領域に１方向から導入されるボロン濃度は、トレンチ側面近傍に導入されるボロン濃度の１／４よりも小さいので、トレンチ下方領域に４方向から合計４回の注入がされても、トレンチ下方領域に形成されるｐ型不純物注入層１３Ａｂのボロン濃度は、トレンチ側面近傍に形成されるｐ型不純物注入層１３Ａａに比べて不純物濃度が低くなる。このとき、イオン注入３５によって、半導体基板１０におけるトレンチ側面近傍及びトレンチ底面近傍の絶縁膜１２Ａｂ中にダメージ３６が入る。

次に、図３（ｂ）に示すように、半導体基板１０上に、高密度プラズマＣＶＤ法を用いて、トレンチ底面方向の基板側にバイアスを印加した状態で、トレンチ３３内が完全に充填される厚さを有するシリコン酸化膜（ＮＳＧ膜）からなる絶縁膜１２ｂを形成する。高密度プラズマＣＶＤ法を用いることにより、他のＣＶＤ法を用いる場合に比べてトレンチ内への絶縁膜１２ｂの埋め込み性を向上させることができる。また、絶縁膜１２ｂの成膜時には、トレンチ３３内の半導体基板１０表面が絶縁膜１２ａによって覆われているため、絶縁膜１２ｂを形成するための高密度プラズマＣＶＤによって半導体基板１０にプラズマダメージは入らない。その後、ｐ型不純物注入層１３Ａのｐ型不純物を活性化するための熱処理を行う。これにより、半導体基板１０におけるトレンチ３３の側面近傍及び底面近傍には第１のｐ型不純物領域１３が形成される。第１のｐ型不純物領域１３は、トレンチ３３の側面近傍の上部に形成されたｐ型不純物領域１３ａと、トレンチ３３の側面近傍の下部からトレンチの底面近傍に亘って形成されたｐ型不純物領域１３ｂとを有し、ｐ型不純物領域１３ｂはｐ型不純物領域１３ａに比べて不純物濃度が低く、且つ、トレンチ３３表面からの拡散深さが浅く形成されている。

次に、図３（ｃ）に示すように、ＣＭＰ法を用いて、ハードマスク３２上の絶縁膜１２ａ及び絶縁膜１２ｂを研磨除去して、トレンチ３３内に残された絶縁膜１２ａおよび絶縁膜１２ｂからなるＳＴＩ型素子分離領域１２を形成する。

次に、図４（ａ）に示すように、ハードマスク３２を除去した後、半導体基板１０上に、ＳＴＩ型素子分離領域１２上に開口を有するレジスト３７を形成する。その後、半導体基板１０に対してｐ型不純物のイオン注入３８を行って、半導体基板１０におけるＳＴＩ型素子分離領域１２の下方にｐ型不純物注入層１４Ａを形成する。このとき、イオン注入３８は、例えばｐ型不純物であるボロン（Ｂ）を、注入エネルギーは３００ｋｅＶ、６００ｋｅＶおよび１０００ｋｅｖの３種類で、総注入ドーズ量が１×１０^１２ｉｏｎｓ／ｃｍ^２になるように、ｔｉｌｔ角は０°で行う。

次に、図４（ｂ）に示すように、レジスト３７を除去した後、保護膜３１を除去する。その後、ｐ型不純物注入層１４Ａ中のｐ型不純物を活性化するための熱処理を行う。これにより、半導体基板１０におけるトレンチ３３の下方に位置する領域に第１のｐ型不純物領域１３を挟んで、第１のｐ型不純物領域１３よりも低濃度のｐ型不純物を含む第２のｐ型不純物領域１４が形成される。

ＳＴＩ型素子分離領域１２における絶縁膜１２ａの膜厚は、トレンチ３３の側面上に比べてトレンチの底面上の方が４倍以上厚く形成されている。

その後、公知の方法を用いて、半導体基板１０上にゲート絶縁膜１５、ゲート電極１６を形成し、半導体基板１０内にドレイン領域１７、フォトダイオード１８、表面シールド層１９及びチャネル領域２０を形成して、図１に示すような構成を得る。その後、層間絶縁膜、コンタクト、配線等を形成して固体撮像装置となる半導体装置を完成させる。なお、ｐ型不純物注入層１４Ａ中のｐ型不純物を活性化するための熱処理は、イオン注入３８後であればいつ行ってもよく、ドレイン領域１７、フォトダイオード１８、表面シールド層１９あるいはチャネル領域２０を形成する際の熱処理を兼ねてもよい。

本実施形態の方法によれば、図２（ｂ）に示す工程で、高密度プラズマＣＶＤ法によってトレンチ３３内に、側面上に比べて底面上の方が膜厚の厚い絶縁膜１２ａを形成した後、図２（ｃ）に示す工程で、熱処理を行なって絶縁膜１２ａを形成する際に生じたプラズマダメージ３４を消滅させる。その後、図３（ａ）に示す工程で、イオン注入３５によってｐ型不純物注入層１３Ａを形成するが、このときトレンチ３３の側面上の絶縁膜１２Ａａの膜厚に比べて底面上の絶縁膜１２Ａｂの膜厚の方が厚いため、トレンチ３３の下方の半導体基板１０にはダメージ３６が入らず、しかもトレンチ側面領域に形成されるｐ型不純物注入層１３Ａａに比べてトレンチ底面領域に形成されるｐ型不純物注入層１３Ａｂの方が不純物濃度が低く、且つ、トレンチ３３表面からの拡散深さが浅く形成される。その後、図３（ｂ）に示す工程で、高密度プラズマＣＶＤ法によってトレンチ３３内における絶縁膜１２ａ上に絶縁膜１２ｂを形成するが、このときトレンチ３３内の半導体基板１０表面は絶縁膜１２ａによって覆われているため、半導体基板１０内に格子欠陥が発生する程のプラズマダメージが生じることはない。特に、トレンチ底面領域では複数方向からのイオン注入を実施するため、従来の半導体装置ではトレンチ側面領域よりもダメージを受けやすくなっていたが、本実施形態の半導体装置ではトレンチ底面領域でのプラズマダメージの発生が抑えられている。なお、絶縁膜１２ａ中の不純物濃度は絶縁膜１２ｂの不純物濃度よりも高くなっている。その後、ｐ型不純物注入層１３Ａ中のｐ型不純物を活性化するための熱処理を実施するが、このときトレンチ３３近傍の半導体基板１０中にはダメージ３６が存在しているだけで、プラズマダメージはないので相乗効果による格子欠陥の発生が抑えられており、転位欠陥への成長を抑制することができる。この結果、半導体装置におけるＳＴＩ型素子分離領域によって生じるリーク電流を低減することができる。また、図１に示すような固体撮像装置では、フォトダイオード１８内のノイズ電子を減少させることができるので、白キズの少ない高画質な画像を得ることができ、さらにフォトダイオード１８の空乏層をＳＴＩ型素子分離領域の１２の下方まで拡大することができるので高感度の固体撮像装置を得ることができる。

なお、以上では半導体装置の例として固体撮像装置を挙げて説明したが、本発明はＳＴＩ型の素子分離領域を有する半導体装置であればどのようなものにも適用でき、いずれの半導体装置に用いた場合でもリーク電流の発生を効果的に抑えることができる。

（第２の実施形態）
本発明の第２の実施形態に係る半導体装置におけるＳＴＩ型素子分離領域の製造方法について図面を用いて説明する。

図５（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置における素子分離領域の製造工程を示す断面図である。なお、図５において、前述の第１の実施形態と同一の構成要素には、図１〜図４と同じ符号を付し、重複する説明を省略するものとする。

第１の実施形態の半導体装置と本実施形態の半導体装置との構造上の相違点は、本実施形態の半導体装置においては、トレンチ３３内に、トレンチ３３の内面に沿って形成された保護絶縁膜２１が設けられていることである。すなわち、第１の実施形態の半導体装置では、図１に示すように、絶縁膜１２ａがトレンチ３３内で半導体基板１０に接して形成されているのに対して、本実施形態の半導体装置では、図５（ｃ）に示すように、絶縁膜１２ａがトレンチ３３内でシリコン酸化膜からなる保護絶縁膜２１を挟んで設けられている。

まず、図５（ａ）に示すように、半導体基板１０上にシリコン酸化膜及びシリコン窒化膜を順次形成した後、フォトリソグラフィ技術及びドライエッチング技術を用いて、素子分離形成領域のシリコン窒化膜及びシリコン酸化膜をエッチングして、シリコン酸化膜からなる保護膜３１及びシリコン窒化膜からなるハードマスク３２を形成する。その後、ハードマスク３２を用いて半導体基板１０をドライエッチングして、例えば深さ３００ｎｍのトレンチ３３を形成する。その後、トレンチ３３内に露出している半導体基板１０表面を酸化して、厚さ１０ｎｍのシリコン酸化膜からなる保護絶縁膜２１をハードマスク３２と半導体基板１０との間からトレンチ３３の内面にわたって形成する。

次に、図５（ｂ）に示すように、半導体基板１０上に、高密度プラズマＣＶＤ法を用いて、トレンチ底面方向の基板側にバイアスを印加した状態でシリコン酸化膜（ＮＳＧ膜）からなる絶縁膜１２ａを形成する。高密度プラズマＣＶＤでは、トレンチ底面方向の基板側にバイアスを印加した状態でＳｉＨ_４及びＯ_２をプラズマ化し、ＳｉとＯとを反応させてシリコン酸化膜を形成するため、プラズマ中のイオンが基板側へ移動するとともに、ラジカルもイオンの衝突により基板側へ移動するので、異方性を持った成膜を行うことができる。この方法によれば、トレンチ側面上よりもトレンチ底面上の成膜レートを高くすることができる。ここでは、トレンチ側部に形成される保護絶縁膜２１と絶縁膜１２Ａａの合計膜厚が３０ｎｍになるように絶縁膜１２Ａａの膜厚を２０ｎｍとする一方、トレンチ底部に形成される保護絶縁膜２１と絶縁膜１２Ａｂの合計膜厚が１３０ｎｍになるように絶縁膜１２Ａｂの膜厚を１２０ｎｍとする。このとき、高密度プラズマＣＶＤによって半導体基板１０におけるトレンチ３３の周囲にはプラズマダメージ３４ａが入る。しかしながら、保護絶縁膜２１が形成されているため、第１の実施形態の図２（ｂ）に示すプラズマダメージ３４に比べて半導体基板１０が受けるダメージは小さい。

その後、第１の実施形態における図１（ｃ）〜図４（ｂ）に示す工程と同様な工程を行うことにより、図５（ｃ）に示すような構成を得る。

本実施形態によれば、第１の実施形態と同様にＳＴＩ型素子分離領域１２近傍で半導体基板の結晶欠陥の発生を抑えることができる。さらに、保護絶縁膜２１を形成するため、半導体基板１０内に生じるプラズマダメージを第１の実施形態の方法よりも低減することができる。

なお、保護絶縁膜２１はＣＶＤ法など熱酸化以外の方法で形成してもよい。

本発明は、ＳＴＩ型素子分離領域を有する半導体装置、特に固体撮像装置及びその製造方法に有用である。

第１の実施形態に係る半導体装置の１つである固体撮像装置の断面構成を示す図である。 （ａ）〜（ｃ）は、第１の実施形態に係る半導体装置におけるＳＴＩ型素子分離領域の製造工程を示す断面図である。 （ａ）〜（ｃ）は、第１の実施形態に係る半導体装置におけるＳＴＩ型素子分離領域の製造工程を示す断面図である。 （ａ）、（ｂ）は、第１の実施形態に係る半導体装置におけるＳＴＩ型素子分離領域の製造工程を示す断面図である。 （ａ）〜（ｃ）は、第２の実施形態に係る半導体装置における素子分離領域の製造工程を示す断面図である。 従来のＳＴＩ型素子分離領域を有する半導体装置の断面構成を示す図である。 （ａ）〜（ｃ）は、従来の半導体装置におけるＳＴＩ型素子分離領域の製造工程を示す断面図である。 （ａ）〜（ｃ）は、従来の半導体装置におけるＳＴＩ型素子分離領域の製造工程を示す断面図である。

符号の説明

１０ 半導体基板
１０ａ 活性領域
１１ ｐ型ウェル
１２ ＳＴＩ型素子分離領域
１２Ａａ、１２Ａｂ、１２ａ、１２ｂ 絶縁膜
１３ 第１のｐ型不純物領域
１３Ａ、１３Ａａ、１３Ａｂ ｐ型不純物注入層
１３ａ、１３ｂ ｐ型不純物領域
１４ 第２のｐ型不純物領域
１４Ａ ｐ型不純物注入層
１５ ゲート絶縁膜
１６ ゲート電極
１７ ドレイン領域
１８ フォトダイオード
１９ 表面シールド層
２０ チャネル領域
２１ 保護絶縁膜
３１ 保護膜
３２ ハードマスク
３３ トレンチ
３４、３４ａ プラズマダメージ
３５、３８ イオン注入
３６ ダメージ
３７ レジスト

Claims (13)

1. 半導体基板と、
   前記半導体基板に形成されたトレンチ内に絶縁膜が埋め込まれてなる素子分離領域と、
   前記半導体基板内であって前記素子分離領域に囲まれた活性領域と、
   前記半導体基板のうち前記トレンチの周辺部に形成された不純物領域とを備えた半導体装置であって、
   前記素子分離領域は、前記トレンチの内面に沿って形成され、前記トレンチの側面上よりも底面上での膜厚が厚い第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記トレンチを埋める第２の絶縁膜とを有している半導体装置。
2. 前記不純物領域のうち、前記トレンチの側面上部に形成された部分の不純物濃度は、前記トレンチの底面部に形成された部分の不純物濃度よりも高いことを特徴とする請求項１に記載の半導体装置。
3. 前記不純物領域のうち、前記トレンチの側面上部に形成された部分の拡散深さは、前記トレンチの底面部に形成された部分の拡散深さよりも深いことを特徴とする請求項２に記載の半導体装置。
4. 前記第１の絶縁膜に含まれる不純物の濃度は前記第２の絶縁膜に含まれる不純物の濃度よりも高いことを特徴とする請求項１〜３のうちいずれか１つに記載の半導体装置。
5. 前記半導体基板のうち前記トレンチが形成された部分と前記第１の絶縁膜との間に形成された保護絶縁膜をさらに備えていることを特徴とする請求項１〜４のうちいずれか１つに記載の半導体装置。
6. 前記活性領域上にゲート絶縁膜を介して形成されたゲート電極と、
   前記活性領域のうち前記ゲート電極の一側方に位置する領域に形成されたドレイン領域と、
   前記活性領域のうち前記ゲート電極の他側方に位置する領域に形成され、入射光を信号に変換する受光素子と、
   前記活性領域において、前記ゲート電極の下方に形成され、前記ドレイン領域と前記受光素子とに挟まれたチャネル領域とをさらに備えていることを特徴とする請求項１〜５のうちいずれか１つに記載の半導体装置。
7. 半導体基板にトレンチを形成する工程（ａ）と、
   前記トレンチの内面に沿って、前記トレンチの側面上よりも底面上の膜厚が厚い第１の絶縁膜を形成する工程（ｂ）と、
   前記第１の絶縁膜を通して不純物をイオン注入することにより前記半導体基板における前記トレンチの周辺部に不純物注入層を形成する工程（ｃ）と、
   前記工程（ｃ）の後、前記第１の絶縁膜の上に前記トレンチを埋める第２の絶縁膜を形成することにより、前記第１の絶縁膜と前記第２の絶縁膜とを有する素子分離領域を形成する工程（ｄ）とを備えている半導体装置の製造方法。
8. 前記工程（ｂ）の後、前記工程（ｃ）の前に、熱処理を行って前記工程（ｂ）によって前記半導体基板に生じたダメージを修復する工程（ｅ）をさらに備えていることを特徴とする請求項７に記載の半導体装置の製造方法。
9. 前記工程（ｄ）では、前記第２の絶縁膜を形成後に熱処理を行って前記不純物注入層内の不純物を活性化し、前記半導体基板のうち前記トレンチの周辺部に不純物領域を形成することを特徴とする請求項７または８に記載の半導体装置の製造方法。
10. 前記工程（ｄ）で形成された前記不純物領域のうち、前記トレンチの側面部に形成された部分の不純物濃度は、前記トレンチの底面部に形成された部分の不純物濃度よりも高いことを特徴とする請求項９に記載の半導体装置の製造方法。
11. 前記工程（ｄ）で形成された前記不純物領域のうち、前記トレンチの側面部に形成された部分の厚みは、前記トレンチの底面部に形成された部分の厚みよりも厚いことを特徴とする請求項９に記載の半導体装置の製造方法。
12. 前記工程（ｂ）では、前記第１の絶縁膜を高密度プラズマＣＶＤ法によって形成することを特徴とする請求項７〜１１のうちいずれか１つに記載の半導体装置の製造方法。
13. 前記工程（ａ）の後、前記工程（ｂ）の前に、前記半導体基板上に保護絶縁膜を形成する工程（ｆ）をさらに備え、
    前記工程（ｂ）では、前記保護絶縁膜の上に前記第１の絶縁膜を形成することを特徴とする請求項７〜１２のうちいずれか１つに記載の半導体装置の製造方法。

Images