JP2012009791A - 固体撮像装置及びその製造方法 - Google Patents

Abstract

【課題】素子を分離するための素子分離部による不具合の発生確率を低減する。
【解決手段】フォトダイオード３１０が内部に形成された半導体基板５００と、素子分離部４２０とを備える。素子分離部４２０は、該素子分離部４２０の少なくとも一部が、半導体基板５００に形成された溝４１０の内部に充填されるように形成される。素子分離部４２０は、溝４１０の内部の下方に形成されたシリコン酸化膜４２１と、溝４１０の内部の上方に形成されたシリコン酸化膜４２２とから構成される。シリコン酸化膜４２１の密度は、シリコン酸化膜４２２の密度より小さい。
【選択図】図３

Description

本発明は、素子を分離するための構成を有する固体撮像装置及びその製造方法に関する。

固体撮像装置、中でも、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサは、近年、デジタルスチルカメラ、ビデオカメラ、監視カメラ等の光電変換素子として、益々その応用範囲が広がっている。

このような中、画像のより細密化、高精彩化を実現するためには、画素セルの微細化を図り、イメージセンサ内により多くの画素を搭載しつつ、各画素セル内にできるだけ大きな面積の受光領域を形成することが重要である。ここで、当該受光領域は、フォトダイオードの一部である。

この相反する要求を満たす手段の一つとして、素子を他の素子と分離するための素子分離部（領域）の幅を小さくする方法が考えられる。

０．２５μｍ以細のＣＭＯＳプロセスでは、素子分離構造としてトレンチ素子分離（ＳＴＩ（Shallow Trench Isolation））部が一般に用いられている。また、このＣＭＯＳプロセスでは、トレンチ（溝）へ埋め込む材料として、高密度プラズマによる化学気相成長法（ＣＶＤ（Chemical Vapor Deposition）法）による酸化膜（ＨＤＰ（High Density Plasma）−ＮＳＧ）が用いられている。

しかしながら、幅が１３０ｎｍ以細の素子分離部に対応する、高アスペクト比かつ微細なトレンチ（溝）へ絶縁膜を埋め込む場合、シーム（隙間）が生じる等、埋め込みの際に課題があった。

この課題に対する手段として、例えば非特許文献１（H.Liu etal, “Proc.of Advanced Metallization Conference”, 2006, p.94-95）には、アプライドマテリアル社のＨＡＲＰにより形成された酸化膜を利用する技術（以下、従来技術Ａという）が開示されている。

当該酸化膜は、オゾン（Ｏ₃）ガスとＴＥＯＳ（Tetra Ethyl Ortho Silicate：例えば、Ｓｉ(ＯＣ₂Ｈ₅)₄など）ガスとの混合ガスを用いた反応ＳＡ（Sub Atmospheric）−ＣＶＤ法により、オゾンＴＥＯＳ膜の堆積途中の膜上に到達した膜形成材料が膜表面上で流動しながら成長した絶縁膜である。当該絶縁膜を用いることにより、幅が１３０ｎｍ以細の素子分離部に対応する、高アスペクト比のトレンチ（溝）に対して、シーム等が生じることなく、当該絶縁膜を埋め込むことが可能となった。

H.Liu etal, "Proc.of Advanced Metallization Conference", 2006, p.94-95

しかしながら、従来技術Ａに使用される絶縁膜の密度は、当該絶縁膜全体においてほぼ均一である。

そのため、従来技術Ａに使用される絶縁膜を、トレンチ（溝）に埋め込んだ後、例えば、埋め込まれた当該絶縁膜の上部表面がエッチングされた場合、当該絶縁膜に接するトレンチ（溝）の内部の表面が傷つく可能性が高い。すなわち、従来技術Ａに使用される絶縁膜を、トレンチ（溝）に埋め込む素子分離部として利用した場合、トレンチ（溝）の内部の表面を傷つけてしまうという不具合が発生する可能性が高い。

本発明は、上述の問題点を解決するためになされたものであって、その目的は、素子を分離するための素子分離部による不具合の発生確率を低減することを可能とした固体撮像装置等を提供することである。

上述の課題を解決するために、この発明のある局面に従う固体撮像装置は、入射光を光電変換するためのフォトダイオードが内部に形成された半導体基板と、前記フォトダイオードを他の素子から分離するための素子分離部とを備える。前記素子分離部は、該素子分離部の少なくとも一部が、前記半導体基板に形成された溝の内部に充填されるように形成され、前記素子分離部は、前記溝の内部の下方に形成された第１絶縁膜と、前記第１絶縁膜上に形成され、前記溝の内部の上方に形成された第２絶縁膜とから構成され、前記第１絶縁膜の密度は、前記第２絶縁膜の密度より小さい。

すなわち、固体撮像装置は、フォトダイオードが内部に形成された半導体基板と、フォトダイオードを他の素子から分離するための素子分離部とを備える。素子分離部は、該素子分離部の少なくとも一部が、半導体基板に形成された溝の内部に充填されるように形成される。前記素子分離部は、前記溝の内部の下方に形成された第１絶縁膜と、前記溝の内部の上方に形成された第２絶縁膜とから構成される。第１絶縁膜の密度は、前記第２絶縁膜の密度より小さい。

つまり、溝の内部の下方に形成される第１絶縁膜の密度は、前記第２絶縁膜の密度より小さい。

したがって、第２絶縁膜の形成後、仮に、半導体基板の上面、すなわち、第２絶縁膜の上部分がエッチングされたとしても、当該エッチングによる、第２絶縁膜から第１絶縁膜に加わる力を大幅に低減させることができる。これにより、第１絶縁膜に接する溝の内部の表面が傷つく可能性を大幅に低減することができる。

したがって、素子を分離するための素子分離部による不具合の発生確率を低減することができる。

また、前述したように、溝の内部の下方に形成される第１絶縁膜の密度は、前記第２絶縁膜の密度より小さい。そのため、第１絶縁膜により溝に加わる力は、第２絶縁膜により溝に加わる力より小さい。そのため、第１絶縁膜により溝の内部の下方に加わる力を小さくすることができる。

そのため、素子分離部による半導体基板へ加わる力を低減させることができる。その結果、半導体基板に加わる力により、不具合が発生する確率を低減することができる。当該不具合は、例えば、半導体基板に加わる力（ストレス）により、半導体基板が破損するという不具合である。また、当該不具合は、例えば、半導体基板に加わる力（ストレス）により、半導体基板に形成された素子が破損するという不具合である。

したがって、素子を分離するための素子分離部による不具合の発生確率を低減することができる。

また、好ましくは、前記第１絶縁膜の体積は、前記第２絶縁膜の体積より大きい。

また、好ましくは、前記第１絶縁膜は、オゾンを含むガスとＴＥＯＳ（Tetra Ethyl Ortho Silicate）との混合ガスを用いたＣＶＤ法により形成される。

また、好ましくは、前記第２絶縁膜は、高密度プラズマＣＶＤ法により形成される。

また、好ましくは、前記フォトダイオードは、第１導電型の不純物を含む領域と、該第１導電型の逆の導電型である第２導電型の不純物を含む領域とから構成され、前記第２導電型の不純物を含む領域は、前記第１導電型の不純物を含む領域の上方であって、前記半導体基板の表面部に形成される。

この発明の他の局面に従う固体撮像装置の製造方法は、半導体基板にフォトダイオードを形成する工程と、前記半導体基板のうち、前記第１導電型の不純物が注入された領域に溝を形成する工程と、前記溝の外部の側面および底面を覆うように、前記第１導電型の逆の導電型である第２導電型の不純物を前記半導体基板に注入する工程と、オゾンを含むガスとＴＥＯＳとの混合ガスを用いたＣＶＤ法により、前記溝の内部の下方に、前記フォトダイオードを他の素子から分離するための素子分離部の一部である第１絶縁膜を形成する工程と、高密度プラズマＣＶＤ法により、前記溝の内部の上方であって、前記第１絶縁膜上に、前記素子分離部の一部である第２絶縁膜を形成する工程とを含む。

また、好ましくは、前記第２絶縁膜を形成する工程の後に、９００℃以下の熱処理を行う工程をさらに含む。

本発明により、素子を分離するための素子分離部による不具合の発生確率を低減することができる。

第１の実施の形態における固体撮像装置の構成を示すブロック図である。 画素セルの構成を示す図である。 図２のＸ−Ｘ’線に沿った画素セルの一部の断面図である。 固体撮像装置の製造方法を説明するための画素セルの一部の断面図である。 固体撮像装置の製造方法を説明するための画素セルの一部の断面図である。 固体撮像装置の製造方法を説明するための画素セルの一部の断面図である。

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

＜第１の実施の形態＞
図１は、第１の実施の形態における固体撮像装置１０００の構成を示すブロック図である。

固体撮像装置１０００は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。

図１に示されるように、固体撮像装置１０００は、撮像部１１０と、垂直走査回路１２１と、水平走査回路１２２と、増幅回路１３０とを含む。

撮像部１１０は、光が入射される部分である。撮像部１１０は、行列状に配列された複数の画素セル２００を含む。以下においては、複数の画素セル２００が形成される領域を、画素形成領域という。

図２は、画素セル２００の構成を示す図である。なお、図２には、説明のために、画素セル２００に隣接する他の画素セルの構成も示される。

なお、画素セル２００の構成は、一般的なＣＭＯＳイメージセンサに従った構成であるので詳細な説明は行わない。以下、画素セル２００について簡単に説明する。

図２に示されるように、画素セル２００は、フォトダイオード３１０と、転送トランジスタ３２０と、増幅トランジスタ３３０と、リセットトランジスタ３４０と、フローティングディフュージョン３５０とを含む。

すなわち、図１の撮像部１１０は、行列状に配列された複数のフォトダイオード３１０を含む。

転送トランジスタ３２０、増幅トランジスタ３３０およびリセットトランジスタ３４０の各々は、ＭＯＳ型トランジスタである。

フォトダイオード３１０は、入射光を光電変換する。転送トランジスタ３２０は、光電変換された光信号をフローティングディフュージョン３５０に向けて転送する。フローティングディフュージョン３５０は、増幅トランジスタ３３０のゲート電極と接続されており、増幅トランジスタ３３０は、光信号を増幅する。リセットトランジスタ３４０は、フローティングディフュージョン３５０の光信号をリセットする。

再び、図１を参照して、垂直走査回路１２１および水平走査回路１２２は、共同して動作することにより、各画素セル２００から信号を読み出す。増幅回路１３０は、読み出された信号を増幅し、外部へ出力する。

再び、図２を参照して、垂直方向に隣接する２つのフォトダイオード３１０の間には、ＳＴＩ（Shallow Trench Isolation）としての素子分離法に従った溝（トレンチ）が設けられる。当該溝には、垂直方向に隣接するフローティングディフュージョン３５０とフォトダイオード３１０とを分離するための素子分離部４２０（絶縁膜）が形成される。すなわち、当該溝には、１つのフォトダイオードを他の素子（フォトダイオードやフローティングディフュージョン）から分離するための素子分離部４２０が形成される。すなわち、素子分離部４２０は、トレンチ素子分離領域部である。

画素セルのレイアウト設計では、限られた領域内においてフォトダイオード３１０の面積をできるだけ大きく確保することが重要となる。

例えば、画素セル２００の一辺が２．２〜２．５μｍ程度の場合、フォトダイオード３１０の面積は０．９μｍ²程度、転送トランジスタ３２０のゲート長は０．４〜０．６μｍ程度、増幅トランジスタ３３０のゲート長は０．４〜０．８μｍ程度、リセットトランジスタ３４０のゲート長は０．４〜０．８μｍ程度に設定される。

各素子分離部４２０の幅は全て同じである必要はないが、例えば、図２で示した、隣接するフォトダイオード３１０とフローティングディフュージョン３５０との間の距離Ｌ１０、すなわち、素子分離部４２０の幅は、１００〜１３０ｎｍ程度に設定される。

図３は、図２のＸ−Ｘ’線に沿った画素セル２００の一部の断面図である。

図３に示されるように、画素セル２００は、半導体基板５００と、フォトダイオード３１０とを備える。フォトダイオード３１０および素子分離部４２０は、半導体基板５００に形成される。

半導体基板５００は、Ｎ型シリコン基板である。半導体基板５００の内部には、フォトダイオード３１０が形成される。

フォトダイオード３１０は、Ｎ型拡散領域３１１と、Ｐ型不純物拡散層３１３とから構成される。Ｐ型不純物拡散層３１３は、Ｎ型拡散領域３１１の上方に形成される。また、Ｐ型不純物拡散層３１３は、半導体基板５００の表面部に形成される。Ｎ型拡散領域３１１は、Ｎ型の不純物を含む領域である。Ｐ型不純物拡散層３１３は、Ｐ型の不純物を含む領域である。

すなわち、フォトダイオード３１０は、第１導電型の不純物を含む領域と、該第１導電型の逆の導電型である第２導電型の不純物を含む領域とから構成される。つまり、第２導電型の不純物を含む領域は、第１導電型の不純物を含む領域の上方であって、半導体基板５００の表面部に形成される。

Ｎ型拡散領域３１１は、電荷を蓄積するための領域（以下、電荷蓄積領域ともいう）として機能する。すなわち、Ｎ型拡散領域３１１は、フォトダイオード領域として機能する。

半導体基板５００には、溝４１０が形成される。溝４１０の内側表面には、シリコン酸化膜４３１およびＰ型不純物からなるＰ型不純物拡散層３１２が形成される。素子分離部４２０は、素子分離部４２０の少なくとも一部が、溝４１０の内部に充填されるように形成される。

なお、素子分離部４２０は、素子分離部４２０の全てが、溝４１０の内部に充填されるように形成されてもよい。

素子分離部４２０は、フォトダイオード３１０を他の素子（フォトダイオード）から分離するための部分である。素子分離部４２０は、第１絶縁膜としてのシリコン酸化膜４２１と、第２絶縁膜としてのシリコン酸化膜４２２とから構成される。

第１絶縁膜（シリコン酸化膜４２１）は、溝４１０の内部の下方に形成される。第１絶縁膜（シリコン酸化膜４２１）は、溝４１０の底面に接する。すなわち、第１絶縁膜（シリコン酸化膜４２１）は、溝４１０の内部のみに形成される。

第２絶縁膜（シリコン酸化膜４２２）は、第１絶縁膜（シリコン酸化膜４２１）上に形成される。また、第２絶縁膜（シリコン酸化膜４２２）は、溝４１０の内部の上方に形成される。

第１絶縁膜（シリコン酸化膜４２１）の体積は、第２絶縁膜（シリコン酸化膜４２２）の体積より大きい。第１絶縁膜（シリコン酸化膜４２１）の体積に対する第２絶縁膜（シリコン酸化膜４２２）の体積の割合は、例えば、３／７である。第１絶縁膜（シリコン酸化膜４２１）の密度は、第２絶縁膜（シリコン酸化膜４２２）の密度より小さい。

（固体撮像装置の製造方法）
次に、固体撮像装置１０００の製造方法について説明する。

図４、図５および図６は、固体撮像装置１０００の製造方法を説明するための画素セルの一部の断面図である。

なお、以下で説明する各工程は周知のプロセス技術を用いて実施できるため、プロセス条件などの詳細な説明は適宜省略する。また、以下で示す材料およびプロセスは１つの典型例であって、本発明の固体撮像装置１０００およびその製造方法を限定するものではない。適性が知られている他の材料およびプロセスを代用した場合も本発明に含まれる。

まず、図４（ａ）に示されるように、半導体基板５００の表面が熱により酸化されることにより、シリコン酸化膜５１０が形成される。シリコン酸化膜５１０の厚さは、例えば１０ｎｍ〜２０ｎｍである。

次に、フォトダイオード形成工程が行われる。フォトダイオード形成工程では、図示されないレジスト膜をマスクとして利用して、シリコン酸化膜５１０上から、砒素イオン（Ａｓ＋）が半導体基板５００内に注入される。砒素イオンの注入条件は、加速電圧が２００〜３００ｋｅＶであり、注入量が５Ｅ¹²〜１Ｅ¹³ｃｍ^-2程度である。また、レジスト膜は、フォトリソグラフィー法により形成される。

続いて、同じ領域の半導体基板５００の表面部にホウ素イオン（Ｂ＋）が注入される。

そして、注入された砒素イオンおよびホウ素イオンに対しアニール処理が行われる。アニール処理の条件は、温度が１０００℃〜１１００℃であり、時間は３０分程度である。当該アニール処理により、Ｎ型の不純物を含むＮ型拡散領域３１１（電荷蓄積領域）とＰ型不純物拡散層３１３が形成される。

これにより、Ｎ型拡散領域３１１と、Ｐ型不純物拡散層３１３とから構成されるフォトダイオード３１０が形成される。

すなわち、フォトダイオード形成工程は、半導体基板５００にフォトダイオードを形成する工程である。

次に、溝形成工程が行われる。溝形成工程では、図４（ｂ）に示されるように、シリコン酸化膜５１０上にシリコン窒化膜５２０が形成される。そして、図示されないレジスト膜をマスクとして利用して、所定の箇所がドライエッチングされ、開口部４０１が形成される。

そして、図４（ｃ）に示されるように、図示されないレジスト膜、開口部４０１が形成されたシリコン窒化膜５２０をマスクとして利用して、シリコン酸化膜５１０および半導体基板５００が選択的に異方性エッチングされる。これにより、溝（トレンチ）４１０が形成される。溝４１０は、半導体基板５００の上面にほぼ垂直な内壁を有する。

すなわち、溝形成工程は、半導体基板５００に溝４１０を形成する工程である。具体的には、溝形成工程は、半導体基板５００のうち、第１導電型（Ｎ型）の不純物が注入された領域（Ｎ型拡散領域３１１）に溝４１０を形成する工程である。

次に、図示されないレジスト膜が除去され、図４（ｄ）に示されるように、溝４１０の内側表面が熱酸化される。これにより、シリコン酸化膜４３１が形成される。

なお、レジスト膜は、溝４１０の形成後ではなく、シリコン窒化膜５２０に開口部４０１が形成された直後に除去されても良い。

次に、Ｐ型不純物注入工程が行われる。Ｐ型不純物注入工程では、溝４１０の内部の表面側から、溝４１０の外部の側面および底面に向けて、半導体基板５００に対しＰ型不純物（ボロン）のイオン注入が行われる。当該イオン注入は、半導体基板５００の上面に対する法線に対し所定の角度で行われる。

当該イオン注入の条件は、Ｐ型不純物の注入量が１×Ｅ¹³ｃｍ^-2〜１×Ｅ¹⁴ｃｍ^-2程度という条件である。当該イオン注入が行われることにより、Ｐ型不純物拡散層３１２が形成される。すなわち、Ｐ型不純物拡散層３１２は、Ｐ型の不純物を含む領域である。

Ｐ型の不純物を含むＰ型不純物拡散層３１２は、溝４１０の外部の側面および底面を覆うように形成される。

すなわち、Ｐ型不純物注入工程は、溝４１０の外部の側面および底面を覆うように、第１導電型（Ｎ型）の逆の導電型である第２導電型（Ｐ型）の不純物を半導体基板５００に注入する工程である。

Ｐ型不純物拡散層３１２が形成されることにより、溝４１０を形成するためのドライエッチングにより、仮に溝４１０の内部の表面のエッチングダメージや結晶欠陥が生じたとしても、当該溝４１０の内部の表面のエッチングダメージや結晶欠陥を起因とする不具合の発生を防止することができる。当該不具合は、例えば、画素セルのリーク電流、当該画素セルに対応する、表示画像内の画質劣化（キズ）等である。ここで、溝４１０の内部の表面とは、図４（ｃ）の半導体基板５００のうち、溝４１０により外部に露出されている部分である。

また、Ｐ型不純物拡散層３１２が形成されることにより、後の工程において、溝４１０内に第１絶縁膜（シリコン酸化膜４２１）が充填されることにより、仮に結晶歪が生じたとしても、当該結晶歪を起因とする上記不具合の発生を防止することができる。

また、Ｐ型不純物拡散層３１２が形成されることにより、溝４１０の内部の表面に露出されるシリコン単結晶表面電子構造に基づく各種準位を起因とする上記不具合の発生を防止することができる。

したがって、Ｐ型不純物拡散層３１２は、上記エッチングダメージ、欠陥、歪等を包含できるように、極く浅い深さに形成するだけで十分である。

次に、第１絶縁膜形成工程が行われる。第１絶縁膜形成工程では、図５（ａ）に示されるように、混合ガスを用いたＳＡ（Sub Atmospheric：準常圧）ＣＶＤ法により、シリコン酸化膜４２１（第１絶縁膜）が形成される。当該混合ガスは、オゾン（Ｏ₃）を含むガスとＴＥＯＳ（Tetra Ethyl Ortho Silicate：例えば、Ｓｉ(ＯＣ₂Ｈ₅)₄など）とが混合されたガスである。

この場合、ＳＡＣＶＤ法により形成されるシリコン酸化膜４２１は、Ｏ₃−ＴＥＯＳシリコン酸化膜である。ＳＡＣＶＤ法により形成されるシリコン酸化膜は、高アスペクト比を有する微細な溝内への埋め込み性に優れる。一方、ＳＡＣＶＤ法により形成されるシリコン酸化膜は、フッ酸の希釈液に対しエッチングレートが大きく、緻密性が低い。

シリコン酸化膜４２１は、溝４１０の内部全体に埋め込まれるように堆積される。オゾン（Ｏ₃）を含むガスとＴＥＯＳとの混合ガスをプロセスガスとして利用した熱反応（ＳＡＣＶＤ法）により、溝４１０の内部下方に、シリコン酸化膜４２１（第１絶縁膜）が形成される。

シリコン酸化膜４２１を形成するための具体的条件は、圧力は１０４Ｐａ〜１０５Ｐａであり、基板温度は３５０℃〜５５０℃であり、混合ガスは、Ｏ₃を含むＯ₂ガス（Ｏ₂の体積に対するＯ₃の体積の割合は約２２％）である。

ここで、溝４１０内の中央部にシームが生じる場合、溝４１０内に埋め込まれたシリコン酸化膜４２１の堆積後に、６００℃〜８００℃（望ましくは７００℃）の水蒸気雰囲気内でスチームアニールが数十秒間行われる。

そして、図５（ｂ）に示されるように、ＣＭＰ（Chemical Mechanical Polishing）法により、シリコン酸化膜４２１が研磨される。具体的には、図５（ａ）のシリコン酸化膜４２１のうちシリコン窒化膜５２０上に堆積されている部分が除去され、溝４１０内のみにシリコン酸化膜４２１が埋め込まれる。このＣＭＰ工程において、シリコン窒化膜５２０は、ＣＭＰ工程における研磨速度が小さいので研磨ストッパーとして機能する。

そして、図５（ｂ）および図５（ｃ）に示されるように、フッ酸の希釈液を用いたウェットエッチングにより、溝４１０内に堆積されているシリコン酸化膜４２１のうち、上部約１／４程度が除去される。これにより、図５（ｃ）のシリコン酸化膜４２１が形成され、第１絶縁膜形成工程が終了する。

すなわち、第１絶縁膜形成工程は、オゾンを含むガスとＴＥＯＳとの混合ガスを用いたＣＶＤ法により、溝４１０の内部の下方に第１絶縁膜（シリコン酸化膜４２１）を形成する工程である。第１絶縁膜（シリコン酸化膜４２１）は、フォトダイオードを他の素子（フォトダイオード）から分離するための素子分離部４２０の一部である。

次に、第２絶縁膜形成工程が行われる。第２絶縁膜形成工程では、図５（ｄ）に示されるように、高密度プラズマＣＶＤ法（ＨＤＰ（High Density Plasma）−ＣＶＤ法）により、シリコン酸化膜４２２（第２絶縁膜）が形成される。高密度プラズマＣＶＤ法は、低い温度でも良質の膜を形成することが可能なＣＶＤ法である。

高密度プラズマＣＶＤ法により生成されるシリコン酸化膜の密度は、一般的なＣＶＤ法により生成されたシリコン酸化膜の密度より大きい。すなわち、高密度プラズマＣＶＤ法により生成されるシリコン酸化膜の緻密性は高い。

この場合、シリコン酸化膜４２２は、ＨＤＰ−ＣＶＤシリコン酸化膜である。シリコン酸化膜４２２は、溝４１０のうちシリコン酸化膜４２１上の内部全体に埋め込まれるように堆積される。すなわち、シリコン酸化膜４２２は、シリコン酸化膜４２１上およびシリコン窒化膜５２０上に堆積される。

シリコン酸化膜４２２を形成するための具体的条件は、基板温度３００℃〜４５０℃である。

シリコン酸化膜４２２の堆積後は、熱処理工程が行われる。

熱処理工程では、９００℃以下の低温でシリコン酸化膜４２２に対し熱処理が行われる。すなわち、熱処理工程は、９００℃以下の熱処理を行う工程である。

そして、図６（ａ）に示されるように、ＣＭＰ法により、図５（ｄ）のシリコン酸化膜４２２のうちシリコン窒化膜５２０上に堆積されている部分が除去され、溝４１０内のみにシリコン酸化膜４２２が埋め込まれる。シリコン酸化膜４２２は、シリコン酸化膜４２１上に形成される。図６（ａ）のシリコン酸化膜４２２が形成される場合も、シリコン窒化膜５２０は、研磨ストッパーとして機能する。そして、図６（ａ）のシリコン酸化膜４２２が形成されることにより、第２絶縁膜形成工程が終了する。

すなわち、第２絶縁膜形成工程は、高密度プラズマＣＶＤ法により、溝４１０の内部の上方であって、第１絶縁膜（シリコン酸化膜４２１）上に第２絶縁膜（シリコン酸化膜４２２）を形成する工程である。第２絶縁膜（シリコン酸化膜４２２）は、素子分離部４２０の一部である。

なお、熱処理工程は、第２絶縁膜形成工程の後に行われてもよい。

次に、図６（ｂ）に示されるように、ホット燐酸液により、シリコン窒化膜５２０が除去される。これにより、画素形成領域に、第１絶縁膜（シリコン酸化膜４２１）と第２絶縁膜（シリコン酸化膜４２２）とから構成される素子分離部４２０が形成される。

その後、Ｎ型拡散領域３１１上に図示しないＰ型電荷蓄積領域が形成される。Ｎ型拡散領域３１１は、画素形成領域において形成されるフォトダイオードの一部を構成する領域である。なお、必要に応じて、素子分離部４２０の下部に、Ｐ型不純物拡散層３１２に接するように、チャネルストッパが形成される。チャネルストッパは、Ｐ型不純物層から構成される。

そして、図２の画素セル２００に示される、転送トランジスタ３２０、増幅トランジスタ３３０およびリセットトランジスタ３４０、フローティングディフュージョン３５０等が形成される。また、撮像部１１０に含まれる図示しない電極等も形成される。これにより、撮像部１１０が形成される。

そして、図１の垂直走査回路１２１、水平走査回路１２２および増幅回路１３０等も形成される。これにより、固体撮像装置１０００が形成される。

なお、本実施の形態では、半導体基板５００の表面部に、素子分離部４２０を形成する場合について説明したが、これに限定されない。例えば、半導体基板５００上に形成されたエピタキシャル層に、素子分離部４２０が設けられてもよい。この場合、半導体基板５００の表面部とエピタキシャル層とをまとめて半導体層と見なす。

また、本実施の形態では、ＣＭＯＳイメージセンサにおける画素形成領域に形成される素子分離部について記述したが、周辺回路領域、また他のシステムＬＳＩ等他のデバイスにも、本実施の形態の素子分離部は、適用できる。

以上説明したように、本実施の形態では、溝４１０内に素子分離部４２０を形成する際において、シリコン酸化膜４２１（第１絶縁膜）上を、シリコン酸化膜４２２（第２絶縁膜）で覆う。シリコン酸化膜４２１は、オゾンを含むガスとＴＥＯＳとの混合ガスを用いたＣＶＤ法により形成される。この場合、シリコン酸化膜４２１は、Ｏ₃−ＴＥＯＳシリコン酸化膜である。したがって、シリコン酸化膜４２１は、高アスペクト比を有する微細な溝４１０内への埋め込み性に優れている。

しかしながら、シリコン酸化膜４２１は、フッ酸の希釈液に対しエッチングレートが大きい。また、シリコン酸化膜４２１は、当該シリコン酸化膜４２１の密度は、シリコン酸化膜４２２の密度より低い。すなわち、シリコン酸化膜４２１は、緻密性が低い。

また、シリコン酸化膜４２２は、高密度プラズマＣＶＤ法により形成される。したがって、シリコン酸化膜４２２は、シリコン酸化膜４２２は、当該シリコン酸化膜４２２の密度は、シリコン酸化膜４２１の密度より大きい。すなわち、シリコン酸化膜４２２は、緻密性が高い。

そのため、素子分離部４２０が形成された後、例えば、ゲート酸化膜が形成される前に行われる、半導体基板５００の表面のシリコン酸化膜が除去される工程等において、仮に、シリコン酸化膜４２２（第２絶縁膜）の上部分がエッチングされたとしても、当該エッチングによる、シリコン酸化膜４２２（第２絶縁膜）からシリコン酸化膜４２１（第１絶縁膜）に加わる力を大幅に低減させることができる。これにより、シリコン酸化膜４２１に接する溝４１０の内部の表面が傷つく可能性を大幅に低減することができる。

また、シリコン酸化膜４２１（第１絶縁膜）が大きくエッチングされることを防ぐことができる。したがって、当該エッチングにより、溝４１０の外部に接する半導体基板５００の表面に、異常な凹凸が発生するのを防ぐことができる。すなわち、溝４１０の周辺の素子（例えば、フォトダイオード３１０）に不具合が発生することを防ぐことができる。当該不具合は、例えば、素子の一部が破損するという不具合である。

その結果、ＭＯＳ型トランジスタのゲート電極等の形成におけるリソグラフィー工程のフォーカス位置ずれによる寸法ばらつき、ひいてはそれに伴うエッチング工程での断線、また、不要なゲート電極材料の残渣による電気的なショート等の不具合等の発生を防ぐことができる。

高密度プラズマＣＶＤ法により形成されるシリコン酸化膜４２１が、高い緻密性を有するためには、９００℃以下の熱処理が行われればよい。このため、シリコン酸化膜４２１の形成時にすでに溝４１０の外部の側面に形成されているＰ型不純物拡散層３１２の横方向への拡大が防止される。したがって、フォトダイオードのようなセンサ部を形成するための面積が十分に確保できる。その結果、ＣＭＯＳイメージセンサの高感度化を実現することができる。

Ｏ₃−ＴＥＯＳシリコン酸化膜としてのシリコン酸化膜４２１の密度は、ＨＤＰ−ＣＶＤシリコン酸化膜としてのシリコン酸化膜４２２の密度より小さい。したがって、シリコン酸化膜４２１は、シリコン酸化膜４２２より、シリコンに加える力が小さい、すなわち、シリコンに対するストレスが小さい。また、シリコン酸化膜４２１の体積は、シリコン酸化膜４２２の体積より大きい。

そのため、シリコン酸化膜４２１（第１絶縁膜）により溝４１０に加わる力は、シリコン酸化膜４２２（第２絶縁膜）により溝４１０に加わる力より小さい。そのため、シリコン酸化膜４２１（第１絶縁膜）により溝４１０の内部の下方に加わる力を小さくすることができる。

そのため、フォトダイオードを他の素子から分離するための素子分離部４２０による半導体基板５００へ加わる力を低減させることができる。その結果、半導体基板５００に加わる力により、不具合が発生する確率を低減することができる。当該不具合は、例えば、半導体基板５００に加わる力（ストレス）により、半導体基板５００が破損するという不具合である。また、当該不具合は、例えば、半導体基板５００に加わる力（ストレス）により、半導体基板５００に形成された素子が破損するという不具合である。

具体的には、内部に素子分離部４２０が形成された溝４１０周囲における、シリコン基板としての半導体基板５００に加わる力（ストレス）は、溝４１０内部の全てがシリコン酸化膜４２２により充填されている場合より、小さくなる。これにより、半導体基板５００に、結晶欠陥が発生する確率を大幅に低減できる。また、半導体基板５００に、仮に結晶歪が発生したとしても、当該結晶歪の大きさを大幅に小さくできる。その結果、ＣＭＯＳイメージセンサにおける、暗電流や白キズ数を大きく低減することができる。

したがって、素子を分離するための素子分離部４２０による不具合の発生確率を低減することができる。

さらに、ストレス（力）は、シリコンに対し伸張性（Ｔｅｎｓｉｌｅ）に働くため、画素セル２００内の各ＭＯＳ型トランジスタの電流駆動力を向上させることができるという利点も有している。

なお、本実施の形態の適用範囲は、ＣＭＯＳイメージセンサ等の固体撮像装置に限定されず、異なる機能を有する複数の回路領域が形成され、かつ、絶縁材料による素子分離部の形成が必要な他の半導体装置にも適用することができる。

以上、本発明における固体撮像装置及びその製造方法について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、あるいは異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、固体撮像装置、特にＣＭＯＳイメージセンサに対して有用である。また、本発明は、異なる機能を有する複数の回路領域が形成され、かつ、絶縁材料による素子分離部の形成が必要な他の半導体装置にも適用することができる。

１１０ 撮像部
１２１ 垂直走査回路
１２２ 水平走査回路
１３０ 増幅回路
２００ 画素セル
３１０ フォトダイオード
３１１ Ｎ型拡散領域
３１２，３１３ Ｐ型不純物拡散層
３２０ 転送トランジスタ
３３０ 増幅トランジスタ
３４０ リセットトランジスタ
３５０ フローティングディフュージョン
４２０ 素子分離部
４２１，４２２，４３１，５１０ シリコン酸化膜
５００ 半導体基板
５２０ シリコン窒化膜
１０００ 固体撮像装置

Claims (7)

1. 入射光を光電変換するためのフォトダイオードが内部に形成された半導体基板と、
   前記フォトダイオードを他の素子から分離するための素子分離部とを備え、
   前記素子分離部は、該素子分離部の少なくとも一部が、前記半導体基板に形成された溝の内部に充填されるように形成され、
   前記素子分離部は、
   前記溝の内部の下方に形成された第１絶縁膜と、
   前記第１絶縁膜上に形成され、前記溝の内部の上方に形成された第２絶縁膜とから構成され、
   前記第１絶縁膜の密度は、前記第２絶縁膜の密度より小さい、
   固体撮像装置。
2. 前記第１絶縁膜の体積は、前記第２絶縁膜の体積より大きい
   請求項１に記載の固体撮像装置。
3. 前記第１絶縁膜は、オゾンを含むガスとＴＥＯＳ（Tetra Ethyl Ortho Silicate）との混合ガスを用いたＣＶＤ法により形成される
   請求項１または２に記載の固体撮像装置。
4. 前記第２絶縁膜は、高密度プラズマＣＶＤ法により形成される
   請求項１〜３のいずれかに記載の固体撮像装置。
5. 前記フォトダイオードは、第１導電型の不純物を含む領域と、該第１導電型の逆の導電型である第２導電型の不純物を含む領域とから構成され、
   前記第２導電型の不純物を含む領域は、前記第１導電型の不純物を含む領域の上方であって、前記半導体基板の表面部に形成される、
   請求項１〜４のいずれかに記載の固体撮像装置。
6. 半導体基板にフォトダイオードを形成する工程と、
   前記半導体基板のうち、前記第１導電型の不純物が注入された領域に溝を形成する工程と、
   前記溝の外部の側面および底面を覆うように、前記第１導電型の逆の導電型である第２導電型の不純物を前記半導体基板に注入する工程と、
   オゾンを含むガスとＴＥＯＳとの混合ガスを用いたＣＶＤ法により、前記溝の内部の下方に、前記フォトダイオードを他の素子から分離するための素子分離部の一部である第１絶縁膜を形成する工程と、
   高密度プラズマＣＶＤ法により、前記溝の内部の上方であって、前記第１絶縁膜上に、前記素子分離部の一部である第２絶縁膜を形成する工程とを含む
   固体撮像装置の製造方法。
7. 前記第２絶縁膜を形成する工程の後に、９００℃以下の熱処理を行う工程をさらに含む
   請求項６に記載の固体撮像装置の製造方法。

Images