TWI455293B

TWI455293B - 在成像器中形成深隔離的方法

Info

Publication number: TWI455293B
Application number: TW099146711A
Authority: TW
Inventors: Hung Q Doan; Eric G Stevens
Original assignee: Omnivision Tech Inc
Priority date: 2009-12-30
Filing date: 2010-12-29
Publication date: 2014-10-01
Also published as: WO2011090602A1; US8048711B2; TW201140814A; US20110159635A1

Description

在成像器中形成深隔離的方法

本發明大體上係關於影像感測器，且更特定言之，本發明係關於一種用於形成影像感測器中之光偵測器及隔離區之方法。又更特定言之，本發明係關於一種用於形成影像感測器中之深光偵測器及深隔離區之方法。

一典型電子影像感測器含有一像素陣列。各像素含有一感光區(稱為一光偵測器)及一元件以轉移或讀出該光偵測器中所收集之電荷。一光偵測器係一簡單PN或NP二極體。一電子感測光偵測器大體上包含佈置在一p型基板或一p型井內側之一單一n型植入物。替代地，一電洞感測光偵測器具有形成於一n型基板或n型井內側之一型植入物。除二極體植入物外，具有與光偵測器之導電類型相反之一導電類型的一淺釘紮植入物係放置在基板表面處。釘紮層釘紮表面電位並減少由表面狀態引起之暗電流產生。

圖1係根據先前技術之一第一影像感測器之一橫截面圖。影像感測器100包含二極體植入物102及釘紮層104，其等一起形成光偵測器106。隔離區108係佈置於光偵測器106之間以使各光偵測器與相鄰光偵測器電隔離。由二極體植入物102收集及儲存空乏深度110中所產生之光生電荷載子。在任何給定光偵測器下，空乏深度110下方所產生之光生電荷載子可擴散至一相鄰光偵測器(稱為電串擾之一非所欲效應)。

用於減少電串擾之一技術為將空乏深度110更深地推進至基板112中。此可藉由將光植入物之一級聯或鏈添加至主二極體植入物而完成。此技術在美國專利申請公開案US 2007/0069260中加以揭示。

為有效隔離深鏈光偵測器，隔離區亦需要一鏈植入以形成更深隔離區。圖2中顯示此結構。影像感測器200包含形成於基板206中之二極體植入物202a、202b、202c、202d及隔離植入物204a、204b、204c、204d。集體地，二極體植入物202a、202b、202c、202d形成深光偵測器208，且隔離植入物204a、204b、204c、204d形成深隔離區210。

圖3至圖5係用於形成圖2中所示之光偵測器及隔離區之一方法之橫截面圖。在圖3中，已扼要處理基板206，其中下一製造步驟為執行隔離區植入。基板206具有在表面上之一網篩墊氧化物300。一遮蔽層302係沈積在基板206上方且經圖案化以提供暴露墊氧化物300之表面的開口304。其餘遮蔽層302係定位在不會被植入之影像感測器之部分上方。所以，其餘遮蔽層302具有足夠厚以阻擋植入物之一厚度，例如2微米至3微米。

接著，如圖4中所示，執行一系列植入(以箭頭表示)以將摻雜劑植入至基板206中並形成隔離植入物204a、204b、204c、204d。用一不同能量來執行各植入，使得該等摻雜劑將駐留在基板206內之不同深度處。在該等隔離植入物之形成(諸如閘極之形成)後執行額外製造步驟，但為簡單及為便於理解，自此描述省略此等步驟。

接著，移除遮蔽層302，且一新遮蔽層500係沈積在基板206上方且經圖案化以形成開口502(參閱圖5)。執行一系列植入(以箭頭表示)以將摻雜劑植入至基板206中並形成二極體植入物202a、202b、202c、202d。用一不同能量來執行各植入，使得該等摻雜劑將駐留在基板內之不同深度處。接著，移除遮蔽層500且獲得圖2中所示之結構。

一設計目標為最大化光偵測器區之尺寸以最大化像素靈敏度及電荷處理能力。基於此，使隔離區之尺寸保持為一最小值。對於小至1.4微米之一像素尺寸，0.3微米至0.4微米之間之一隔離寬度並不罕見。但若非不可能，否則難以在具有一2微米至4微米厚度之一光阻劑中將開口304(圖3)圖案化至此一最小形體尺寸。通常將隔離區摻雜劑以一7度傾斜植入至基板中。但就0.3微米至0.4微米之一最小形體尺寸而言，且就高的寬高比而言，植入角需要具有一0度傾斜以允許將植入物植入至基板206中。否則，將藉由遮蔽效應而遮蔽植入物，此可導致橫跨基板206之植入溝道變動。另外，光阻劑輪廓趨向於具有相對於側面之一80度側坡。因為遮蔽層非常厚，所以光阻劑302頂部之開口遠寬於底部之開口以獲得期望之最小形體尺寸。

一影像感測器包含具有一基板層及形成於該基板層中之複數個像素的一成像區。該成像區中之多個像素各包含形成於該基板層中之一光偵測器。藉由執行至該基板層中之一第一導電類型之一或多個摻雜劑之一系列植入而在該基板層中形成隔離層。用不同於該系列中其他隔離層植入之一能量來執行各隔離層植入，且各隔離層植入將該一或多個摻雜劑植入至整個成像區中。另外，可視情況用不同於該系列中其他隔離層植入之一摻雜劑劑量來執行各隔離層植入。

接著，藉由執行至基板層之各像素中之一第二導電類型之一或多個摻雜劑之一系列植入而在基板層中形成光偵測器。用不同於該系列中其他光偵測器植入之一能量來執行各光偵測器植入。另外，可視情況用不同於該系列中其他光偵測器植入之一摻雜劑劑量來執行各光偵測器植入。

參考以下圖式而更好理解本發明之實施例。圖式之元件未必按相對彼此之比例繪製。

在整個說明書及申請專利範圍中，若上下文無清楚指示，則以下術語採用與本文明確相關聯之含義。「一」及「該」之含義包含複數參考，「在...中」之含義包含「在...中」及「在...上」。術語「連接」意謂連接項之間之一直接電連接或通過一或多個被動或主動中間裝置之一間接連接。術語「電路」意謂一單一組件或連接在一起以提供一期望功能之多個組件(主動或被動)。術語「信號」意謂至少一電流、電壓或資料信號。

另外，參考(若干)圖式之所述定向而使用方向術語，諸如「上」、「上方」、「頂」、「底」。因為可以大量不同定向定位本發明之實施例之組件，所以方向術語僅為說明之目的而使用且絕非意指限制。當結合一影像感測器晶圓或對應影像感測器之層而使用時，意欲方向術語被廣義解釋，且因此不應被解譯為排除一或多個介入層或其他介入影像感測器特徵或元件之存在。因此，可藉由一或多個額外層而將在本文中描述為形成於另一層上或形成於另一層上方之一給定層與後一層隔開。

最後，應瞭解術語「基板層」為一基於半導體之材料，包含(但不限於)矽、絕緣體上矽(SOI)技術、藍寶石上矽(SOS)技術、經摻雜及未經摻雜半導體、形成於一半導體基板上之磊晶層或形成於一半導體基板或磊晶層中之井區及其他半導體結構。

參考圖式，所有視圖中相同元件符號指示相同零件。

圖6係根據本發明之一實施例中之一影像擷取裝置之一簡化方塊圖。在圖6中，影像擷取裝置600係實施為一數位相機。熟習此項技術者將認識到，一數位相機僅為可利用併入本發明之一影像感測器的一影像擷取裝置之一實例。其他類型之影像擷取裝置(諸如(例如)行動電話相機、掃描器及數位視訊攝錄影機)可與本發明一起使用。

在數位相機600中，將來自一主場景之光602輸入至一成像級604。成像級604可包含習知元件，諸如一透鏡、一中性密度濾光器、一虹膜及一快門。光602藉由成像級604而聚焦以在影像感測器606上形成一影像。影像感測器606藉由將入射光轉換為電信號而擷取一或多個影像。數位相機600進一步包含處理器608、記憶體610、顯示器612及一或多個額外輸入/輸出(I/O)元件614。雖然在圖6之實施例中顯示為單獨元件，但成像級604可與數位相機600之影像感測器606及可能的一或多個額外元件整合在一起以形成一相機模組。例如，在根據本發明之實施例中，一處理器或一記憶體可與一相機模組中之影像感測器606整合在一起。

處理器608可實施為(例如)一微處理器、一中央處理單元(CPU)、一特定應用積體電路(ASIC)、一數位信號處理器(DSP)或其他處理裝置、或多個此等裝置之組合。可由自處理器608供應之時序信號或其他信號控制成像級604及影像感測器606之各種元件。

記憶體610可組態為任何類型之記憶體，諸如(例如)以任何方式組合之隨機存取記憶體(RAM)、唯讀記憶體(ROM)、快閃記憶體、基於磁碟之記憶體、可移除式記憶體或其他類型之儲存元件。由影像感測器606擷取之一給定影像可藉由處理器608而儲存在記憶體610中且呈現在顯示器612上。顯示器612通常為一主動矩陣彩色液晶顯示器(LCD)，但可使用其他類型之顯示器。額外I/O元件614可包含(例如)各種螢幕上控制件、按鈕或其他使用者介面、網路介面或記憶卡介面。

應瞭解圖6中所示之數位相機可包括熟習此項技術者已知之一類型的額外或替代元件。元件(本文中未具體顯示或描述)可選自此項技術中已知之元件。如先前所注釋，可在各種影像擷取裝置中實施本發明。另外，可以由一影像擷取裝置之一或多個處理元件執行之軟體形式至少部分實施本文中所述實施例之某些態樣。可參考本文中所提供之教示以一簡易方式實施此軟體，如熟習此項技術者所瞭解。

現參考圖7，圖中顯示根據本發明之一實施例中之適於用作為影像感測器606之一影像感測器之一俯視圖之一簡化方塊圖。影像感測器700包含形成一像素陣列702之通常成列及行配置之大量像素701。在本文中，該像素陣列702被定義為成像區。影像感測器700進一步包含行解碼器704、列解碼器706、數位邏輯708、多個類比或數位輸出電路710及時序產生器712。像素陣列702中之各行像素係電連接至一輸出電路710。時序產生器712產生自像素陣列702讀出信號所需的信號。

在根據本發明之一實施例中，影像感測器700係實施為一x-y可定址影像感測器，諸如(例如)一互補金屬氧化物半導體(CMOS)影像感測器。因此，行解碼器704、列解碼器706、數位邏輯708、類比或數位輸出通道710及時序產生器712係實施為可操作地連接至像素陣列702之標準CMOS電子電路。

可以儲存在記憶體610中(參閱圖6)且由處理器608執行之軟體形式至少部分實施與像素陣列702之取樣及讀出及對應影像資料之處理相關聯之功能性。例如在具有像素陣列之光偵測器及其他元件的一共同積體電路上，取樣及讀出電路之部分可配置在影像感測器700外部或與像素陣列702形成一體。熟習此項技術者將認識到，可在根據本發明之其他實施例中實施其他周邊電路組態或架構。

圖8係根據本發明之一實施例中之一影像感測器之一橫截面圖。影像感測器800包含由二極體植入物802a、802b、802c、802d形成之深光感測器801及由隔離層804a、804b、804c、804d形成之深隔離區803。深光偵測器801及深隔離區803係形成於基板層806中。在圖8所示之實施例中，基板層806係實施為一塊狀半導體基板。

基板層806及隔離層804a、804b、804c、804d包含相同導電類型之一或多個摻雜劑，而二極體植入物802a、802b、802c、802d包含與基板層806及隔離層804a、804b、804c、804d之導電類型相反之一導電類型之一或多個摻雜劑。在根據本發明之一實施例中，基板層806及隔離層804a、804b、804c、804d包含p導電類型之一或多個摻雜劑，且二極體植入物802a、802b、802c、802d包含n導電類型之一或多個摻雜劑。在根據本發明之另一實施例中，基板層806及隔離層804a、804b、804c、804d包含n導電類型之一或多個摻雜劑，且二極體植入物802a、802b、802c、802d包含p導電類型之一或多個摻雜劑。

圖9至圖10係用於形成圖8中所示之光偵測器及隔離區之一方法之橫截面圖。通常，一遮蔽層(諸如一光阻劑)(圖中未顯示)係沈積在基板層900上方且經圖案化以暴露整個成像區。該遮蔽層可保持在一影像感測器之其他區上方。在整個成像區中，將一或多個摻雜劑植入至基板層900中以形成隔離層902a、902b、902c、902d(參閱圖9)。箭頭904表示該一或多個摻雜劑之植入。基板層900之導電類型係與經植入以形成隔離層902a、902b、902c、902d之該一或多個摻雜劑之導電類型相同之類型。

對於各隔離層，用以將一或多個摻雜劑植入至基板900中之能量為不同。用以植入形成隔離層902d之摻雜劑或若干摻雜劑的能量大於用以植入形成隔離層902c之摻雜劑或若干摻雜劑的能量。類似地，用以植入形成隔離層902c之一或多個摻雜劑的能量大於用以植入形成隔離層902b之摻雜劑或若干摻雜劑的能量。且用以植入形成隔離層902b之摻雜劑或若干摻雜劑的能量大於用以植入形成隔離層902a之一或多個摻雜劑的能量。

在根據本發明之一實施例中，首先形成隔離層902d，接著為隔離層902c、902b及902a。因此，首先執行使用最高級能量之植入，接著為使用逐漸減少能量之植入。在根據本發明之另一實施例中，首先形成隔離層902a，接著為隔離層902b、902c及902d。因此，首先執行使用最低級能量之植入，接著為使用逐漸增多能量之植入。

另外，可視情況用不同於系列中其他隔離層植入之一摻雜劑劑量來執行各隔離層植入。

在製造流程之此階段，於隔離植入物之形成後執行額外處理步驟。該等額外處理步驟包含(但不限於)介電層之形成及閘極電極之形成，但為簡單及為便於理解，自此描述省略此等步驟。

接著，如圖10中所示，一遮蔽層1000係沈積在基板層900上且經圖案化以形成開口1002。在根據本發明之一實施例中，遮蔽層1000係實施為一光阻劑。在其他實施例中，遮蔽層1000係組態為一硬遮蔽層。可用作為一硬遮蔽層之材料之實例包含(但不限於)一金屬、氧化物、氮化物或多晶矽。

接著，一或多個摻雜劑被植入通過開口1002且至基板層900中以形成光偵測器1004a、1004b、1004c、1004d。箭頭1006表示該一或多個摻雜劑之植入。二極體植入物1004a、1004b、1004c、1004d之導電類型係與基板900及隔離層902a、902b、902c、902d之導電類型相反。

對於各二極體植入物，用以將一或多個摻雜劑植入至基板900中之能量為不同。用以植入形成二極體植入物1004d之摻雜劑或若干摻雜劑的能量大於用以植入形成二極體植入物1004c之摻雜劑或若干摻雜劑的能量。類似地，用以植入形成二極體植入物1004c之一或多個摻雜劑的能量大於用以植入形成二極體植入物1004b之摻雜劑或若干摻雜劑的能量。且用以植入形成二極體植入物1004b之摻雜劑或若干摻雜劑的能量大於用以植入形成二極體植入物1004a之一或多個摻雜劑的能量。

在根據本發明之一實施例中，首先形成二極體植入物1004d，接著為二極體植入物1004c、1004b、1004a。因此，首先執行使用最高級能量之植入，接著為使用逐漸減少能量之植入。在根據本發明之另一實施例中，首先形成二極體植入物1004a，接著為光偵測器1004b、1004c、1004d。因此，首先執行使用最低級能量之植入，接著為使用逐漸增多能量之植入。

另外，可視情況用不同於系列中其他二極體植入之一摻雜劑劑量來執行各二極體植入。

在根據本發明之一實施例中，隔離層植入物中之摻雜位準低於二極體植入物中之摻雜位準。此允許二極體植入物中之摻雜位準超過隔離層植入物之摻雜位準，使得二極體植入物之淨摻雜具有與二極體植入物中之導電類型相同之導電類型。

圖11係根據本發明之一實施例中之一第二影像感測器之一橫截面圖。在此實施例中，基板層包含形成(例如生長)於基板1102上方之一磊晶層1100。在根據本發明之一實施例中，磊晶層1100係形成於基板1102之整個表面上方，使得磊晶層1100係橫向連續且延伸橫跨整個成像區及該影像感測器。

使用圖9及圖10中所示之方法，在磊晶層1100中形成隔離層1104a、1104b、1104c、1104d及二極體植入物1106a、1106b、1106c、1106d。二極體植入物1106a、1106b、1106c、1106d之導電類型係與隔離層1104a、1104b、1104c、1104d及磊晶層1100之導電類型相反。基板1102可具有與磊晶層1100相同或相反之導電類型。

現參考圖12，圖中顯示根據本發明之一實施例中之一第三影像感測器之一橫截面圖。在此實施例中，基板層包含形成於基板1202上方之一磊晶層1200及形成於磊晶層1200中之一內埋井1204。內埋井1204通常僅形成於該影像感測器之成像區中。在根據本發明之一實施例中，內埋井1204係橫向連續且延伸橫跨整個成像區。

使用圖9及圖10中所示之方法，在內埋井1204中形成隔離層1206a、1206b、1206c、1206d及二極體植入物1208a、1208b、1208c、1208d。內埋井1204及隔離層1206a、1206b、1206c、1206d具有相同導電類型。二極體植入物1208a、1208b、1208c、1208d、磊晶層1200及基板1202之導電類型係與隔離層1206a、1206b、1206c、1206d及內埋井1204之導電類型相反。

圖13係用於圖1中所示之先前技術影像感測器之一摻雜輪廓圖之一圖形說明。在圖13之實施例中，影像感測器中之各像素係實施為一1.4微米像素。對於圖1之先前技術結構，光偵測器102與基板112之間之冶金接面1300延伸約0.8微米之一深度，同時隔離區108延伸約1.1微米之一深度。

現參考圖14，圖中顯示用於圖8中所示之影像感測器之一摻雜輪廓圖之一圖形描繪。在圖14之實施例中，影像感測器中之各像素係實施為一1.4微米像素。二極體植入物802a、802b、802c、802d與基板806(圖14中未顯示806)之間之接面1400延伸約1.9微米之一深度，同時隔離層804a、804b、804c、804d延伸約1.95微米之一深度。二極體植入物802a、802b、802c、802d更深地延伸至基板806中，藉此允許空乏區延伸一更大深度以用於光子吸收，此增加空乏深度以下所產生之載子擴散至光偵測器空乏區之可能性。

圖15係用於圖1中所示之先前技術影像感測器之一維靜電電位圖之一圖形說明。圖15顯示向下通過光偵測器102之中心之所得電位輪廓。在先前技術結構中，空乏深度1500約為1.5微米。

現參考圖16，圖中顯示用於圖8中所示之影像感測器之一維靜電電位圖之一圖形描繪。圖16顯示向下通過深光偵測器801之中心之所得電位輪廓。空乏深度1600延伸約2.2微米。佈置於0.8微米至2.2微米之間之電場極大改良先前技術結構，如圖中之增大坡度所證明。此經改良電場深度增加空乏深度，此導致在空乏深度內吸收光子之一更高可能性。

100．．．影像感測器

102．．．光偵測器

104．．．釘紮層

106．．．光偵測器

108．．．隔離區

110．．．空乏深度

112．．．基板

200．．．影像感測器

202a．．．二極體植入物

202b．．．二極體植入物

202c．．．二極體植入物

202d．．．二極體植入物

204a．．．隔離植入物

204b．．．隔離植入物

204c．．．隔離植入物

204d．．．隔離植入物

206．．．基板

208．．．深光偵測器

210．．．深隔離區

300．．．墊氧化物

302．．．遮蔽層

304．．．開口

500．．．遮蔽層

502．．．開口

600．．．影像擷取裝置

602．．．光

604．．．成像級

606．．．影像感測器

608．．．處理器

610．．．記憶體

612．．．顯示器

614．．．其他輸入/輸出

700．．．影像感測器

701．．．像素

702．．．像素陣列

704．．．行解碼器

706．．．列解碼器

708．．．數位邏輯

710．．．多個類比或數位輸出電路

712．．．時序產生器

800．．．影像感測器

801．．．深光偵測器

802a．．．二極體植入物

802b．．．二極體植入物

802c．．．二極體植入物

802d．．．二極體植入物

803．．．深隔離區

804a．．．隔離層

804b．．．隔離層

804c．．．隔離層

804d．．．隔離層

900．．．基板層

902a．．．隔離層

902b．．．隔離層

902c．．．隔離層

902d．．．隔離層

904．．．表示植入物系列之箭頭

1000．．．遮蔽層

1002．．．開口

1004a．．．二極體植入物

1004b．．．二極體植入物

1004c．．．二極體植入物

1004d．．．二極體植入物

1006．．．表示植入物系列之箭頭

1100．．．磊晶層

1102．．．基板

1104a．．．隔離層

1104b．．．隔離層

1104c．．．隔離層

1104d．．．隔離層

1106a．．．二極體植入物

1106b．．．二極體植入物

1106c．．．二極體植入物

1106d．．．二極體植入物

1200．．．磊晶層

1202．．．基板

1204．．．內埋井

1206a．．．隔離層

1206b．．．隔離層

1206c．．．隔離層

1206d．．．隔離層

1208a．．．二極體植入物

1208b．．．二極體植入物

1208c．．．二極體植入物

1208d．．．二極體植入物

1300．．．接面

1400．．．接面

1500．．．空乏深度

1600．．．空乏深度

圖1係根據先前技術之一第一影像感測器之一橫截面圖；

圖2係根據先前技術之一第二影像感測器之一橫截面圖；

圖3至圖5係用於形成圖2中所示之光偵測器及隔離區之一方法之橫截面圖；

圖6係根據本發明之一實施例中之一影像擷取裝置之一方塊圖；

圖7係根據本發明之一實施例中之適於用作為一影像感測器606之一影像感測器之一俯視圖之一簡化方塊圖；

圖8係根據本發明之一實施例中之一第一影像感測器之一橫截面圖；

圖9至圖10係用於形成圖8中所示之光偵測器及隔離區之一方法之橫截面圖；

圖11係根據本發明之一實施例中之一第二影像感測器之一橫截面圖；

圖12係根據本發明之一實施例中之一第三影像感測器之一橫截面圖；

圖13係用於圖1中所示之先前技術影像感測器之一摻雜輪廓圖之一圖形說明；

圖14係用於圖8中所示之影像感測器之一摻雜輪廓圖之一圖形描繪；

圖15係用於圖1中所示之先前技術影像感測器之一維靜電電位圖之一圖形說明；及

圖16係用於圖8中所示之影像感測器之一維靜電電位圖之一圖形描繪。