JP2016009692A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP2016009692A
JP2016009692A JP2014127706A JP2014127706A JP2016009692A JP 2016009692 A JP2016009692 A JP 2016009692A JP 2014127706 A JP2014127706 A JP 2014127706A JP 2014127706 A JP2014127706 A JP 2014127706A JP 2016009692 A JP2016009692 A JP 2016009692A
Authority
JP
Japan
Prior art keywords
movable charge
charge collection
movable
memory device
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014127706A
Other languages
English (en)
Other versions
JP2016009692A5 (ja
JP6286292B2 (ja
Inventor
谷口　泰弘
Yasuhiro Taniguchi
泰弘 谷口
泰彦 川嶋
Yasuhiko Kawashima
泰彦 川嶋
秀男 葛西
Hideo Kasai
秀男 葛西
裕 品川
Yutaka Shinagawa
裕 品川
櫻井　良多郎
Riyoutarou Sakurai
良多郎 櫻井
奥山　幸祐
Kosuke Okuyama
幸祐 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Floadia Corp
Original Assignee
Floadia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Floadia Corp filed Critical Floadia Corp
Priority to JP2014127706A priority Critical patent/JP6286292B2/ja
Priority to PCT/JP2015/067412 priority patent/WO2015194582A1/ja
Priority to US15/319,875 priority patent/US10680001B2/en
Priority to TW104119865A priority patent/TWI646662B/zh
Publication of JP2016009692A publication Critical patent/JP2016009692A/ja
Publication of JP2016009692A5 publication Critical patent/JP2016009692A5/ja
Application granted granted Critical
Publication of JP6286292B2 publication Critical patent/JP6286292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】メモリセルの高速動作を可能とし、絶縁層内の可動電荷がフローティングゲートに停留することで生じるメモリセルの閾値電圧の変動を抑制する不揮発性半導体記憶装置を提供する。【解決手段】不揮発性半導体記憶装置1は、可動電荷収集素子層24,25,26,27、可動電荷収集コンタクトCC1,CC2,CC3,CC4、可動電荷収集第1配線層32、可動電荷収集層間コンタクト、可動電荷収集第2配線層をフローティングゲート10a,10b周辺に設けた。活性領域の各面積を増加させずに、フローティングゲート10a,10bに集まる可動電荷の数を減らし、高速動作を可能とし、フローティングゲート10a,10bに絶縁層内の可動電荷が停留することで生じるメモリセル2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2lの閾値電圧の変動を抑制する。【選択図】図１

Description

本発明は不揮発性半導体記憶装置に関し、電荷が蓄積可能なフローティングゲートが行列状に配置された不揮発性半導体記憶装置に適用して好適なものである。
従来、不揮発性半導体記憶装置として、ビット線とワード線とが交差する各位置にメモリセルが配置された不揮発性半導体記憶装置が知られている（例えば、特許文献１参照）。ここで、このような従来のメモリセルは、例えば電荷が蓄積可能なフローティングゲートを備えた構成を有している。また、このような不揮発性半導体記憶装置は、各メモリセルのフローティングゲートや、これらメモリセルに接続されたビット線およびワード線等の各種配線が絶縁層に覆われており、当該絶縁層によって、メモリセル同士や、配線同士が互いに絶縁され得るように形成されている。
特開昭２００５-１７５４１１号公報
ここで、このような不揮発性半導体記憶装置は、当該不揮発性半導体記憶装置を製造する半導体製造プロセスにおいて、特に配線間の絶縁層内や、配線上の絶縁層内に、例えば水素イオン（H+）や、ナトリウムイオン（Na+）等の可動電荷が蓄積された状態で製造されることがある。このようなメモリセルでは、例えばフローティングゲートに電荷（例えば電子）が蓄積されたとき、絶縁層内に存在する正の可動電荷が拡散して当該フローティングゲートに停留したり、或いは当該フローティングゲート近傍の配線や、活性領域にも可動電荷が停留してしまうという現象が起こり得る。
ここで、フローティングゲート近傍に停留した可動電荷は、フローティングゲートを帯電させた状態と実質的に同じ効果を生み出す。そのため、例えば電荷注入トランジスタがＮ型ＭＯＳトランジスタで形成されたメモリセルでは、正の可動電荷がフローティングゲートに近接することで、電荷注入トランジスタや、読み出しトランジスタ、電荷引抜トランジスタの閾値電圧（以下、これを単にメモリセルの閾値電圧と呼ぶ）を実質的に下げる要因となり得る。特に近年の不揮発性半導体記憶装置では、全体として小型化が図られていることから、コントロールキャパシタ、電荷注入トランジスタ、読み出しトランジスタ、および電荷引抜トランジスタの各活性領域の面積も可能な限り小さくなるようにレイアウトされることが多い。
そのため、従来の不揮発性半導体記憶装置では、活性領域の面積が小さい分、絶縁層内の可動電荷が活性領域に停留し難いものの、その分、可動電荷の多くがフローティングゲートや、当該フローティングゲート近傍の配線に停留してしまう。その結果、このような不揮発性半導体記憶装置では、フローティングゲート近傍に停留する可動電荷の数が増加してしまい、メモリセルの閾値電圧の変動が大きくなってしまう傾向にある。特に単層のポリシリコンのみでメモリセルを形成する、特許文献１のような不揮発メモリにおいては、フローティングゲートの大半がコントロールゲートで被覆されるスタックゲート型の不揮発メモリと違い、フローティングゲートが配線間の絶縁層に対してむき出しの状態となるため、閾値電圧の変動がより顕著に発生する。そして、このようにメモリセルの閾値電圧が大きく変動してしまうと、メモリセルに蓄積された情報が反転してしまう等の障害が生じる可能性もあり、メモリセルに記憶された情報の信頼性に欠けるという問題があった。
その一方、このような問題への対策としては、不揮発性半導体記憶装置に形成される各活性領域の面積を増加させることにより相対的にフローティングゲートに集まる可動電荷の数を減らすことも考えられる。しかしながら、このような対策を施した不揮発性半導体記憶装置では、活性領域の面積を増加させた分だけ活性領域とウェルとの間の接合容量も増加してしまうため、その分、メモリセルの高速動作を維持し難いという問題がある。
そこで、本発明は以上の点を考慮してなされたもので、従来と同様にメモリセルの高速動作を可能としつつ、絶縁層内の可動電荷がフローティングゲートに停留することにより生じるメモリセルの閾値電圧の変動を抑制し得る不揮発性半導体記憶装置を提案することを目的とする。
かかる課題を解決するため本発明の不揮発性半導体記憶装置は、絶縁層に覆われて互いに電気的に絶縁された複数のフローティングゲートを備え、前記フローティングゲート毎にメモリセルを構成した不揮発性半導体記憶装置であって、行方向にて隣り合う前記フローティングゲート間の列間領域、およびまたは列方向にて隣り合う前記フローティングゲート間の行間領域に、前記絶縁層内に存在する可動電荷を引き寄せて、前記フローティングゲートへの該可動電荷の停留を抑制させる可動電荷収集素子が設けられていることを特徴とする。
本発明によれば、活性領域の各面積を増加させずに、フローティングゲートに集まる可動電荷の数を減らせることから、従来と同様にメモリセルの高速動作を可能としつつ、フローティングゲートに絶縁層内の可動電荷が停留することにより生じるメモリセルの閾値電圧の変動を抑制し得る。
本発明による不揮発性半導体記憶装置のレイアウト構成を示す概略図である。 図１に示す直線L2での断面構成を示す側断面図である。 可動電荷収集素子層、可動電荷収集コンタクト、および可動電荷収集第1配線層のみを設けたときの構成を示す側断面図である。 可動電荷収集素子層を設けずに、可動電荷収集コンタクト、可動電荷収集第1配線層、可動電荷収集層間コンタクト、および可動電荷収集第2配線層のみを設けたときの構成を示す側断面図である。 可動電荷収集素子層のみを設けたときの構成を示す側断面図である。 フローティングゲート近傍に存在する正の可動電荷がフローティングゲートに集まる様子を示す概略図である。 コントロールキャパシタへ調整電圧を印加する構成を示す概略図である。 コントロールキャパシタへ調整電圧を印加したときの正の可動電荷の様子を示す概略図である。
以下図面に基づいて本発明の実施の形態を詳述する。
図１において、1は本発明の不揮発性半導体記憶装置を示し、複数のメモリセル2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2lが行列状（3行4列）に配置された構成を有している。なお、これらメモリセル2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2lは全て同一構成を有しているが、図１に示す3行目のメモリセル2i,2j,2k,2lについては、2行目のメモリセル2e,2f,2g,2hと隣り合うように配置された一部の構成（コントロールキャパシタ4（後述する））だけを図示している。ここでは、このうち1行目のメモリセル2a,2b,2c,2dと、2行目のメモリセル2e,2f,2g,2hに着目して以下説明する。
実際上、各メモリセル2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2lは、コントロールキャパシタ4と、電荷注入トランジスタ5と、スイッチトランジスタ6と、読み出しトランジスタ7と、電荷引抜トランジスタ8とを有している。各メモリセル2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2lは、これらコントロールキャパシタ4と、電荷注入トランジスタ5と、読み出しトランジスタ7と、電荷引抜トランジスタ8とで1つのフローティングゲート10aまたはフローティングゲート10bを共有しており、スイッチトランジスタ6にスイッチゲート20aまたはスイッチゲート20bが設けられた構成を有する。
なお、フローティングゲート10aとフローティングゲート10bは、例えば行方向にて隣り合うメモリセル2a,2b間や、メモリセル2b,2c間、メモリセル2c,2d間の各境界を基準に折り返した対称的な形状を有しており、これらフローティングゲート10aとフローティングゲート10bとが行方向にて交互に配置されている。また、スイッチゲート20aとスイッチゲート20bも、例えば行方向にて隣り合うメモリセル2a,2b間や、メモリセル2b,2c間、メモリセル2c,2d間の各境界を基準に折り返した対称的な形状を有しており、これらスイッチゲート20aとスイッチゲート20bとが行方向にて交互に配置されている。
この場合、フローティングゲート10aとフローティングゲート10bは、拡幅領域11と、当該拡幅領域11よりも幅が狭い狭幅領域12とを有しており、狭幅領域12よりも幅が広い拡幅領域11がコントロールキャパシタ4のゲート電極となり、拡幅領域11よりも幅の狭い狭幅領域12が電荷注入トランジスタ5や、読み出しトランジスタ7、電荷引抜トランジスタ8の各ゲート電極となり得る。
因みに、図１では、コントロールキャパシタ4に配置される拡幅領域11と、コントロールキャパシタ4が形成された第1活性領域15との交差面積が、電荷注入トランジスタ5や電荷引抜トランジスタ8に配置される狭幅領域12と、これら電荷注入トランジスタ5や電荷引抜トランジスタ8が形成された第2活性領域16、第4活性領域21との交差面積の合計よりも大きく形成されている。これにより、例えばメモリセル2aでは、コントロールキャパシタ4の拡幅領域11と第1活性領域15との交差面積を大きくした分だけ、コントロールキャパシタ4が形成された第1活性領域15からフローティングゲート10bへ電位が伝わり易くなり、データを書き込む際、電荷注入トランジスタ5の狭幅領域12にて大容量のトンネル電流を発生させ、当該電荷注入トランジスタ5のチャネル領域にてフローティングゲート10bに多くの電荷を注入し得るようになされている。
ここで、この実施の形態の場合、不揮発性半導体記憶装置1は、第1導電型ウェルWa1、第2導電型ウェルWb1、第1導電型ウェルWa2、第2導電型ウェルWb2、および第1導電型ウェルWa3（以下、これらをまとめて単にウェルとも呼ぶ）が半導体基板（図示せず）上に順に配置されており、これら第1導電型ウェルWa1,Wa2,Wa3および第2導電型ウェルWb1,Wb2上に、例えばシリコン酸化物でなる素子分離層EIが形成されている。なお、この実施の形態の場合、Ｎ型の第1導電型ウェルWa1,Wa2,Wa3を適用し、Ｐ型の第2導電型ウェルWb1,Wb2を適用する場合について述べるが、本発明はこれに限らず、Ｐ型の第1導電型ウェルWa1,Wa2,Wa3を適用し、Ｎ型の第2導電型ウェルWb1,Wb2を適用してもよい。
不揮発性半導体記憶装置1は、このうち第1導電型ウェルWa1、第2導電型ウェルWb1、および第1導電型ウェルWa2に亘ってメモリセル2a,2b,2c,2dが並列に形成されており、さらに、この第1導電型ウェルWa2を共有し、当該第1導電型ウェルWa2、次の第2導電型ウェルWb2、および第1導電型ウェルWa3に亘って次の行のメモリセル2e,2f,2g,2hが並列に形成されている。
実際上、第1導電型ウェルWa1には、メモリセル2a,2b,2c,2dに亘って行方向に延びた第1活性領域15が形成されており、これらメモリセル2a,2b,2c,2dの各コントロールキャパシタ4が第1活性領域15に形成されている。この第1活性領域15には、各メモリセル2a,2b,2c,2d毎にフローティングゲート10a,10bの拡幅領域11が配置されている。なお、この第1活性領域15には、フローティングゲート10a,10bの拡幅領域11が配置された領域以外の領域にコンタクトC1が形成されており、配線としてコントロールゲート線（図示せず）が当該コンタクトC1に接続されている。これにより各メモリセル2a,2b,2c,2dには、コントロールゲート線に印加された電圧が、コンタクトC1および第1活性領域15を介して印加され得る。
また、この1行目の第1導電型ウェルWa1に隣接した第2導電型ウェルWb1には、各メモリセル2a,2b,2c,2d毎に第2活性領域16がそれぞれ配置されており、各メモリセル2a,2b,2c,2dの電荷注入トランジスタ5が対応する第2活性領域16にそれぞれ形成されている。この第2活性領域16には、各メモリセル2a,2b,2c,2d毎にフローティングゲート10aまたはフローティングゲート10bの狭幅領域12が配置され、フローティングゲート10a,10bの狭幅領域12が配置された領域以外の領域にそれぞれコンタクトC2が形成されている。
また、この第2活性領域16には、列方向のコンタクトC2毎に、異なる書き込みビット線（図示せず）が接続されており、書き込みビット線からコンタクトC2を介して各メモリセル2a,2b,2c,2d毎に所定の電圧が印加され得る。この場合、電荷注入トランジスタ5は、例えばデータ書き込み時、書き込みビット線から印加された電圧と、コントロールキャパシタ4に印加された電圧との差によって、フローティングゲート10a,10b内に電荷を注入してデータの書き込みを行い得る。
さらに、この第2導電型ウェルWb1には、第2活性領域16に加え、メモリセル2a,2b,2c,2dに亘って行方向に延びた第3活性領域18も配置されており、この第3活性領域18にメモリセル2a,2b,2c,2dのスイッチトランジスタ6および読み出しトランジスタ7がそれぞれ形成されている。第3活性領域18には、フローティングゲート10aまたはフローティングゲート10bの狭幅領域12が配置されているとともに、スイッチゲート20aまたはスイッチゲート20bが配置されている。
なお、スイッチゲート20a,20bには、スイッチゲート線（図示せず）に接続されたコンタクトC3が形成されており、当該スイッチゲート線に印加されたスイッチゲート電圧がコンタクトC3を介して印加され得る。また、第3活性領域18には、これらスイッチゲート20a,20bおよびフローティングゲート10a,10bが配置された領域以外の領域のうち、スイッチゲート20a,20b近傍に、読み出しビット線（図示せず）に接続されたコンタクトC4が形成され、一方、読み出しトランジスタ7のフローティングゲート10a,10b近傍に、ソース線（図示せず）に接続されたコンタクトC5が形成されている。
ここで、スイッチトランジスタ6は、読み出しトランジスタ7と直列接続されており、スイッチゲート20a,20bに印加されたスイッチゲート電圧によりオン動作し、当該読み出しトランジスタ7および読み出しビット線間を電気的に接続させ、フローティングゲート10a,10bでの電荷の蓄積の有無（データの書き込み有無）により、当該読み出しビット線の電圧を変化させ得る。不揮発性半導体記憶装置1は、データ読み出し時、このような読み出しビット線の電圧変化を基にフローティングゲート10a,10bに電荷が蓄積されているか否かを判別し得る。なお、この第3活性領域18には、ビット線に印加された電圧が、コンタクトC4を介して読み出しトランジスタ7に印加され得るようになされている。
この第2導電型ウェルWb1に隣接した次の2行目の第1導電型ウェルWa2には、隣り合うメモリセル2a,2bで共有した一の第4活性領域21が形成されているとともに、他で隣り合うメモリセル2c,2dで共有した他の第4活性領域21が形成されている。この一の第4活性領域21にはメモリセル2a,2bの各電荷引抜トランジスタ8が形成され、他の第4活性領域21にはメモリセル2c,2dの各電荷引抜トランジスタ8が形成されている。一および他の第4活性領域21には、例えばフローティングゲート10a,10bの狭幅領域12が配置されており、当該狭幅領域12が配置された領域以外の領域にコンタクトC6が形成されている。
各第4活性領域21には、コンタクトC6に消去ゲート線（図示せず）が接続されており、当該消去ゲート線に印加された電圧がコンタクトC6を介して印加され得る。この場合、電荷引抜トランジスタ8は、データ消去時、消去ゲート線から印加された電圧と、コントロールキャパシタ4に印加された電圧との差によって、フローティングゲート10a,10b内に蓄積されている電荷を引き抜き、メモリセル2a,2b,2c,2d等のデータ消去を行い得る。
ここで、このような不揮発性半導体記憶装置1において、行方向に並んで配置された1行目のメモリセル2a,2b,2c,2dと、これらメモリセル2a,2b,2c,2dに沿って同じく行方向に並んで配置された次の行（2行目）のメモリセル2e,2f,2g,2hは、これらメモリセル2a,2b,2c,2dと、メモリセル2e,2f,2g,2hとの境界線L1aを基準に折り返すように対称的に配置されている。これにより、不揮発性半導体記憶装置1では、1行目のメモリセル2a,2b,2c,2dの電荷引抜トランジスタ8が形成されている2行目の第1導電型ウェルWa2に、次の行（2行目）のメモリセル2e,2f,2g,2hの電荷引抜トランジスタ8も形成されており、異なる行に配置されたメモリセル2a,2b,2c,2dとメモリセル2e,2f,2g,2hとで1つの第1導電型ウェルWa2を共有している。
因みに、この2行目の第1導電型ウェルWa2に隣接した次の行の第2導電型ウェルWb2には、2行目のメモリセル2e,2f,2g,2hが形成される第3活性領域18と第2活性領域16とが配置されており、この2行目の第2導電型ウェルWb2に隣接した3行目の第1導電型ウェルWa3には、同じく2行目のメモリセル2e,2f,2g,2hが形成される第1活性領域15が形成されている。なお、2行目のメモリセル2e,2f,2g,2hが形成される、これら第1活性領域15、第2活性領域16、第3活性領域18、および第4活性領域21については説明の重複になるため、ここではその説明は省略する。
このような不揮発性半導体記憶装置1において、行方向に並んで配置された2行目のメモリセル2e,2f,2g,2hと、これらメモリセル2e,2f,2g,2hに沿って行方向に並んで配置された次の行（3行目）のメモリセル2i,2j,2k,2lも上述と同様に、これらメモリセル2e,2f,2g,2hと、メモリセル2i,2j,2k,2lとの境界線L1bを基準に折り返すように対称的に配置されている。これにより、不揮発性半導体記憶装置1では、2行目のメモリセル2e,2f,2g,2hのコントロールキャパシタ4が形成された3行目の第1導電型ウェルWa3に、次の行のメモリセル2i,2j,2k,2lのコントロールキャパシタ4も形成され得る。
ここで、上述したフローティングゲート10a,10bの拡幅領域11および狭幅領域12の配置構成について、さらに詳細に説明する。実際上、この実施の形態の場合、一のフローティングゲート10aには、例えば四辺状の拡幅領域11の一辺に沿って直線状の狭幅領域12が一体成形されている。これにより一のフローティングゲート10aには、拡幅領域11の一辺と対向する他辺側にて、拡幅領域11と狭幅領域12との幅の差分の距離でなる幅差領域が形成されている。一方、他のフローティングゲート10bには、拡幅領域11の他辺に沿って直線状の狭幅領域12が一体形成されており、拡幅領域11の一辺側にて、拡幅領域11と狭幅領域12との幅の差分の距離でなる幅差領域が形成されている。
この実施の形態の場合、1行1列目のメモリセル2aには、他のフローティングゲート10bが形成され、このメモリセル2aと隣り合った1行2列目のメモリセル2bには、一のフローティングゲート10aが形成されている。また、この1列2行目のメモリセル2bと隣り合った1行3列目のメモリセル2cには、他のフローティングゲート10bが再び形成され、さらにこのメモリセル2cと隣り合った1行4列目のメモリセル2dには、一のフローティングゲート10aが再び形成されている。
これにより、行方向にて隣り合うメモリセル2a,2b間では、他のフローティングゲート10bの直線状の他辺側と、一のフローティングゲート10aの直線状の一辺側とが所定の離間距離を設けて対向配置され得る。かくして、行方向に隣り合う一のメモリセル2a,2b間には、他のフローティングゲート10bの狭幅領域12と、一のフローティングゲート10aの狭幅領域12とが近づいた列間領域ER1が形成され得る。なお、第3活性領域18には、この列間領域ER1に位置する箇所にコンタクトC5が配置され得る。
かかる構成に加えて、本発明の不揮発性半導体記憶装置1は、この列間領域ER1にある第2導電型ウェルWb1の表面に可動電荷収集素子層24が配置されている。可動電荷収集素子である可動電荷収集素子層24は、例えばホウ素（B）,インジウム（In）等の不純物がドープされることにより形成されており、ウェル表面での電位の変化を抑制することにより、第1導電型ウェルWa1,Wa2,Wa3や、第2導電型ウェルWb1,Wb2、フローティングゲート10a,10b等を覆う絶縁層内に存在する可動電荷をより効率よく収集し得、フローティングゲート10a,10bや各種配線等に可動電荷が停留してしまうことを抑制し得る。
さらに、このような構成に加え、不揮発性半導体記憶装置1では、可動電荷収集素子層24の表面にCoSixやNiSix等のシリサイド層（図示しない）を形成してもよい。この場合、可動電荷収集素子層24では、シリサイド層によって、素子表面の抵抗が下がり、可動電荷をより効率よく収集し得る。
ここで、この実施の形態の場合、可動電荷収集素子層24は、長方形状に形成されており、その長手方向がフローティングゲート10a,10bの狭幅領域12の長手方向と並走するように配置されている。このように可動電荷収集素子層24は、列間領域ER1内において、フローティングゲート10a,10bの狭幅領域12に沿って配置されることで、フローティングゲート10a,10bの狭幅領域12近傍の絶縁層（図示せず）内の可動電荷を引き寄せて、フローティングゲート10a,10bの可動電荷の停留を抑制し得るように構成されている。
なお、この可動電荷収集素子層24は、フローティングゲート10a,10bと非接触に形成されているとともに、フローティングゲート10a,10bに接続された第1活性領域15と、第2活性領域16と、第3活性領域18とに対しても非接触に形成されており、メモリセル2a,2bでのデータ書き込み動作や、データ読み出し動作、データ消去動作に寄与するものではない。
ここで、列間領域ER1に形成される可動電荷収集素子層24は、フローティングゲート10a,10bの狭幅領域12の位置を基準に形成位置が選定されており、これらフローティングゲート10a,10bの両狭幅領域12からの距離が同じ距離に選定され、行方向にて隣り合うフローティングゲート10a,10b間の中心位置に配置されている。また、この可動電荷収集素子層24は、フローティングゲート10bに接続された第2活性領域16からの距離と、フローティングゲート10aに接続された第2活性領域16からの距離とが同じ距離に選定されており、隣り合う第2活性領域16間の中心位置に配置されている。
これにより、列間領域ER1に形成された可動電荷収集素子層24は、行方向にて隣り合う異なるメモリセル2a,2b(2c,2d、2e,2f、2g,2h)のフローティングゲート10b,10a両方に対し、その周辺の可動電荷を均一に引き寄せることができ、これらフローティングゲート10b,10a での可動電荷の停留を同時に抑制し得るようになされている。
かかる構成に加えて、可動電荷収集素子層24には、その表面に柱状の可動電荷収集コンタクトCC1が立設されている。ここで、可動電荷収集コンタクトCC1は、例えばタングステン（W）,銅（Cu）,アルミニウム（Al）等の金属部材により形成されており、可動電荷収集素子層24と同様に、絶縁層内に存在する可動電荷を収集し得るようになされている。ここで、この可動電荷収集コンタクトCC1も、可動電荷収集素子層24と同様に、フローティングゲート10a,10bの両狭幅領域12からの距離が同じ距離に選定されおり、行方向にて隣り合うフローティングゲート10a,10b間の中心位置に配置されている。
なお、この可動電荷収集コンタクトCC1も、フローティングゲート10a,10bと非接触に形成されているとともに、フローティングゲート10a,10bに接続された第1活性領域15や、第2活性領域16、第3活性領域18に対しても非接触に形成されており、メモリセル2a,2bでのデータ書き込み動作や、データ読み出し動作、データ消去動作に寄与するものではない。
一方、行方向にて隣り合う他のメモリセル2b,2c間には、一のフローティングゲート10aの幅差領域のある他辺側と、他のフローティングゲート10bの幅差領域のある一辺側とが対向配置されており、幅差領域が対向配置されている分、これら行方向にて対向配置された狭幅領域12間の離間距離が、同じく行方向にて対向配置された拡幅領域11間の離間距離よりも大きく形成された列間領域ER2が形成されている。因みに、この列間領域ER2には、第2活性領域16に形成されたコンタクトC2が配置されている。また、この列間領域ER2には、メモリセル2b,2cのスイッチゲート20a,20bが配置されているとともに、スイッチゲート20a,20b間の第3活性領域に、読み出しビット線（図示せず）が接続されたコンタクトC4が配置されている。
かかる構成に加えて、この列間領域ER2には、行方向にて隣り合うフローティングゲート10a,10bの拡幅領域11の狭幅領域12との幅差部分と、行方向で隣り合うフローティングゲート10a,10bの狭幅領域12と、第1活性領域15と、第2活性領域16とで囲まれた領域であって、かつ、フローティングゲート10a,10bの拡幅領域11が配置された第1導電型ウェルWa1の表面に可動電荷収集素子層26が設けられている。この可動電荷収集素子層26は、上述した他の可動電荷収集素子層24と同様に、例えばリン（P）,砒素（As）,アンチモン（Sb）等の不純物がドープされることにより形成され得る。
そして、この可動電荷収集素子層26も、第1導電型ウェルWa1,Wa2,Wa3や、第2導電型ウェルWb1,Wb2、フローティングゲート10a,10b等を覆う絶縁層内に存在する可動電荷を収集し得、フローティングゲート10a,10bや各種配線等に可動電荷が停留してしまうことを抑制し得るようになされている。
この実施の形態の場合、可動電荷収集素子層26は、長方形状に形成されており、その長手方向がフローティングゲート10a,10bの狭幅領域12の長手方向と直交する方向に配置され、かつ、行方向にて隣り合うフローティングゲート10a,10bの狭幅領域12間に配置されている。なお、この可動電荷収集素子層26も、フローティングゲート10a,10bや、フローティングゲート10a,10bに接続された第1活性領域15、第2活性領域16に対して非接触に形成されており、メモリセル2b,2cでのデータ書き込み動作や、データ読み出し動作、データ消去動作に寄与するものではない。
ここで、列間領域ER2に形成される可動電荷収集素子層26は、フローティングゲート10a,10bの狭幅領域12の位置を基準に形成位置が選定されており、これらフローティングゲート10a,10bの両狭幅領域12からの距離が同じ距離に選定され、行方向にて隣り合うフローティングゲート10a,10b間の中心位置に配置されている。
かかる構成に加えて、可動電荷収集素子層26には、その表面に柱状の可動電荷収集コンタクトCC2が立設されている。可動電荷収集コンタクトCC2は、上述した他の列間領域ER1に形成された可動電荷収集コンタクトCC1と同様に、例えばタングステン（W）,銅（Cu）,アルミニウム（Al）等の金属部材により形成されており、可動電荷収集素子層24と同様、絶縁層内に存在する可動電荷を収集し得るようになされている。なお、この可動電荷収集コンタクトCC2も、可動電荷収集素子層26と同様に、フローティングゲート10a,10bの両狭幅領域12からの距離が同じ距離に選定されており、行方向にて隣り合うフローティングゲート10a,10b間の中心位置に配置されている。
なお、この可動電荷収集コンタクトCC2も、フローティングゲート10a,10bと非接触に形成されているとともに、フローティングゲート10a,10bに接続された第1活性領域15や、第2活性領域16に対しても非接触に形成されており、メモリセル2b,2cでのデータ書き込み動作や、データ読み出し動作、データ消去動作に寄与するものではない。
また、この不揮発性半導体記憶装置1は、例えば、行方向に並ぶメモリセル2b,2c間の列間領域ER2と、これらメモリセル2b,2cと隣り合うように配置された次の行のメモリセル2f,2g間の列間距離ER2とが連通している列間領域ER3にも可動電荷収集素子層25が形成されている。この列間領域ER3に形成された可動電荷収集素子層25も、第1導電型ウェルWa1,Wa2,Wa3や、第2導電型ウェルWb1,Wb2、フローティングゲート10a,10b等を覆う絶縁層内に存在する可動電荷を収集し得、フローティングゲート10a,10bや各種配線等に可動電荷が停留してしまうことを抑制し得るようになされている。
実際上、この可動電荷収集素子層25は、一の行のメモリセル2b,2cの電荷引抜トランジスタ8と、このメモリセル2b,2cと列方向にて隣り合うようにして対称的に配置された次の行のメモリセル2f,2gの電荷引抜トランジスタ8とが形成された第1導電型ウェルWa2の表面に、例えばリン（P）,砒素（As）,アンチモン（Sb）等の不純物がドープされることにより形成され得る。
実際上、可動電荷収集素子層25は、列間領域ER3内の第1導電型ウェルWa2において、一の行のメモリセル2b,2cのスイッチゲート20a,20bおよびフローティングゲート10a,10bの狭幅領域12と、このメモリセル2b,2cと列方向にて隣り合うようにして対称的に配置された次の行のメモリセル2f,2gのスイッチゲート20a,20bおよびフローティングゲート10a,10bの狭幅領域12とで囲まれた領域に形成されている。
この実施の形態の場合、可動電荷収集素子層25は、長方形状に形成されており、長手方向がフローティングゲート10a,10bの狭幅領域12の長手方向と並走するように配置されている。なお、可動電荷収集素子層25は、メモリセル2b,2c,2f,2gの各フローティングゲート10a,10bや、これらフローティングゲート10a,10bに接続された各第4活性領域21、第3活性領域18、スイッチゲート20a,20bに対して非接触に形成されており、メモリセル2b,2c,2f,2gでのデータ書き込み動作や、データ読み出し動作、データ消去動作に寄与するものではない。
ここで、列間領域ER3に形成される可動電荷収集素子層25は、フローティングゲート10a,10bの狭幅領域12の位置を基準に形成位置が選定されており、これらフローティングゲート10a,10bの両狭幅領域12からの距離が同じ距離に選定され、行方向にて隣り合うフローティングゲート10a,10b間の中心位置に配置されている。
かかる構成に加えて、可動電荷収集素子層25には、その表面に柱状の可動電荷収集コンタクトCC3が立設されている。ここで、可動電荷収集コンタクトCC3は、上述した他の可動電荷収集コンタクトCC1,CC2と同様に、例えばタングステン（W）,銅（Cu）,アルミニウム（Al）等の金属部材により形成されており、可動電荷収集素子層25と同様に、絶縁層内に存在する可動電荷を収集し得るようになされている。なお、この可動電荷収集コンタクトCC3も、可動電荷収集素子層25と同様に、フローティングゲート10a,10bの両狭幅領域12からの距離が同じ距離となる位置に形成されており、行方向にて隣り合うフローティングゲート10a,10b間の中心位置に配置されているとともに、列方向にて隣り合うフローティングゲート10a,10a（10b,10b）間の中心位置に配置されている。
なお、この可動電荷収集コンタクトCC3も、フローティングゲート10a,10bと非接触に形成されているとともに、フローティングゲート10a,10bに接続された第4活性領域21や、第3活性領域18等に対しても非接触に形成されており、メモリセル2b,2c,2f,2gでのデータ書き込み動作や、データ読み出し動作、データ消去動作に寄与するものではない。
また、この不揮発性半導体記憶装置1には、異なる行に配置されたフローティングゲート10a,10a（10b,10b）の拡幅領域11同士が対向配置された行間領域ER4にも可動電荷収集素子層27が形成されている。実際上、行方向に並ぶメモリセル2e,2f,2g,2hと、これらメモリセル2e,2f,2g,2hと列方向にて隣り合うように配置された次の行のメモリセル2i,2j,2k,2lとの間には、フローティングゲート10a,10bの拡幅領域11同士が対向配置された行間領域ER4があり、当該行間領域ER4に可動電荷収集素子層27が形成されている。
この行間領域ER4に形成された可動電荷収集素子層27は、上述した他の可動電荷収集素子層24,25,26と同様に、第1導電型ウェルWa1,Wa2,Wa3や、第2導電型ウェルWb1,WB2、フローティングゲート10a,10b等を覆う絶縁層内に存在する可動電荷を収集し得、フローティングゲート10a,10bや各種配線等に可動電荷が停留してしまうことを抑制し得るようになされている。実際上、この可動電荷収集素子層27は、フローティングゲート10a,10bの拡幅領域11が形成された第1導電型ウェルWa1,Wa3の表面に、例えばホウ素（B）,インジウム（In）等の不純物がドープされることにより形成され得る。
この実施の形態の場合、可動電荷収集素子層27は、例えば長方形状に形成されており、長手方向が、行方向に延びる第1活性領域15の長手方向と並走するように形成されている。これにより可動電荷収集素子層27は、例えば行方向に並ぶ全てのメモリセル2e,2f,2g,2hと、次の行の全てのメモリセル2i,2j,2k,2lとの間に亘って形成され得る。
ここで、行間領域ER4に形成される可動電荷収集素子層27は、一の行のフローティングゲート10a,10bの拡幅領域11と、これと列方向にて隣り合う他の行のフローティングゲート10a,10bの拡幅領域11との位置を基準に形成位置が選定されており、これら一の行のフローティングゲート10a,10bの拡幅領域11からの距離と、これと列方向にて隣り合う他の行のフローティングゲート10a,10bの拡幅領域11からの距離とが同じ距離に選定され、列方向にて隣り合うフローティングゲート10a,10a（10b,10b）間の中心位置に配置されている。
なお、可動電荷収集素子層27も、メモリセル2e,2f,2g,2h,2i,2j,2k,2lの各フローティングゲート10a,10bや、これらフローティングゲート10a,10bに接続された第1活性領域15に対して非接触に形成されており、メモリセル2e,2f,2g,2h,2i,2j,2k,2lでのデータ書き込み動作や、データ読み出し動作、データ消去動作に寄与するものではない。
かかる構成に加えて、可動電荷収集素子層27は、その表面に柱状の可動電荷収集コンタクトCC4が立設されている。可動電荷収集コンタクトCC4は、上述した他の可動電荷収集コンタクトCC1,CC2,CC3同様に、例えばタングステン（W）,銅（Cu）,アルミニウム（Al）等の金属部材により形成されており、可動電荷収集素子層27と同様、絶縁層内に存在する可動電荷を収集し得るようになされている。なお、可動電荷収集コンタクトCC4も、可動電荷収集素子層27と同様、一の行のフローティングゲート10a,10bの拡幅領域11からの距離と、これと列方向にて隣り合う他の行のフローティングゲート10a,10bの拡幅領域11からの距離とが同じ距離に選定されており、列方向にて隣り合うフローティングゲート10a,10a（10b,10b）間の中心位置に配置されている。
なお、可動電荷収集コンタクトCC4も、メモリセル2e,2f,2g,2h,2i,2j,2k,2lの各フローティングゲート10a,10bや、これらフローティングゲート10a,10bに接続された第1活性領域15に対して非接触に形成されており、メモリセル2e,2f,2g,2h,2i,2j,2k,2lでのデータ書き込み動作や、データ読み出し動作、データ消去動作に寄与するものではない。
因みに、このような構成に加え、不揮発性半導体記憶装置1では、可動電荷収集素子層24と同様に、他の可動電荷収集素子25,26,27の表面にも、CoSixやNiSix等のシリサイド層（図示しない）を形成してもよい。この場合、可動電荷収集素子層25,26,27でも、シリサイド層によって、素子表面の抵抗が下がり、可動電荷をより効率よく収集し得る。
ここで、上述した可動電荷収集コンタクトCC1,CC2,CC3,CC4は全て同一構成を有することから、そのうち可動電荷収集素子層24に形成された可動電荷収集コンタクトCC1に着目して以下説明する。図２は、図１において、2行目のメモリセル2f,2gの第2活性領域16上に設けた直線L2での断面構成を示すものである。この場合、図２に示すように、第2導電型ウェルWb2に素子分離層EIが形成されている。また、第2導電型ウェルWb2には、第2活性領域16が形成された領域内の表面に、ゲート絶縁膜30介してフローティングゲート10a,10bの狭幅領域12が形成されている。
さらに、この場合、一のメモリセル2fの第2活性領域16と、このメモリセル2fと行方向にて隣り合う他のメモリセル2gの第2活性領域16には、それぞれコンタクトC2が立設され、当該コンタクトC2先端の第1配線層の位置に書き込みビット線39がそれぞれ形成されている。
かかる構成に加えて、第2導電型ウェルWb2の表面に形成された可動電荷収集素子層24には、可動電荷収集コンタクトCC1が立設されており、可動電荷収集コンタクトCC1の先端に、例えばタングステン（W）,銅（Cu）,アルミニウム（Al）等の金属部材により形成された可動電荷収集第1配線層32が形成されている。この可動電荷収集第1配線層32は、書き込みビット線39等の配線が形成された第1配線層に位置し得るように形成されている。
また、この可動電荷収集第1配線層32には、第1配線層の上方に配置された第2配線層に向けて延びる柱状の可動電荷収集層間コンタクト33が立設されている。なお、この第2配線層は、タングステン（W）,銅（Cu）,アルミニウム（Al）等の配線（例えばワード線等）が配置された層である。可動電荷収集層間コンタクト33は、例えばタングステン（W）,銅（Cu）,アルミニウム（Al）等の金属部材により形成されており、先端に形成された可動電荷収集第2配線層35と、可動電荷収集第1配線層32とを電気的に接続し得るようになされている。ここで、可動電荷収集第2配線層35は、例えば行方向に延びるように形成されており、同じ行に配置されている可動電荷収集層間コンタクト33と電気的に接続されている。
このような第2導電型ウェルWb2上に位置するコンタクトC2や、フローティングゲート10a,10b、可動電荷収集コンタクトCC1、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、可動電荷収集第2配線層35は、いずれも絶縁層37に覆われており、当該絶縁層37によって例えばフローティングゲート10a,10b同士や配線同士等が絶縁され得るようになされている。
ここで、例えばメモリセル2f,2gのフローティングゲート10a,10bに電荷を注入してデータが書き込まれた状態になった際、可動電荷収集素子層24には、第2導電型ウェルWb2を介して例えば0[V]の電圧が印加され得る。これにより、可動電荷収集素子層24に電気的に接続された可動電荷収集コンタクトCC1、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35にも、可動電荷収集素子層24を介して0[V]の電圧が印加され得る。
かくして、これら可動電荷収集素子層24、可動電荷収集コンタクトCC1、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35は、印加された電圧によって、絶縁層37内の可動電荷を引き寄せることができ、その分、フローティングゲート10a,10bの可動電荷の停留を抑制し得るようになされている。特に、この実施の形態の場合には、第2導電型ウェルWb2から突出するように形成されたフローティングゲート10a,10bに沿って、可動電荷収集コンタクトCC1、可動電荷収集第1配線層32、および可動電荷収集層間コンタクト33も第2導電型ウェルWb2から突出するように立体的に形成されていることから、第1配線層近傍に存在する可動電荷を、これら可動電荷収集コンタクトCC1、可動電荷収集第1配線層32、および可動電荷収集層間コンタクト33により収集し得るようになされている。
さらに、この実施の形態の場合、第2配線層の位置にも、可動電荷収集第2配線層35が設けられていることから、絶縁層37内の第2配線層近傍に存在する可動電荷がフローティングゲート10a,10bに到達する前に、当該可動電荷を可動電荷収集第2配線層35により収集し得、その分、フローティングゲート10a,10bに停留する可動電荷を抑制し得る。
因みに、上述したフローティングゲート10a,10bに停留する可動電荷を抑制させる可動電荷収集素子として機能する、これら可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35は、可動電荷収集素子層25,26,27に設けた可動電荷収集コンタクトCC2,CC3,CC4にも同様に形成されている。
これにより、可動電荷収集素子層25,26,27の各上方でも、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35によって絶縁層37内の可動電荷を収集し得、その分、フローティングゲート10a,10bの可動電荷の停留を抑制し得るようになされている。
以上の構成において、この不揮発性半導体記憶装置1では、絶縁層37に覆われて互いに電気的に絶縁された複数のフローティングゲート10a,10bを備え、各フローティングゲート10a,10b毎にメモリセル2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2lを構成するようにした。これらメモリセル2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2lは同一構成を有しており、例えば、この実施の形態の場合、メモリセル2aは、フローティングゲート10bの電位を調整するコントロールキャパシタ4と、フローティングゲート10bに電荷を注入する電荷注入トランジスタ5と、フローティングゲート10bから電荷を引き抜く電荷引抜トランジスタ8と、フローティングゲート10b内の電荷の有無に応じた電圧を読み出すための読み出しトランジスタ7とを備えており、これらコントロールキャパシタ4、電荷注入トランジスタ5、電荷引抜トランジスタ8、および読み出しトランジスタ7にてフローティングゲート10bを共有させるようにした。
また、不揮発性半導体記憶装置1では、行方向にて隣り合うフローティングゲート10a,10b間の列間領域ER1,ER2,ER3に、絶縁層37内に存在する可動電荷を引き寄せて、フローティングゲート10a,10bへの可動電荷の停留を抑制させる可動電荷収集素子層24,25,26、可動電荷収集コンタクトCC1,CC2,CC3、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35を設けるようにした。
さらに、この不揮発性半導体記憶装置1では、列方向にて隣り合うフローティングゲート10a,10a（10b,10b）間の行間領域ER4にも、絶縁層37内に存在する可動電荷を引き寄せて、フローティングゲート10a（10b）への可動電荷の停留を抑制させる可動電荷収集素子層27、可動電荷収集コンタクトCC4、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35を設けるようにした。
これにより不揮発性半導体記憶装置1では、可動電荷収集素子としての可動電荷収集素子層24,25,26,27、可動電荷収集コンタクトCC1,CC2,CC3,CC4、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35によって、絶縁層37内の可動電荷を収集できる分、フローティングゲート10a,10bへの可動電荷の停留を抑制し得、フローティングゲート10a,10bに絶縁層37内の可動電荷が停留することにより生じるメモリセル2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2lの閾値電圧の変動を抑制し得る。
また、この不揮発性半導体記憶装置1では、第1活性領域15や、第2活性領域16、第3活性領域18、第4活性領域21（以下、これらを単に活性領域とも呼ぶ）の各面積を増加させていないことから、第2活性領域16と第2導電型ウェルWb1との間の接合容量や、第4活性領域21と第1導電型ウェルWa2との間の接合容量が増加することもなく、その分、従来と同様にメモリセル2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2lを高速動作させることができる。
以上の構成によれば、不揮発性半導体記憶装置1では、活性領域の各面積を増加させずに、フローティングゲート10a,10bに集まる可動電荷の数を減らせることから、従来と同様にメモリセル2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2lの高速動作を可能としつつ、フローティングゲート10a,10bに絶縁層37内の可動電荷が停留することにより生じるメモリセル2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2lの閾値電圧の変動を抑制し得る。
なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施の形態においては、可動電荷収集素子として、可動電荷収集素子層24,25,26,27、可動電荷収集コンタクトCC1,CC2,CC3,CC4、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35を設けた不揮発性半導体記憶装置1について述べたが、本発明はこれに限らず、可動電荷収集第2配線層35を設けずに、可動電荷収集素子層24,25,26,27、可動電荷収集コンタクトCC1,CC2,CC3,CC4および可動電荷収集第1配線層32のみを設けた不揮発性半導体記憶装置や、可動電荷収集素子層24,25,26,27のみを設けた不揮発性半導体記憶装置等、可動電荷収集素子として可動電荷収集素子層24,25,26,27、可動電荷収集コンタクトCC1,CC2,CC3,CC4、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35のうち一部のみを設けた不揮発性半導体記憶装置としてもよい。
ここで、図２との対応部分に同一符号を付して示す図３は、図１のように行列状に配置されたメモリセルのうち、行方向にて隣り合うメモリセル2m,2nの可動電荷収集素子層24の領域での断面構成を示しており、可動電荷収集層間コンタクト33および可動電荷収集第2配線層35（図２）を設けずに、可動電荷収集素子層24に可動電荷収集コンタクトCC1および可動電荷収集第1配線層32のみを設けた構成を示すものである。
この場合でも、不揮発性半導体記憶装置では、可動電荷収集素子層24、可動電荷収集コンタクトCC1および可動電荷収集第1配線層32によって絶縁層37内の可動電荷を収集でき、その分、フローティングゲート10a,10bの可動電荷の停留を抑制し得、フローティングゲート10a,10bに絶縁層37内の可動電荷が停留することにより生じるメモリセル2m,2nの閾値電圧の変動を抑制し得る。
また、この不揮発性半導体記憶装置でも、第2活性領域16だけでなく、図示しない第1活性領域15や、第3活性領域18、第4活性領域21の各面積を増加させていないことから、例えば第2活性領域16と第2導電型ウェルWb1との間の接合容量等が増加することもなく、その分、従来と同様にメモリセル2m,2nを高速動作させることができる。
また、他の実施の形態としては、例えば、ウェル表面に埋込形成される可動電荷収集素子層24,25,26,27を設けずに、可動電荷収集コンタクトCC1,CC2,CC3,CC4、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35のみを設けた不揮発性半導体記憶装置としてもよい。図２との対応部分に同一符号を付して示す図４は、図１のように行列状に配置されたメモリセルのうち、行方向にて隣り合うメモリセル2p,2qの第2活性領域16での断面構成を示し、可動電荷収集コンタクトCC1、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35のみを設けた構成を示す。
この実施の形態の場合、可動電荷収集コンタクトCC1は、例えば第2導電型ウェルWb2の表面に立設されており、先端に可動電荷収集第1配線層32を介して可動電荷収集層間コンタクト33および可動電荷収集第2配線層35が配置され得る。ここで、上述した図２や図３に示す実施の形態では、可動電荷収集素子層24から、可動電荷収集コンタクトCC1や、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、可動電荷収集第2配線層35に所定電圧が印加され、絶縁層37内の可動電荷を収集し得るように構成されていた。
一方、図４に示す実施の形態では、可動電荷収集素子層24を有していないことから、可動電荷収集コンタクトCC1や、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、可動電荷収集第2配線層35に所定電圧が直接印加される構成となっており、これにより可動電荷収集コンタクトCC1や、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、可動電荷収集第2配線層35の電圧が調整され、絶縁層37内の可動電荷を収集し得るようになされている。
そして、このような不揮発性半導体記憶装置でも、可動電荷収集コンタクトCC1、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35によって絶縁層37内の可動電荷を収集できる分、フローティングゲート10a,10bへの可動電荷の停留を抑制し得、フローティングゲート10a,10bに絶縁層37内の可動電荷が停留することにより生じるメモリセル2p,2qの閾値電圧の変動を抑制し得る。
また、この不揮発性半導体記憶装置でも、第2活性領域16だけでなく、図示しない第1活性領域15や、第3活性領域18、第4活性領域21の各面積を増加させていないことから、例えば第2活性領域16と第2導電型ウェルWb1との間の接合容量等が増加することもなく、その分、従来と同様にメモリセル2p,2qを高速動作させることができる。
さらに、図２との対応部分に同一符号を付して示す図５は、例えば可動電荷収集コンタクトCC1、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35を設けずに、可動電荷収集素子層24のみを設けたときの行方向に並ぶメモリセル2r,2sの第2活性領域16での断面構成を示す。この実施の形態の場合、第2活性領域16の近傍には、可動電荷収集素子層24のみが形成されており、当該可動電荷収集素子層24によって絶縁層37内の可動電荷を収集し得るようになされている。
そして、このような不揮発性半導体記憶装置でも、可動電荷収集素子層24によって絶縁層37内の可動電荷を収集できる分、フローティングゲート10a,10bへの可動電荷の停留を抑制し得、フローティングゲート10a,10bに絶縁層37内の可動電荷が停留することにより生じるメモリセル2r,2sの閾値電圧の変動を抑制し得る。
また、この不揮発性半導体記憶装置でも、第2活性領域16だけでなく、図示しない第1活性領域15や、第3活性領域18、第4活性領域21の各面積を増加させていないことから、例えば第2活性領域16と第2導電型ウェルWb1との間の接合容量等が増加することもなく、その分、従来と同様にメモリセル2r,2sを高速動作させることができる。
ところで、図１に示した不揮発性半導体記憶装置1において、図２との対応部分に同一符号を付して示す図６のように、例えばメモリセル2f,2gにデータが書き込まれ、フローティングゲート10a,10b内に電荷（この場合、電子）が注入された際には、フローティングゲート10a,10bに電荷が蓄積されることで当該フローティングゲート10a,10bの電位が例えば‐1[V]となる。そのため、電荷が注入されたフローティングゲート10a,10bは、可動電荷収集素子層24や、可動電荷収集コンタクトCC1、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、可動電荷収集第2配線層35の0[V]の電位に対して相対的に負電位になることもある。
このとき、絶縁層37内においてフローティングゲート10a,10b近傍に存在する正の可動電荷は、可動電荷収集素子層24や、可動電荷収集コンタクトCC1、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、可動電荷収集第2配線層35によって十分に収集し得ず、フローティングゲート10a,10bに引き寄せられてしまうこともあり、この場合、例えば電荷注入トランジスタ5の閾値電圧を変動させる要因ともなり得る。
このような対策として、図７に示すように、不揮発性半導体記憶装置51では、第1活性領域15および第1導電型ウェルWa3に例えば3[V]の調整電圧を印加し、これら第1活性領域15および第1導電型ウェルWa3に形成されたメモリセル2e,2f,2g,2hのコントロールキャパシタ4に対して3[V]の調整電圧を印加する。これにより、メモリセル2e,2f,2g,2hでは、電荷の蓄積によって電位が-1[V]となるフローティングゲート10a,10bの電位を調整し得、当該フローティングゲート10a,10bの電位を2[V]程度にまで高めることができる。これにより、不揮発性半導体記憶装置51では、可動電荷収集素子層24や、可動電荷収集コンタクトCC1、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、可動電荷収集第2配線層35の電位に対し、フローティングゲート10a,10bの電位を相対的に正にバイアスさせることができる。
かくして、仮に正の可動電荷がフローティングゲート10a,10b近傍に存在していても、図８に示すように、可動電荷をフローティングゲート10a,10bに引き寄せずに、可動電荷収集素子層24や、可動電荷収集コンタクトCC1、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、可動電荷収集第2配線層35に引き寄せることができ、フローティングゲート10a,10bに絶縁層37内の可動電荷が停留することにより生じるメモリセル2f,2gの閾値電圧の変動を抑制し得る。因みに、図７に示す不揮発性半導体記憶装置51は、図１に示した可動電荷収集素子層24,25,26,27のうち、可動電荷収集素子層24のみを設けた構成としているが、その他の可動電荷収集素子層25,26,27を設けた構成としてもよい。また、このような不揮発性半導体記憶装置51も、上述した実施の形態と同様に、可動電荷収集コンタクトCC1（CC2,CC3,CC4）、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、可動電荷収集第2配線層35を有する構成となるが、ここでは説明の重複となるため説明は省略する。
なお、上述した可動電荷収集コンタクトCC1,CC2,CC3,CC4、可動電荷収集第1配線層32、可動電荷収集層間コンタクト33、および可動電荷収集第2配線層35により絶縁層37内の可動電荷を収集するために行われる電圧印加は、第1活性領域15等の活性領域や、ウェルから行ってもよく、また、例えば可動電荷収集第1配線層32や、可動電荷収集第2配線層35に対して行っても良い。
また、上述した実施の形態においては、行方向にて隣り合うフローティングゲート10a,10b間の列間領域ER1,ER2,ER3に可動電荷収集素子層24,25,26や可動電荷収集コンタクトCC1,CC2,CC3を設けるとともに、列方向にて隣り合うフローティングゲート10a,10a（10b,10b）間の行間領域ER4にも可動電荷収集素子層27や可動電荷収集コンタクトCC4を設けた不揮発性半導体記憶装置1について述べたが、本発明はこれに限らず、行方向にて隣り合うフローティングゲート10a,10b間の列間領域ER1,ER2,ER3にのみ可動電荷収集素子層24,25,26や可動電荷収集コンタクトCC1,CC2,CC3を設けた不揮発性半導体記憶装置であってもよく、また、列方向にて隣り合うフローティングゲート10a,10a（10b,10b）間の行間領域ER4にのみ可動電荷収集素子層27や可動電荷収集コンタクトCC4を設けた不揮発性半導体記憶装置であってもよい。さらに、列間領域ER1,ER2,ER3のいずれかにのみ可動電荷収集素子層や可動電荷収集コンタクトを設けた不揮発性半導体記憶装置としてもよい。
なお、上述した実施の形態においては、可動電荷収集素子は隣り合うフローティングゲートからの距離が同じになるように配置される例を示したが、フローティングゲートを加工するためのリソグラフィ工程と、可動電荷収集素子（可動電荷収集素子層24,25,26,27）となる活性領域を加工するためのリソグラフィ工程は別の工程であるため、二つの工程間には必ず位置合わせの誤差が生じる。従って、実際上は、レイアウトパタンとして距離を等しく配置した場合であっても、位置合わせの誤差の分だけ、フローティングゲートから可動電荷収集素子までの距離が左右で合わないことが起こり得るが、誤差を差し引いた上で、フローティングゲートから均等な距離に可動電荷収集素子が配置されるのが製造上望ましい。
また、上述した実施の形態においては、データ書き込み時、フローティングゲート10a,10bに電荷を注入し、データ消去時、フローティングゲート10a,10bに蓄積された電荷を引き抜くようにした不揮発性半導体記憶装置1について述べたが、本発明はこれに限らず、データ書き込み時、フローティングゲート10a,10bに蓄積された電荷を引き抜き、データ消去時、フローティングゲート10a,10bに電荷を注入するようにした不揮発性半導体記憶装置としてもよい。
また、上述した実施の形態においては、読み出しトランジスタ7と直列接続させたスイッチトランジスタ6を設けるようにした場合について述べたが、本発明はこれに限らず、スイッチトランジスタ6を設けずに、読み出しトランジスタ7のみを設けるようにしてもよい。
なお、上述した実施の形態においては、データ書き込み時、フローティングゲート10a,10bに電荷を注入し、データ消去時、フローティングゲート10a,10bから電荷を引き抜く不揮発性半導体記憶装置1について述べたが、本発明はこれに限らず、データ書き込み時、フローティングゲート10a,10bから電荷を引き抜き、データ消去時、フローティングゲート10a,10bに電荷を注入する不揮発性半導体記憶装置を適用してもよい。
また、上述した実施の形態においては、メモリセルとして、フローティングゲート10a,10bの電位を調整するコントロールキャパシタ4と、フローティングゲート10a,10bに電荷を注入する電荷注入トランジスタ5と、フローティングゲート10a,10bから電荷を引き抜く電荷引抜トランジスタ8と、フローティングゲート10a,10b内の電荷の有無に応じた電圧を読み出すための読み出しトランジスタ7とを備え、コントロールキャパシタ4、電荷注入トランジスタ5、電荷引抜トランジスタ8、および読み出しトランジスタ7にてフローティングゲート10a,10bを共有したメモリセル2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2lについて述べたが、本発明はこれに限らず、少なくともフローティングゲート10a,10bを有するメモリセルであればよく、例えば上記構成のうち電荷注入トランジスタ5を有しないメモリセルや、上記構成のうち電荷引抜トランジスタ8を有しないメモリセル等その他種々の構成でなるメモリセルを適用してもよい。
同様に上述した実施の形態においては、メモリセルを構成するウェルとして、例えば第1導電型ウェルWa1と、第2導電型ウェルWb1と、第1導電型ウェルWa2と、第2導電型ウェルWb2の３種のウェルから一つのメモリセルが構成される例を示したが、本発明はこれに限らず、電荷引抜トランジスタ8を有さないことにより第1導電型ウェルWa2を廃止して、２種のウェルで一つのメモリセルを構成するなど、基板上に配置するウェルの構造を適宜変更した構造を適用してもよい。
1,51 不揮発性半導体記憶装置
2a,2b,2c,2d,2e,2f,2g,2h,2i,2j,2k,2l メモリセル
4 コントロールキャパシタ
5 電荷注入トランジスタ
6 スイッチトランジスタ
7 読み出しトランジスタ
8 電荷引抜トランジスタ
10a,10b フローティングゲート
24,25,26,27 可動電荷収集素子層（可動電荷収集素子）
CC1,CC2,CC3,CC4 可動電荷収集コンタクト（可動電荷収集素子）
32 可動電荷収集第1配線層（可動電荷収集素子）
33 可動電荷収集層間コンタクト（可動電荷収集素子）
35 可動電荷収集第2配線層（可動電荷収集素子）
Wa1,Wa2,Wa3 第1導電型ウェル（ウェル）
Wb1,Wb2 第2導電型ウェル（ウェル）
EI 素子分離層

Claims (9)

  1. 絶縁層に覆われて互いに電気的に絶縁された複数のフローティングゲートを備え、前記フローティングゲート毎にメモリセルを構成した不揮発性半導体記憶装置であって、
    行方向にて隣り合う前記フローティングゲート間の列間領域、およびまたは列方向にて隣り合う前記フローティングゲート間の行間領域に、前記絶縁層内に存在する可動電荷を引き寄せて、前記フローティングゲートへの該可動電荷の停留を抑制させる可動電荷収集素子が設けられている
    ことを特徴とする不揮発性半導体記憶装置。
  2. 前記可動電荷収集素子は、
    一の前記フローティングゲートまでの距離と、一の前記フローティングゲートと隣り合う他の前記フローティングゲートまでの距離とが同じ距離に選定されている
    ことを特徴とする請求項１記載の不揮発性半導体記憶装置。
  3. 前記可動電荷収集素子は、
    コントロールキャパシタ、電荷注入トランジスタ、電荷引抜トランジスタ、および読み出しトランジスタが形成される活性領域以外のウェル表面に埋込形成された可動電荷収集素子層である
    ことを特徴とする請求項１または２記載の不揮発性半導体記憶装置。
  4. 前記可動電荷収集素子層の表面には可動電荷収集コンタクトが立設されている
    ことを特徴とする請求項３記載の不揮発性半導体記憶装置。
  5. 前記可動電荷収集素子は、
    素子分離層の表面に立設された可動電荷収集コンタクトである
    ことを特徴とする請求項１または２記載の不揮発性半導体記憶装置。
  6. ウェル上方には、前記メモリセルに対して電圧を印加する配線が配置された第1配線層を有しており、
    前記可動電荷収集コンタクトの先端には、前記可動電荷収集素子として可動電荷収集第1配線層を有し、該可動電荷収集第1配線層が前記第1配線層の高さ位置に形成されている
    ことを特徴とする請求項４または５記載の不揮発性半導体記憶装置。
  7. 前記可動電荷収集第1配線層には、前記可動電荷収集素子として可動電荷収集層間コンタクトが立設されている
    ことを特徴とする請求項６記載の不揮発性半導体記憶装置。
  8. 前記第1配線層の上方には、前記メモリセルに電圧を印加する他の配線が配置された第2配線層を有しており、
    前記可動電荷収集層間コンタクトの先端には、前記可動電荷収集素子として可動電荷収集第2配線層を有し、該可動電荷収集第2配線層が前記第2配線層の高さ位置に形成されている
    ことを特徴とする請求項７記載の不揮発性半導体記憶装置。
  9. 前記可動電荷が蓄積された前記フローティングゲートに電圧を印加して、前記フローティングゲートと前記可動電荷収集素子との電圧関係を調整することにより、前記可動電荷を該フローティングゲートから遠ざけて前記可動電荷収集素子に引き寄せる
    ことを特徴する請求項１〜８のうちいずれか１項記載の不揮発性半導体記憶装置。
JP2014127706A 2014-06-20 2014-06-20 不揮発性半導体記憶装置 Active JP6286292B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014127706A JP6286292B2 (ja) 2014-06-20 2014-06-20 不揮発性半導体記憶装置
PCT/JP2015/067412 WO2015194582A1 (ja) 2014-06-20 2015-06-17 不揮発性半導体記憶装置
US15/319,875 US10680001B2 (en) 2014-06-20 2015-06-17 Non-volatile semiconductor memory device
TW104119865A TWI646662B (zh) 2014-06-20 2015-06-18 Non-volatile semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014127706A JP6286292B2 (ja) 2014-06-20 2014-06-20 不揮発性半導体記憶装置

Publications (3)

Publication Number Publication Date
JP2016009692A true JP2016009692A (ja) 2016-01-18
JP2016009692A5 JP2016009692A5 (ja) 2017-07-20
JP6286292B2 JP6286292B2 (ja) 2018-02-28

Family

ID=54935562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014127706A Active JP6286292B2 (ja) 2014-06-20 2014-06-20 不揮発性半導体記憶装置

Country Status (4)

Country Link
US (1) US10680001B2 (ja)
JP (1) JP6286292B2 (ja)
TW (1) TWI646662B (ja)
WO (1) WO2015194582A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101767A (ja) * 2016-01-19 2018-06-28 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． 消去デバイスを有する単一ポリ不揮発性メモリセルの構造
JP2021019029A (ja) * 2019-07-18 2021-02-15 ローム株式会社 不揮発性半導体記憶装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10903705B2 (en) * 2016-08-09 2021-01-26 Nidec Corporation Motor
KR20180120870A (ko) 2017-04-27 2018-11-07 삼성전자주식회사 반도체 소자
KR20220095510A (ko) 2020-12-30 2022-07-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189766A (ja) * 1996-10-29 1998-07-21 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびに半導体ウエハおよびその製造方法
JP2001135816A (ja) * 1999-11-10 2001-05-18 Nec Corp 半導体装置及びその製造方法
JP2004031677A (ja) * 2002-06-26 2004-01-29 Nikon Corp 固体撮像装置
JP2005142571A (ja) * 2003-11-05 2005-06-02 Magnachip Semiconductor Ltd 不揮発性メモリ素子及びその製造方法
JP2014086435A (ja) * 2012-10-19 2014-05-12 Floadia Co Ltd 不揮発性半導体記憶装置

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713858B2 (ja) * 1988-08-30 1995-02-15 三菱電機株式会社 半導体記憶装置
US5204835A (en) * 1990-06-13 1993-04-20 Waferscale Integration Inc. Eprom virtual ground array
JPH07123145B2 (ja) * 1990-06-27 1995-12-25 株式会社東芝 半導体集積回路
KR100473308B1 (ko) * 1995-01-31 2005-03-14 가부시끼가이샤 히다치 세이사꾸쇼 불휘발성 메모리 장치
US5579259A (en) * 1995-05-31 1996-11-26 Sandisk Corporation Low voltage erase of a flash EEPROM system having a common erase electrode for two individually erasable sectors
US5903495A (en) * 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
KR100215866B1 (ko) * 1996-04-12 1999-08-16 구본준 커패시터가 없는 디램 및 그의 제조방법
TW428319B (en) * 1996-05-31 2001-04-01 United Microelectronics Corp High-density contactless flash memory on silicon above an insulator and its manufacturing method
JPH1187659A (ja) * 1997-09-05 1999-03-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP3633853B2 (ja) * 2000-06-09 2005-03-30 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリの消去動作制御方法およびフラッシュメモリの消去動作制御装置
US6438030B1 (en) * 2000-08-15 2002-08-20 Motorola, Inc. Non-volatile memory, method of manufacture, and method of programming
JP3916862B2 (ja) * 2000-10-03 2007-05-23 株式会社東芝 不揮発性半導体メモリ装置
JP2002368144A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
US6556471B2 (en) * 2001-06-27 2003-04-29 Intel Corporation VDD modulated SRAM for highly scaled, high performance cache
US6925008B2 (en) * 2001-09-29 2005-08-02 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device with a memory unit including not more than two memory cell transistors
TW536818B (en) * 2002-05-03 2003-06-11 Ememory Technology Inc Single-poly EEPROM
JP3906177B2 (ja) * 2002-05-10 2007-04-18 株式会社東芝 不揮発性半導体記憶装置
US7470944B2 (en) 2002-06-26 2008-12-30 Nikon Corporation Solid-state image sensor
JP2004241558A (ja) * 2003-02-05 2004-08-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法、半導体集積回路及び不揮発性半導体記憶装置システム
US6909639B2 (en) * 2003-04-22 2005-06-21 Nexflash Technologies, Inc. Nonvolatile memory having bit line discharge, and method of operation thereof
JP4537680B2 (ja) * 2003-08-04 2010-09-01 株式会社東芝 不揮発性半導体記憶装置及びその動作方法、製造方法、半導体集積回路及びシステム
JP2005175411A (ja) 2003-12-12 2005-06-30 Genusion:Kk 半導体装置、及びその製造方法
US7538338B2 (en) * 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
US7042044B2 (en) * 2004-02-18 2006-05-09 Koucheng Wu Nor-type channel-program channel-erase contactless flash memory on SOI
US7046552B2 (en) * 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
JP2005268621A (ja) * 2004-03-19 2005-09-29 Toshiba Corp 半導体集積回路装置
JP4331053B2 (ja) * 2004-05-27 2009-09-16 株式会社東芝 半導体記憶装置
JP2006019570A (ja) * 2004-07-02 2006-01-19 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP4709523B2 (ja) * 2004-10-14 2011-06-22 株式会社東芝 不揮発性半導体記憶装置
US7528447B2 (en) * 2005-04-06 2009-05-05 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory and method for controlling a non-volatile semiconductor memory
JP4591691B2 (ja) * 2005-06-07 2010-12-01 セイコーエプソン株式会社 半導体装置
KR100833427B1 (ko) * 2005-06-30 2008-05-29 주식회사 하이닉스반도체 데이터 보존 특성을 향상시킬 수 있는 플래시 메모리 소자
US7495294B2 (en) * 2005-12-21 2009-02-24 Sandisk Corporation Flash devices with shared word lines
US7951669B2 (en) * 2006-04-13 2011-05-31 Sandisk Corporation Methods of making flash memory cell arrays having dual control gates per memory cell charge storage element
US20070247915A1 (en) * 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US7598561B2 (en) * 2006-05-05 2009-10-06 Silicon Storage Technolgy, Inc. NOR flash memory
JP2008034456A (ja) * 2006-07-26 2008-02-14 Toshiba Corp 不揮発性半導体記憶装置
US8750041B2 (en) * 2006-09-05 2014-06-10 Semiconductor Components Industries, Llc Scalable electrically erasable and programmable memory
US8325530B2 (en) * 2006-10-03 2012-12-04 Macronix International Co., Ltd. Cell operation methods using gate-injection for floating gate NAND flash memory
US7903465B2 (en) * 2007-04-24 2011-03-08 Intersil Americas Inc. Memory array of floating gate-based non-volatile memory cells
US8320191B2 (en) * 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7800159B2 (en) * 2007-10-24 2010-09-21 Silicon Storage Technology, Inc. Array of contactless non-volatile memory cells
US8072811B2 (en) * 2008-05-07 2011-12-06 Aplus Flash Technology, Inc, NAND based NMOS NOR flash memory cell, a NAND based NMOS NOR flash memory array, and a method of forming a NAND based NMOS NOR flash memory array
WO2010067407A1 (ja) * 2008-12-08 2010-06-17 ハングリー・シー・アセッツ・エル・エル・ピー 半導体記憶デバイスおよびその製造方法
US8026544B2 (en) * 2009-03-30 2011-09-27 Sandisk Technologies Inc. Fabricating and operating a memory array having a multi-level cell region and a single-level cell region
JP5306036B2 (ja) * 2009-04-21 2013-10-02 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
US7919368B2 (en) * 2009-05-29 2011-04-05 Texas Instruments Incorporated Area-efficient electrically erasable programmable memory cell
JP2011009454A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置
US8958245B2 (en) * 2010-06-17 2015-02-17 Ememory Technology Inc. Logic-based multiple time programming memory cell compatible with generic CMOS processes
WO2012120599A1 (ja) * 2011-03-04 2012-09-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2012204896A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 不揮発プログラマブルロジックスイッチ
JP2013077780A (ja) * 2011-09-30 2013-04-25 Seiko Instruments Inc 半導体記憶装置及び半導体記憶素子
US9025358B2 (en) * 2011-10-13 2015-05-05 Zeno Semiconductor Inc Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
US8488388B2 (en) * 2011-11-01 2013-07-16 Silicon Storage Technology, Inc. Method of programming a split gate non-volatile floating gate memory cell having a separate erase gate
US8981445B2 (en) * 2012-02-28 2015-03-17 Texas Instruments Incorporated Analog floating-gate memory with N-channel and P-channel MOS transistors
US9218881B2 (en) * 2012-10-23 2015-12-22 Sandisk Technologies Inc. Flash memory blocks with extended data retention
US9159406B2 (en) * 2012-11-02 2015-10-13 Sandisk Technologies Inc. Single-level cell endurance improvement with pre-defined blocks
KR101950357B1 (ko) * 2012-11-30 2019-02-20 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
JP6078327B2 (ja) * 2012-12-19 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US9029922B2 (en) * 2013-03-09 2015-05-12 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US9406689B2 (en) * 2013-07-31 2016-08-02 Qualcomm Incorporated Logic finFET high-K/conductive gate embedded multiple time programmable flash memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189766A (ja) * 1996-10-29 1998-07-21 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびに半導体ウエハおよびその製造方法
JP2001135816A (ja) * 1999-11-10 2001-05-18 Nec Corp 半導体装置及びその製造方法
JP2004031677A (ja) * 2002-06-26 2004-01-29 Nikon Corp 固体撮像装置
JP2005142571A (ja) * 2003-11-05 2005-06-02 Magnachip Semiconductor Ltd 不揮発性メモリ素子及びその製造方法
JP2014086435A (ja) * 2012-10-19 2014-05-12 Floadia Co Ltd 不揮発性半導体記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101767A (ja) * 2016-01-19 2018-06-28 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． 消去デバイスを有する単一ポリ不揮発性メモリセルの構造
US10038003B2 (en) 2016-01-19 2018-07-31 Ememory Technology Inc. Single-poly nonvolatile memory cell structure having an erase device
JP2021019029A (ja) * 2019-07-18 2021-02-15 ローム株式会社 不揮発性半導体記憶装置
JP7462389B2 (ja) 2019-07-18 2024-04-05 ローム株式会社 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US20170133391A1 (en) 2017-05-11
US10680001B2 (en) 2020-06-09
TW201611196A (zh) 2016-03-16
WO2015194582A1 (ja) 2015-12-23
TWI646662B (zh) 2019-01-01
JP6286292B2 (ja) 2018-02-28

Similar Documents

Publication Publication Date Title
US20230363167A1 (en) Semiconductor memory device and method for manufacturing the same
CN102610615B (zh) 三维nor型阵列的存储器装置
JP6286292B2 (ja) 不揮発性半導体記憶装置
KR101962517B1 (ko) 안티 퓨즈 셀 구조물
US8324682B2 (en) Dynamic random access memory cell and array having vertical channel transistor
US9847343B2 (en) Charge trapping nonvolatile memory devices, methods of fabricating the same, and methods of operating the same
US10868021B2 (en) Semiconductor memory devices
CN103325418A (zh) 用于rom单元的器件
KR20090054245A (ko) 플로팅 바디 디램 소자 및 그 제조 방법
US8059469B2 (en) Semiconductor device including driving transistors
US9368507B2 (en) Semiconductor structure
CN107533980A (zh) 存储器单元、半导体集成电路装置及半导体集成电路装置的制造方法
US7440311B2 (en) Single-poly non-volatile memory cell
CN101000924A (zh) 半导体器件及其制造方法
TWI597827B (zh) 非揮發性半導體記憶裝置
CN105304573A (zh) 三维存储器元件及其制造方法
US9153593B1 (en) Nonvolatile memory device having single-layer gate, method of operating the same, and memory cell array thereof
KR102128665B1 (ko) Nor형 플래시 메모리 및 이의 제조 방법
US10762956B2 (en) Semiconductor memory device
KR100799040B1 (ko) 플래쉬 메모리 장치
KR20140106239A (ko) 반도체 장치
US20230290404A1 (en) Semiconductor memory device
US20240172430A1 (en) Storage cell, storage block, and memory
KR20230014005A (ko) 가변 저항 구조물을 포함하는 3차원 구조의 반도체 장치
CN117998837A (zh) 半导体结构及其形成方法、存储器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170815

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171013

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20171018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180205

R150 Certificate of patent or registration of utility model

Ref document number: 6286292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250