JP2013077780A - 半導体記憶装置及び半導体記憶素子 - Google Patents
半導体記憶装置及び半導体記憶素子 Download PDFInfo
- Publication number
- JP2013077780A JP2013077780A JP2011218241A JP2011218241A JP2013077780A JP 2013077780 A JP2013077780 A JP 2013077780A JP 2011218241 A JP2011218241 A JP 2011218241A JP 2011218241 A JP2011218241 A JP 2011218241A JP 2013077780 A JP2013077780 A JP 2013077780A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- floating gate
- semiconductor
- region
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000003860 storage Methods 0.000 title description 3
- 239000002784 hot electron Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000009826 distribution Methods 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 description 21
- 239000010410 layer Substances 0.000 description 19
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 230000015654 memory Effects 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】ドレインアバランシェホットエレクトロンにより書き込みを行う半導体記憶素子であって、第1導電型の半導体基板に形成された第2導電型の第1の半導体層と、前記第1の半導体層上に絶縁膜を介して設けられたフローティングゲートと、前記フローティングゲート下部の前記第1の半導体層の表面に形成されたチャネル領域と、前記チャネル領域に接触するように前記第1の半導体層上に設けられた第1導電型のソース領域及びドレイン領域とを有するMOSトランジスタであって、前記チャネル領域が2種類以上のキャリア濃度の分布をもつ半導体記憶素子とした。
【選択図】図1
Description
ソース電極、ドレイン電極、フローティングゲート電極を持つ半導体記憶素子を複数有し、前記半導体記憶素子それぞれのソース電極、ドレイン電極、及び前記フローティングゲート電極が、それぞれ短絡している半導体回路装置であって、前記半導体記憶素子の各々が異なる閾値電圧を持つ半導体記憶装置とした。
また、前記半導体記憶装置が、前記半導体記憶素子を有する半導体記憶装置とした。
本発明の第1の実施例における、不揮発性半導体素子の平面模式図を図1に示す。また、図1におけるA−A’の断面模式図を図2に、B−B’の断面模式図を図3に、それぞれ示す。
図6では、電極10(10a、10b、10c)を省略して記載しているが、図1、2、3と同様の符号を記して詳細な説明は省略する。図6と図2、3との違いはチャネル領域のキャリアである電子あるいはホールの有無のみで、他は同一である。P+拡散ドレイン領域6aに接続されている電極10bの電圧を0Vに、P+拡散ソース領域6b及びN+拡散領域7aに接続されている電極10cを正の高電圧に、そしてN+拡散領域7bに接続されているコントロールゲート電極10aを正の中電圧に保つことによって、N型ウェル2aとゲート酸化膜4aとの界面、及びN型ウェル2bと酸化膜4bとの界面に反転層が形成される。
消去と書き込みを繰り返し行う書き換え動作が不要な不揮発性半導体素子では、コントロールゲートがないものも存在する。例えば、紫外線消去型不揮発性半導体素子がそれに該当する。まず、ウェハ状態で紫外線を照射することにより、半導体ウェハプロセスでゲート電極5aに蓄積された電子を消去する。半導体ICをパッケージに組み立てた後、通常動作電圧よりも高い電圧を不揮発性半導体素子に与えることにより、書き込みを行う。この不揮発性半導体素子は、半導体ICをパッケージから出し、紫外線を照射しない限り、消去を行うことができない。つまり、この不揮発性半導体素子はヒューズ素子としての役割を持つ。
PMOSトランジスタの電気的伝導度は、フローティングゲート電極5aの電子の量によって異なる。読み出し時は、P+拡散ドレイン領域6aに接続されている電極10bの電圧を0Vにし、P+拡散ソース領域6b及びN+拡散領域7bに接続されている電極10c、及びN+拡散領域7aに接続されているコントロールゲート電極10aに正の中電圧を印加する。N型ウェル2aと2bは同電位であるため、フローティングゲート5aに負の電荷が無い場合のフローティングゲート5aの電位は、理想的にはN型ウェル2a及び2bと同電位である。
図8は、コントロールゲートを用いた消去動作について示している。ドレイン電極10b、及びソース電極10cの電圧を0Vにし、コントロールゲート電極10aに高電圧を印加すると、フローティングゲート5aとN+拡散領域7aとの間に高電界が生じてFNトンネル電流が流れる。その結果、フローティングゲート5aの電荷が除去されてデータが消去される。
2 N型ウェル
2a 第1のN型ウェル
2b 第2のN型ウェル
3 チャネル領域
3a 第1のチャネル領域
3b 第2のチャネル領域
4 酸化膜
4a ゲート酸化膜
4b 第1のコントロールゲート酸化膜
4c フィールド酸化膜
4d 第2のコントロールゲート酸化膜
5 ゲート電極
5a 第1のゲート電極(フローティングゲート)
5b 第2のゲート電極(コントロールゲート)
5c P+ゲート電極
5d N+ゲート電極
6 P+拡散層領域
6a P+拡散ドレイン領域
6b P+拡散ソース領域
7 N+拡散層領域
7a 第1のN型ウェルのウェルコンタクト領域
7b 第2のN型ウェルのウェルコンタクト領域
8 層間絶縁膜
9 コンタクト
10 電極
10a コントロールゲート電極
10b ドレイン電極
10c ソース電極
Claims (8)
- 半導体基板と、
前記半導体基板に形成されたN型の第1の半導体層と、
前記第1の半導体層上に第1の絶縁膜を介して設けられたフローティングゲートと、
前記フローティングゲート下部の前記第1の半導体層の表面に形成されたチャネル領域と、
前記チャネル領域に接触するように、前記第1の半導体層上に設けられたP型のソース領域及びドレイン領域と、
からなるドレインアバランシェホットエレクトロンにより書き込みを行うMOSトランジスタを有する半導体記憶素子であって、
前記MOSトランジスタは、前記ソース領域および前記ドレイン領域を結ぶ方向に沿った、前記フローティングゲートから見て異なるしきい値を有する2つ以上の部分からなることを特徴とする半導体記憶素子。 - 前記ソース領域および前記ドレイン領域を結ぶ方向に沿った、前記フローティングゲートから見て異なるしきい値を有する2つ以上の部分は、前記チャネル領域が、2種類以上の異なるキャリア濃度の分布をもつことにより生じていることを特徴とする請求項1に記載の半導体記憶素子。
- 前記ソース領域および前記ドレイン領域を結ぶ方向に沿った、前記フローティングゲートから見て異なるしきい値を有する2つ以上の部分は、前記チャネル領域上にある前記フローティングゲートが、P型とN型の両方の導電性を有することにより生じていることを特徴とする請求項1に記載の半導体記憶素子。
- 前記ソース領域および前記ドレイン領域を結ぶ方向に沿った、前記フローティングゲートから見て異なるしきい値を有する2つ以上の部分は、前記チャネル領域が、2種類以上の異なるキャリア濃度の分布をもち、さらに前記チャネル領域上にある前記フローティングゲートが、P型とN型の両方の導電性を有することにより生じていることを特徴とする請求項1に記載の半導体記憶素子。
- 前記基板に形成されたN型の第2の半導体層と、
前記第2の半導体層上に設けられた第2の絶縁膜とをさらに有し、
前記フローティングゲートは、前記第2の絶縁膜の上にまで延伸されており、前記第2の半導体層が前記フローティングゲートの電位を制御するコントロールゲートとして作用することを特徴とする、請求項1〜4のいずれか1項に記載の半導体記憶素子。 - 前記フローティングゲートの上面、または側面に絶縁膜を介してコントロールゲートが形成されていることを特徴とする、請求項1乃至5のいずれか1項に記載の半導体記憶素子。
- ソース電極、ドレイン電極、フローティングゲート電極を持つ半導体記憶素子を複数有し、前記半導体記憶素子それぞれの前記ソース電極、及び、前記ドレイン電極、及び、前記フローティングゲート電極が、それぞれ短絡している半導体回路装置であって、前記半導体記憶素子の各々が異なる閾値電圧を持つこと、
を特徴とする半導体記憶装置。 - 前記半導体記憶素子がコントロールゲートを有し、前記半導体記憶素子それぞれの前記コントロールゲートの電極が短絡していることを特徴とする、請求項7に記載の半導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011218241A JP2013077780A (ja) | 2011-09-30 | 2011-09-30 | 半導体記憶装置及び半導体記憶素子 |
TW101134941A TWI555094B (zh) | 2011-09-30 | 2012-09-24 | Semiconductor memory device and semiconductor memory element |
US13/628,135 US8823073B2 (en) | 2011-09-30 | 2012-09-27 | Semiconductor memory device and semiconductor memory element |
KR1020120107856A KR101942580B1 (ko) | 2011-09-30 | 2012-09-27 | 반도체 기억 장치 및 반도체 기억 소자 |
CN201210367235.5A CN103035649B (zh) | 2011-09-30 | 2012-09-28 | 半导体存储装置以及半导体存储元件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011218241A JP2013077780A (ja) | 2011-09-30 | 2011-09-30 | 半導体記憶装置及び半導体記憶素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013077780A true JP2013077780A (ja) | 2013-04-25 |
Family
ID=47991757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011218241A Pending JP2013077780A (ja) | 2011-09-30 | 2011-09-30 | 半導体記憶装置及び半導体記憶素子 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8823073B2 (ja) |
JP (1) | JP2013077780A (ja) |
KR (1) | KR101942580B1 (ja) |
CN (1) | CN103035649B (ja) |
TW (1) | TWI555094B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6286292B2 (ja) * | 2014-06-20 | 2018-02-28 | 株式会社フローディア | 不揮発性半導体記憶装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS523279B1 (ja) * | 1971-07-28 | 1977-01-27 | ||
JPH05136429A (ja) * | 1991-11-08 | 1993-06-01 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその動作方法 |
JP2000315741A (ja) * | 1999-04-30 | 2000-11-14 | Asahi Kasei Microsystems Kk | 不揮発性半導体記憶装置 |
JP2001210731A (ja) * | 1999-12-27 | 2001-08-03 | Hyundai Electronics Ind Co Ltd | マルチビットフラッシュメモリセル及びこれを用いたプログラム方法 |
JP2008277747A (ja) * | 2007-04-02 | 2008-11-13 | Denso Corp | 不揮発性半導体記憶装置及びそのデータ書き換え方法 |
JP2009027168A (ja) * | 2007-07-18 | 2009-02-05 | Flashsilicon Inc | 非揮発性メモリのための高効率ホットキャリア注入プログラミングの方法及び構造 |
US20100155811A1 (en) * | 2008-12-22 | 2010-06-24 | Sung-Joong Joo | Semiconductor device, method of fabricating the same and flash memory device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6965142B2 (en) | 1995-03-07 | 2005-11-15 | Impinj, Inc. | Floating-gate semiconductor structures |
JP3594550B2 (ja) * | 2000-11-27 | 2004-12-02 | シャープ株式会社 | 半導体装置の製造方法 |
JP4809545B2 (ja) * | 2001-05-31 | 2011-11-09 | 株式会社半導体エネルギー研究所 | 半導体不揮発性メモリ及び電子機器 |
US6806117B2 (en) * | 2002-12-09 | 2004-10-19 | Progressant Technologies, Inc. | Methods of testing/stressing a charge trapping device |
DE10352785A1 (de) * | 2003-11-12 | 2005-06-02 | Infineon Technologies Ag | Speichertransistor und Speichereinheit mit asymmetrischem Kanaldotierbereich |
JP4800017B2 (ja) * | 2005-11-25 | 2011-10-26 | エルピーダメモリ株式会社 | 半導体記憶装置 |
US20070246778A1 (en) * | 2006-04-21 | 2007-10-25 | Meng-Chi Liou | Electrostatic discharge panel protection structure |
US8004032B1 (en) * | 2006-05-19 | 2011-08-23 | National Semiconductor Corporation | System and method for providing low voltage high density multi-bit storage flash memory |
US7645662B2 (en) * | 2007-05-03 | 2010-01-12 | Dsm Solutions, Inc. | Transistor providing different threshold voltages and method of fabrication thereof |
US20090101940A1 (en) * | 2007-10-19 | 2009-04-23 | Barrows Corey K | Dual gate fet structures for flexible gate array design methodologies |
JP2009129981A (ja) * | 2007-11-20 | 2009-06-11 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8218369B2 (en) * | 2010-01-25 | 2012-07-10 | Yield Microelectronics Corp. | Non-volatile memory low voltage and high speed erasure method |
-
2011
- 2011-09-30 JP JP2011218241A patent/JP2013077780A/ja active Pending
-
2012
- 2012-09-24 TW TW101134941A patent/TWI555094B/zh not_active IP Right Cessation
- 2012-09-27 KR KR1020120107856A patent/KR101942580B1/ko active IP Right Grant
- 2012-09-27 US US13/628,135 patent/US8823073B2/en not_active Expired - Fee Related
- 2012-09-28 CN CN201210367235.5A patent/CN103035649B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS523279B1 (ja) * | 1971-07-28 | 1977-01-27 | ||
JPH05136429A (ja) * | 1991-11-08 | 1993-06-01 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその動作方法 |
JP2000315741A (ja) * | 1999-04-30 | 2000-11-14 | Asahi Kasei Microsystems Kk | 不揮発性半導体記憶装置 |
JP2001210731A (ja) * | 1999-12-27 | 2001-08-03 | Hyundai Electronics Ind Co Ltd | マルチビットフラッシュメモリセル及びこれを用いたプログラム方法 |
JP2008277747A (ja) * | 2007-04-02 | 2008-11-13 | Denso Corp | 不揮発性半導体記憶装置及びそのデータ書き換え方法 |
JP2009027168A (ja) * | 2007-07-18 | 2009-02-05 | Flashsilicon Inc | 非揮発性メモリのための高効率ホットキャリア注入プログラミングの方法及び構造 |
US20100155811A1 (en) * | 2008-12-22 | 2010-06-24 | Sung-Joong Joo | Semiconductor device, method of fabricating the same and flash memory device |
Also Published As
Publication number | Publication date |
---|---|
CN103035649B (zh) | 2016-12-21 |
TWI555094B (zh) | 2016-10-21 |
TW201334085A (zh) | 2013-08-16 |
US20130082317A1 (en) | 2013-04-04 |
US8823073B2 (en) | 2014-09-02 |
CN103035649A (zh) | 2013-04-10 |
KR101942580B1 (ko) | 2019-01-25 |
KR20130035928A (ko) | 2013-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7948020B2 (en) | Asymmetric single poly NMOS non-volatile memory cell | |
JP3962769B2 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
US8189399B2 (en) | EEPROM having single gate structure and method of operating the same | |
US9224743B2 (en) | Nonvolatile memory device | |
US20050194633A1 (en) | Nonvolatile semiconductor memory device, charge injection method thereof and electronic apparatus | |
CN111508541A (zh) | 非易失性存储器的非对称传输场效应晶体管 | |
JP2009076680A (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
JP4849517B2 (ja) | 不揮発性メモリセル及びeeprom | |
JP2008182232A (ja) | 不揮発性メモリ素子及びその動作方法 | |
JP2007142448A (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
US8823073B2 (en) | Semiconductor memory device and semiconductor memory element | |
JP2006339554A (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
US9966476B2 (en) | Semiconductor memory device having first and second floating gates of different polarity | |
TWI569377B (zh) | 非揮發性記憶體單元 | |
US8975685B2 (en) | N-channel multi-time programmable memory devices | |
US9424924B2 (en) | Non-volatile semiconductor memory device having depletion-type and enhancement-type channel regions | |
US11101000B2 (en) | Semiconductor device and method for operating the same | |
US8077512B2 (en) | Flash memory cell and method for operating the same | |
KR100521430B1 (ko) | 플래쉬 메모리 및 이를 이용한 프로그램 방법 | |
JP5522296B2 (ja) | 不揮発性半導体記憶装置 | |
JP5596822B2 (ja) | 不揮発性半導体記憶装置 | |
JP2008021679A (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
JP2017195010A (ja) | 不揮発性半導体記憶装置のデータ書き込み方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150818 |