JP2783123B2 - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法Info
- Publication number
- JP2783123B2 JP2783123B2 JP5148365A JP14836593A JP2783123B2 JP 2783123 B2 JP2783123 B2 JP 2783123B2 JP 5148365 A JP5148365 A JP 5148365A JP 14836593 A JP14836593 A JP 14836593A JP 2783123 B2 JP2783123 B2 JP 2783123B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- conductivity type
- epitaxial layer
- concentration
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板に関し、特
に固体撮像装置や半導体メモリに用いられる半導体基板
およびその製造方法に関する。
に固体撮像装置や半導体メモリに用いられる半導体基板
およびその製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高密度化、高集積
化、微細化が進むに伴い、従来余り問題視されていなか
った半導体基板の微小な結晶欠陥が、半導体装置の特性
や歩留まりに大きな影響を与えるようになってきてい
る。この様な状況に伴い、特に固体撮像装置では取扱い
電荷量も微量となり、半導体基板の微小な結晶欠陥によ
る微小なリーク電流により信号電荷量が変調を受けてし
まい、画像上に白い点欠陥（一般に白点欠陥、白キズと
も呼ばれる。）が発生し、製造歩留まりの低下という重
大な影響を及ぼしている。
化、微細化が進むに伴い、従来余り問題視されていなか
った半導体基板の微小な結晶欠陥が、半導体装置の特性
や歩留まりに大きな影響を与えるようになってきてい
る。この様な状況に伴い、特に固体撮像装置では取扱い
電荷量も微量となり、半導体基板の微小な結晶欠陥によ
る微小なリーク電流により信号電荷量が変調を受けてし
まい、画像上に白い点欠陥（一般に白点欠陥、白キズと
も呼ばれる。）が発生し、製造歩留まりの低下という重
大な影響を及ぼしている。
【０００３】この半導体基板の半導体装置形成領域に結
晶欠陥の発生を減少もしくは抑制する対策として、半導
体基板の裏面を歪を導入したり、高濃度の燐を導入した
りするエクストリンシックゲッタリング方式や、半導体
基板表面に残存する酸素を外方拡散させた後、半導体基
板内部に残存する酸素を熱処理により析出させ、析出物
を作ることにより積層欠陥や転位などの微小欠陥を誘起
するイントリンシックゲッタリング方式があり、固体撮
像装置の白点欠陥の発生率を抑制することが可能であっ
たが、固体撮像装置の微細化が進み取扱い信号電荷量が
微量となるにしたがい、エクストリンシックゲッタリン
グ方式では、微小結晶欠陥の発生を抑えて白点欠陥を改
善する効果は殆どなく、またイントリンシックゲッタリ
ング方式では、イントリンシックゲッタリング処理後の
熱処理プロセスによりゲッタリング効果が左右され、ば
らつきが大きく、再現性に乏しかった。
晶欠陥の発生を減少もしくは抑制する対策として、半導
体基板の裏面を歪を導入したり、高濃度の燐を導入した
りするエクストリンシックゲッタリング方式や、半導体
基板表面に残存する酸素を外方拡散させた後、半導体基
板内部に残存する酸素を熱処理により析出させ、析出物
を作ることにより積層欠陥や転位などの微小欠陥を誘起
するイントリンシックゲッタリング方式があり、固体撮
像装置の白点欠陥の発生率を抑制することが可能であっ
たが、固体撮像装置の微細化が進み取扱い信号電荷量が
微量となるにしたがい、エクストリンシックゲッタリン
グ方式では、微小結晶欠陥の発生を抑えて白点欠陥を改
善する効果は殆どなく、またイントリンシックゲッタリ
ング方式では、イントリンシックゲッタリング処理後の
熱処理プロセスによりゲッタリング効果が左右され、ば
らつきが大きく、再現性に乏しかった。
【０００４】この対策として、図３に示したように１×
１０19個／cm3 程度の高不純物濃度を有する高濃度Ｐ++
型半導体基板４（図３（ａ））上に、エピタキシャル成
長法により約３０μｍ程度の低濃度不純物濃度（例えば
１×１０15個／cm3 ）を有するエピタキシャル層６を形
成し（図３（ｂ））、エピタキシャル層６内に固体撮像
装置のような半導体装置を形成する手法が新たに開発さ
れた（参考文献：H.Kikuchi et al:Appl. Phys. Let
t. 54(5), 30 January 1989 pp463, R.R. Troutman:
IEEE ELECTRON DEVICE LETTERS, VOL. EDL-4, No. 1
2, DECEMBER 1983, 宿岩：特開昭５９−１０１８６
３号，田中他：特開平１−１６００５４号）。この様
な半導体基板は、製造プロセス中にて、高不純物濃度を
有する高濃度Ｐ++型半導体基板４内に一様に無数の微小
欠陥が発生し、鉄などの有害な不純物を捕獲するゲッタ
リング効果があり、また、高濃度Ｐ++型半導体基板４と
エピタキシャル層６の界面に局在する格子不整合による
転位は、半導体装置の活性領域に伝搬することなく、安
定で、銅なとの有害な不純物を捕獲するゲッタリング効
果があり、固体撮像装置のような半導体装置の特性改
善、歩留まり向上に効果があるものとして提案されてい
る。
１０19個／cm3 程度の高不純物濃度を有する高濃度Ｐ++
型半導体基板４（図３（ａ））上に、エピタキシャル成
長法により約３０μｍ程度の低濃度不純物濃度（例えば
１×１０15個／cm3 ）を有するエピタキシャル層６を形
成し（図３（ｂ））、エピタキシャル層６内に固体撮像
装置のような半導体装置を形成する手法が新たに開発さ
れた（参考文献：H.Kikuchi et al:Appl. Phys. Let
t. 54(5), 30 January 1989 pp463, R.R. Troutman:
IEEE ELECTRON DEVICE LETTERS, VOL. EDL-4, No. 1
2, DECEMBER 1983, 宿岩：特開昭５９−１０１８６
３号，田中他：特開平１−１６００５４号）。この様
な半導体基板は、製造プロセス中にて、高不純物濃度を
有する高濃度Ｐ++型半導体基板４内に一様に無数の微小
欠陥が発生し、鉄などの有害な不純物を捕獲するゲッタ
リング効果があり、また、高濃度Ｐ++型半導体基板４と
エピタキシャル層６の界面に局在する格子不整合による
転位は、半導体装置の活性領域に伝搬することなく、安
定で、銅なとの有害な不純物を捕獲するゲッタリング効
果があり、固体撮像装置のような半導体装置の特性改
善、歩留まり向上に効果があるものとして提案されてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たような半導体基板を用いて固体撮像装置のような半導
体装置を製造した場合、製造プロセス中に存在する高温
熱処理工程に於いて図４に示したように、高濃度Ｐ型半
導体基板４からの不純物Ｂ（ボロン）の外方拡散によ
り、半導体基板表面の低濃度エピタキシャル層６へ異常
拡散層を形成したり、ボート８を入れる炉心管７への拡
散による汚染のため、素子特性への悪影響を及ぼすとい
う欠点があった。特に、他の半導体装置より１桁薄い不
純物濃度にて拡散層、もしくは半導体領域を形成する固
体撮像装置では、その悪影響が助長されるという欠点が
あった。
たような半導体基板を用いて固体撮像装置のような半導
体装置を製造した場合、製造プロセス中に存在する高温
熱処理工程に於いて図４に示したように、高濃度Ｐ型半
導体基板４からの不純物Ｂ（ボロン）の外方拡散によ
り、半導体基板表面の低濃度エピタキシャル層６へ異常
拡散層を形成したり、ボート８を入れる炉心管７への拡
散による汚染のため、素子特性への悪影響を及ぼすとい
う欠点があった。特に、他の半導体装置より１桁薄い不
純物濃度にて拡散層、もしくは半導体領域を形成する固
体撮像装置では、その悪影響が助長されるという欠点が
あった。
【０００６】
【課題を解決するための手段】本発明は、第１導電型半
導体基板と前記第１導電型半導体基板上に成長されたエ
ピタキシャル層からなる半導体基板に於いて、第１導電
型高濃度半導体領域が前記第１導電型半導体基板表面に
前記第１導電型半導体基板の周囲及び裏面から所望の距
離を置いて配置され、かつ前記エピタキシャル層が第１
導電型高濃度半導体領域上に接するように設けられてい
ることを特徴とする半導体基板である。また、前記第１
導電型高濃度半導体領域の不純物濃度が５×１０１８個
／ｃｍ３以上であるものであり、また、前記第１導電型
高濃度半導体領域が、非活性領域として構成されている
半導体基板を用いた半導体装置である。
導体基板と前記第１導電型半導体基板上に成長されたエ
ピタキシャル層からなる半導体基板に於いて、第１導電
型高濃度半導体領域が前記第１導電型半導体基板表面に
前記第１導電型半導体基板の周囲及び裏面から所望の距
離を置いて配置され、かつ前記エピタキシャル層が第１
導電型高濃度半導体領域上に接するように設けられてい
ることを特徴とする半導体基板である。また、前記第１
導電型高濃度半導体領域の不純物濃度が５×１０１８個
／ｃｍ３以上であるものであり、また、前記第１導電型
高濃度半導体領域が、非活性領域として構成されている
半導体基板を用いた半導体装置である。
【０００７】また、本発明は、第１導電型半導体基板の
外周から所望の幅の表面領域にマスク材を形成する工程
と、前記マスク材をマスクとしてイオン注入法にて第１
導電型高濃度半導体領域を形成する工程と、前記マスク
材を除去後、前記第１導電型半導体基板表面にエピタキ
シャル層を形成する工程とを有し、前記エピタキシャル
層が第１導電型高濃度半導体領域上に接するように設け
られていることを特徴とする半導体基板の製造方法であ
る。また、本発明は、第１導電型半導体基板の外周から
所望の幅の表面領域にマスク材を形成する工程と、前記
マスク材をマスクとして不純物の熱拡散法にて第１導電
型高濃度半導体領域を形成する工程と、前記マスク材を
除去後、前記第１導電型半導体基板表面にエピタキシャ
ル層を形成する工程とを有し、前記エピタキシャル層が
第１導電型高濃度半導体領域上に接するように設けられ
ていることを特徴とする半導体基板の製造方法である。
また、前記マスク材がシリコン酸化膜、シリコン窒化
膜、多結晶シリコン、もしくはシリコン酸化膜／シリコ
ン窒化膜、シリコン酸化膜／多結晶シリコンの積層材で
あることを特徴とするものである。さらに、前記エピタ
キシャル層は第１導電型のエピタキシャル層であること
を特徴とする半導体基板、又は半導体基板の製造方法で
ある。
外周から所望の幅の表面領域にマスク材を形成する工程
と、前記マスク材をマスクとしてイオン注入法にて第１
導電型高濃度半導体領域を形成する工程と、前記マスク
材を除去後、前記第１導電型半導体基板表面にエピタキ
シャル層を形成する工程とを有し、前記エピタキシャル
層が第１導電型高濃度半導体領域上に接するように設け
られていることを特徴とする半導体基板の製造方法であ
る。また、本発明は、第１導電型半導体基板の外周から
所望の幅の表面領域にマスク材を形成する工程と、前記
マスク材をマスクとして不純物の熱拡散法にて第１導電
型高濃度半導体領域を形成する工程と、前記マスク材を
除去後、前記第１導電型半導体基板表面にエピタキシャ
ル層を形成する工程とを有し、前記エピタキシャル層が
第１導電型高濃度半導体領域上に接するように設けられ
ていることを特徴とする半導体基板の製造方法である。
また、前記マスク材がシリコン酸化膜、シリコン窒化
膜、多結晶シリコン、もしくはシリコン酸化膜／シリコ
ン窒化膜、シリコン酸化膜／多結晶シリコンの積層材で
あることを特徴とするものである。さらに、前記エピタ
キシャル層は第１導電型のエピタキシャル層であること
を特徴とする半導体基板、又は半導体基板の製造方法で
ある。
【０００８】
【作用】本発明によれば、低不純物濃度の半導体基板の
周囲および裏面から所望の距離を於いて高濃度半導体領
域を配置し、かつエピタキシャル層が高濃度半導体領域
上に接するように設けられているので、また高濃度半導
体基板裏面にマスク材を配置しているので、製造プロセ
ス中の高温度処理工程にて生ずる高濃度Ｐ++型半導体領
域からの不純物の外方拡散を防止することができるとい
う作用をするものである。
周囲および裏面から所望の距離を於いて高濃度半導体領
域を配置し、かつエピタキシャル層が高濃度半導体領域
上に接するように設けられているので、また高濃度半導
体基板裏面にマスク材を配置しているので、製造プロセ
ス中の高温度処理工程にて生ずる高濃度Ｐ++型半導体領
域からの不純物の外方拡散を防止することができるとい
う作用をするものである。
【０００９】
【実施例】次に、本発明の実施例を図面を参照して説明
する。 〔実施例１〕図１は、本発明の第１の実施例である半導
体基板の各製造工程を示す断面図である。まず、第１導
電型半導体基板として、不純物濃度約１×１０15個／cm
3 程度の低濃度Ｐ型半導体基板１を周知の技術により作
成する（図１（ａ））。次に、前記低濃度Ｐ型半導体基
板１の周囲から約１mm程度の距離を於いて表面にシリコ
ン酸化膜２からなるマスク材を形成する。続いて、イオ
ン注入法を用いて不純物（ボロン）を導入し、第１導電
型高濃度半導体領域として、不純物濃度約１×１０19個
／cm3 程度の高濃度Ｐ++型半導体領域３を形成する（図
１（ｂ））。ここで、前記低濃度Ｐ型半導体基板１の裏
面、および周囲から約１mm程度の距離を於いて表面にシ
リコン酸化膜２からなるマスク材を形成し、続いて、不
純物の熱拡散法を用いて不純物（ボロン）を導入し、不
純物濃度約１×１０19個／cm3 程度の高濃度Ｐ++型半導
体領域３を形成しても良い。
する。 〔実施例１〕図１は、本発明の第１の実施例である半導
体基板の各製造工程を示す断面図である。まず、第１導
電型半導体基板として、不純物濃度約１×１０15個／cm
3 程度の低濃度Ｐ型半導体基板１を周知の技術により作
成する（図１（ａ））。次に、前記低濃度Ｐ型半導体基
板１の周囲から約１mm程度の距離を於いて表面にシリコ
ン酸化膜２からなるマスク材を形成する。続いて、イオ
ン注入法を用いて不純物（ボロン）を導入し、第１導電
型高濃度半導体領域として、不純物濃度約１×１０19個
／cm3 程度の高濃度Ｐ++型半導体領域３を形成する（図
１（ｂ））。ここで、前記低濃度Ｐ型半導体基板１の裏
面、および周囲から約１mm程度の距離を於いて表面にシ
リコン酸化膜２からなるマスク材を形成し、続いて、不
純物の熱拡散法を用いて不純物（ボロン）を導入し、不
純物濃度約１×１０19個／cm3 程度の高濃度Ｐ++型半導
体領域３を形成しても良い。
【００１０】最後に、前記シリコン酸化膜２を除去した
後、周知の技術を用いて、第１導電型半導体基板上に成
長された第１導電型エピタキシャル層として、不純物濃
度約１×１０15個／cm3 程度の低濃度エピタキシャル層
６を約３０μｍの厚さで成長する（図１（ｃ））ことに
より、本発明第１の実施例の半導体基板が得られる。な
お、上述したマスク材は、シリコン酸化膜に限らず、シ
リコン窒化膜、多結晶シリコン、もしくはシリコン酸化
膜／シリコン窒化膜、シリコン酸化膜／多結晶シリコン
のいずれかの積層材でもよい。上述した本発明の第１の
実施例は、低濃度Ｐ型半導体基板１の周囲および裏面か
ら所望の距離を於いて高濃度Ｐ++型半導体領域３を配置
し、前記低濃度Ｐ型半導体基板１の表面に低濃度エピタ
キシャル層６を配置した構造となる。この高濃度Ｐ++型
半導体領域とエピタキシャル層の界面に局在する格子不
整合による転位は、エピタキシャル層内に形成される半
導体装置の活性領域に伝搬することなく安定で銅などの
有害な不純物を捕獲するゲッタリング作用を行い、ま
た、高濃度Ｐ++型半導体領域は、製造プロセス中にて一
様に無数の微小欠陥を発生し、鉄などの有害な不純物を
捕獲するゲッタリング作用を行う。
後、周知の技術を用いて、第１導電型半導体基板上に成
長された第１導電型エピタキシャル層として、不純物濃
度約１×１０15個／cm3 程度の低濃度エピタキシャル層
６を約３０μｍの厚さで成長する（図１（ｃ））ことに
より、本発明第１の実施例の半導体基板が得られる。な
お、上述したマスク材は、シリコン酸化膜に限らず、シ
リコン窒化膜、多結晶シリコン、もしくはシリコン酸化
膜／シリコン窒化膜、シリコン酸化膜／多結晶シリコン
のいずれかの積層材でもよい。上述した本発明の第１の
実施例は、低濃度Ｐ型半導体基板１の周囲および裏面か
ら所望の距離を於いて高濃度Ｐ++型半導体領域３を配置
し、前記低濃度Ｐ型半導体基板１の表面に低濃度エピタ
キシャル層６を配置した構造となる。この高濃度Ｐ++型
半導体領域とエピタキシャル層の界面に局在する格子不
整合による転位は、エピタキシャル層内に形成される半
導体装置の活性領域に伝搬することなく安定で銅などの
有害な不純物を捕獲するゲッタリング作用を行い、ま
た、高濃度Ｐ++型半導体領域は、製造プロセス中にて一
様に無数の微小欠陥を発生し、鉄などの有害な不純物を
捕獲するゲッタリング作用を行う。
【００１１】〔実施例２〕図２は、本発明の第２の実施
例である半導体基板の各製造工程を示す断面図である。
まず、第１導電型半導体基板として、不純物濃度約１×
１０19個／cm3 程度の高濃度Ｐ++型半導体基板４を周知
の技術により作成する（図２（ａ））。次に、前記高濃
度Ｐ++型半導体基板４の裏面にシリコン酸化膜５からな
るマスク材を形成する（図２（ｂ））。最後に、周知の
技術を用いて不純物濃度約１×１０15個／cm3 程度の低
濃度エピタキシャル層６を約３０μｍの厚さで成長する
（図２（ｃ））ことにより、本発明第２の実施例の半導
体基板が得られる。なお、上述したマスク材は、シリコ
ン酸化膜に限らず、シリコン窒化膜、多結晶シリコン、
もしくはシリコン酸化膜／シリコン窒化膜、シリコン酸
化膜／多結晶シリコンのいずれかの積層材でもよい。上
述した本発明第２の実施例は、高濃度Ｐ++型半導体基板
４の裏面に不純物の外方拡散抑制用のマスク材を配置
し、前記高濃度Ｐ++型半導体基板４の表面に低濃度エピ
タキシャル層６を配置した構造となる。この高濃度Ｐ++
型半導体基板とエピタキシャル層の界面に局在する格子
不整合による転位は、エピタキシャル層内に形成される
半導体装置の活性領域に伝搬することなく安定で銅など
の有害な不純物を捕獲するゲッタリング作用を行い、ま
た、高濃度Ｐ++型半導体領域は、製造プロセス中にて一
様に無数の微小欠陥を発生し、鉄などの有害な不純物を
捕獲するゲッタリング作用を行う。
例である半導体基板の各製造工程を示す断面図である。
まず、第１導電型半導体基板として、不純物濃度約１×
１０19個／cm3 程度の高濃度Ｐ++型半導体基板４を周知
の技術により作成する（図２（ａ））。次に、前記高濃
度Ｐ++型半導体基板４の裏面にシリコン酸化膜５からな
るマスク材を形成する（図２（ｂ））。最後に、周知の
技術を用いて不純物濃度約１×１０15個／cm3 程度の低
濃度エピタキシャル層６を約３０μｍの厚さで成長する
（図２（ｃ））ことにより、本発明第２の実施例の半導
体基板が得られる。なお、上述したマスク材は、シリコ
ン酸化膜に限らず、シリコン窒化膜、多結晶シリコン、
もしくはシリコン酸化膜／シリコン窒化膜、シリコン酸
化膜／多結晶シリコンのいずれかの積層材でもよい。上
述した本発明第２の実施例は、高濃度Ｐ++型半導体基板
４の裏面に不純物の外方拡散抑制用のマスク材を配置
し、前記高濃度Ｐ++型半導体基板４の表面に低濃度エピ
タキシャル層６を配置した構造となる。この高濃度Ｐ++
型半導体基板とエピタキシャル層の界面に局在する格子
不整合による転位は、エピタキシャル層内に形成される
半導体装置の活性領域に伝搬することなく安定で銅など
の有害な不純物を捕獲するゲッタリング作用を行い、ま
た、高濃度Ｐ++型半導体領域は、製造プロセス中にて一
様に無数の微小欠陥を発生し、鉄などの有害な不純物を
捕獲するゲッタリング作用を行う。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
高濃度Ｐ++型半導体領域もしくは高濃度Ｐ++型半導体基
板からの不純物の外方拡散により、半導体基板表面のエ
ピタキシャル層へ異常拡散層を形成を抑制することがで
き、製造プロセス中の高温度処理工程に生ずる炉心管へ
の拡散による汚染のため、素子特性へ悪影響を及ぼすこ
ともない。特に、他の半導体装置より１桁薄い不純物濃
度にて拡散層、もしくは半導体領域を形成する固体撮像
装置においても、それによって悪い影響が生ずることも
ない。詳しくは、第１の実施例に示したように低不純物
濃度の半導体基板の周囲および裏面から所望の距離を於
いて高濃度半導体領域を配置しているため、製造プロセ
ス中の高温熱処理工程での高濃度半導体領域からの不純
物の外方拡散を防止することができるという効果があ
る。また、第２の実施例に示したように、高濃度半導体
基板裏面にマスク材を配置しているため、製造プロセス
中の高温熱処理工程での高濃度半導体基板からの不純物
の外方拡散を従来の１０-4〜１０-5に抑制することがで
きるという効果が奏されるものである。
高濃度Ｐ++型半導体領域もしくは高濃度Ｐ++型半導体基
板からの不純物の外方拡散により、半導体基板表面のエ
ピタキシャル層へ異常拡散層を形成を抑制することがで
き、製造プロセス中の高温度処理工程に生ずる炉心管へ
の拡散による汚染のため、素子特性へ悪影響を及ぼすこ
ともない。特に、他の半導体装置より１桁薄い不純物濃
度にて拡散層、もしくは半導体領域を形成する固体撮像
装置においても、それによって悪い影響が生ずることも
ない。詳しくは、第１の実施例に示したように低不純物
濃度の半導体基板の周囲および裏面から所望の距離を於
いて高濃度半導体領域を配置しているため、製造プロセ
ス中の高温熱処理工程での高濃度半導体領域からの不純
物の外方拡散を防止することができるという効果があ
る。また、第２の実施例に示したように、高濃度半導体
基板裏面にマスク材を配置しているため、製造プロセス
中の高温熱処理工程での高濃度半導体基板からの不純物
の外方拡散を従来の１０-4〜１０-5に抑制することがで
きるという効果が奏されるものである。
【図１】本発明第１の実施例を示す断面図。
【図２】本発明第２の実施例を示す断面図。
【図３】従来技術の一例を示す断面図。
【図４】従来技術の問題点を説明するための図。
１ 低濃度Ｐ型半導体基板 ２ シリコン酸化膜 ３ 高濃度Ｐ++型半導体領域 ４ 高濃度Ｐ++型半導体基板 ５ シリコン酸化膜 ６ エピタキシャル層 ７ 炉心管 ８ ボート
フロントページの続き (56)参考文献 特開 平１−160054（ＪＰ，Ａ) 特開 昭59−101863（ＪＰ，Ａ) 特開 昭57−193039（ＪＰ，Ａ) 特開 昭62−24617（ＪＰ，Ａ) 特開 昭53−126866（ＪＰ，Ａ) 特開 平４−130731（ＪＰ，Ａ) 特開 昭61−251123（ＪＰ，Ａ) 特開 昭63−116456（ＪＰ，Ａ) 特開 平４−262537（ＪＰ，Ａ) 特開 平１−123471（ＪＰ，Ａ) 特開 昭63−181421（ＪＰ，Ａ) 特開 昭63−92030（ＪＰ，Ａ) 特開 昭62−208638（ＪＰ，Ａ) 特開 昭53−17073（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/322
Claims (8)
- 【請求項１】 第１導電型半導体基板と前記第１導電型
半導体基板上に成長されたエピタキシャル層からなる半
導体基板に於いて、第１導電型高濃度半導体領域が前記
第１導電型半導体基板表面に前記第１導電型半導体基板
の周囲及び裏面から所望の距離を置いて配置され、かつ
前記エピタキシャル層が第１導電型高濃度半導体領域上
に接するように設けられていることを特徴とする半導体
基板。 - 【請求項２】 第１導電型高濃度半導体領域の不純物濃
度が５×１０１８個／ｃｍ３以上であることを特徴とす
る請求項１記載の半導体基板。 - 【請求項３】 第１導電型高濃度半導体領域が、非活性
領域として構成されていることを特徴とする請求項１、
又は２記載の半導体基板を用いた半導体装置。 - 【請求項４】 第１導電型半導体基板の外周から所望の
幅の表面領域にマスク材を形成する工程と、前記マスク
材をマスクとしてイオン注入法にて第１導電型高濃度半
導体領域を形成する工程と、前記マスク材を除去後、前
記第１導電型半導体基板表面にエピタキシャル層を形成
する工程とを有し、前記エピタキシャル層が第１導電型
高濃度半導体領域上に接するように設けられていること
を特徴とする半導体基板の製造方法。 - 【請求項５】 第１導電型半導体基板の外周から所望の
幅の表面領域にマスク材を形成する工程と、前記マスク
材をマスクとして不純物の熱拡散法にて第１導電型高濃
度半導体領域を形成する工程と、前記マスク材を除去
後、前記第１導電型半導体基板表面にエピタキシャル層
を形成する工程とを有し、前記エピタキシャル層が第１
導電型高濃度半導体領域上に接するように設けられてい
ることを特徴とする半導体基板の製造方法。 - 【請求項６】 マスク材がシリコン酸化膜、シリコン窒
化膜、多結晶シリコン、もしくはシリコン酸化膜／シリ
コン窒化膜、シリコン酸化膜／多結晶シリコンの積層材
であることを特徴とする請求項４、又は５記載の半導体
基板の製造方法。 - 【請求項７】 前記エピタキシャル層は第１導電型のエ
ピタキシャル層であることを特徴とする請求項１，２又
は３のいずれかに記載の半導体基板。」 - 【請求項８】 前記エピタキシャル層は第１導電型のエ
ピタキシャル層であることを特徴とする請求項４，５又
は６のいずれかに記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148365A JP2783123B2 (ja) | 1993-05-28 | 1993-05-28 | 半導体基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148365A JP2783123B2 (ja) | 1993-05-28 | 1993-05-28 | 半導体基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338506A JPH06338506A (ja) | 1994-12-06 |
| JP2783123B2 true JP2783123B2 (ja) | 1998-08-06 |
Family
ID=15451140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5148365A Expired - Fee Related JP2783123B2 (ja) | 1993-05-28 | 1993-05-28 | 半導体基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2783123B2 (ja) |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5317073A (en) * | 1976-07-30 | 1978-02-16 | Nec Corp | Production of semiconductor device |
| JPS53126866A (en) * | 1977-04-13 | 1978-11-06 | Hitachi Ltd | Production of semiconductor wafers |
| JPS57193039A (en) * | 1981-05-22 | 1982-11-27 | Sony Corp | Manufacture of semiconductor device |
| JPS59101863A (ja) * | 1982-12-01 | 1984-06-12 | Nec Corp | 半導体装置 |
| JPS61251123A (ja) * | 1985-04-30 | 1986-11-08 | Nec Kansai Ltd | 半導体装置の製造方法 |
| JPS6224617A (ja) * | 1985-07-24 | 1987-02-02 | Sumitomo Electric Ind Ltd | エピタキシヤル成長方法 |
| JPS62208638A (ja) * | 1986-03-07 | 1987-09-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6392030A (ja) * | 1986-10-06 | 1988-04-22 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63116456A (ja) * | 1986-11-05 | 1988-05-20 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63181421A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electric Ind Co Ltd | イオン注入に対するマスク材料 |
| JPH01123471A (ja) * | 1987-11-06 | 1989-05-16 | Sharp Corp | 半導体装置の製造方法 |
| JPH01160054A (ja) * | 1987-12-16 | 1989-06-22 | Fujitsu Ltd | 電荷転送装置 |
| JPH04130731A (ja) * | 1990-09-21 | 1992-05-01 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH04262537A (ja) * | 1991-02-15 | 1992-09-17 | Canon Inc | 光電変換デバイスの製造方法 |
-
1993
- 1993-05-28 JP JP5148365A patent/JP2783123B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06338506A (ja) | 1994-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3384506B2 (ja) | 半導体基板の製造方法 | |
| US5405803A (en) | Method of manufacturing a semiconductor device | |
| US6342436B1 (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid-state image-pickup device | |
| JPH10223640A (ja) | 半導体基板およびその製造方法 | |
| JPH0469814B2 (ja) | ||
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| JP2010040864A (ja) | エピタキシャルシリコンウェーハ及びその製造方法 | |
| JPH05206146A (ja) | 半導体装置の製造方法 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JP2783123B2 (ja) | 半導体基板およびその製造方法 | |
| JP3579069B2 (ja) | 半導体装置の製造方法 | |
| JPS6118856B2 (ja) | ||
| JP2928058B2 (ja) | 固体撮像装置の製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| JP3941075B2 (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
| JP2002134511A (ja) | 半導体基板の製造方法および固体撮像装置の製造方法 | |
| JPH05152306A (ja) | 半導体基板及びその製造方法 | |
| US5635752A (en) | Semiconductor device having source and drain regions which include horizontally extending secondary defect layers | |
| JPH06326183A (ja) | 半導体装置の製造方法 | |
| KR940009647B1 (ko) | 고체 촬상소자의 제조방법 | |
| JP2008103605A (ja) | エピタキシャル基板、エピタキシャル基板の製造方法、固体撮像素子及び固体撮像素子の製造方法 | |
| JP2003133318A (ja) | 半導体基板の製造方法及びそれを用いた固体撮像素子の製造方法 | |
| JP2022173926A (ja) | 半導体エピタキシャルウェーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110522 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |