JP2003133318A - 半導体基板の製造方法及びそれを用いた固体撮像素子の製造方法 - Google Patents

半導体基板の製造方法及びそれを用いた固体撮像素子の製造方法

Info

Publication number
JP2003133318A
JP2003133318A JP2001326888A JP2001326888A JP2003133318A JP 2003133318 A JP2003133318 A JP 2003133318A JP 2001326888 A JP2001326888 A JP 2001326888A JP 2001326888 A JP2001326888 A JP 2001326888A JP 2003133318 A JP2003133318 A JP 2003133318A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
manufacturing
gettering
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001326888A
Other languages
English (en)
Inventor
Ritsuo Takizawa
律夫 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001326888A priority Critical patent/JP2003133318A/ja
Publication of JP2003133318A publication Critical patent/JP2003133318A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイスの製造に用いられる半導体基
板のゲッタリング能力を向上させること。 【解決手段】 本発明では、半導体基板(1)の表面(2)側
からイオンを注入することによって半導体基板(1)の内
部にゲッタリングサイト(6)を形成する半導体基板(1)の
製造方法において、イオン注入時にイオン(5)とともに
注入される不純物(7)を捕捉するための不純物捕捉膜(3,
4)を半導体基板(1)の表面に形成し、同不純物捕捉膜(3,
4)を介して半導体基板(1)の内部にイオン(5)を注入して
ゲッタリングサイト(6)を形成し、その後、半導体基板
(1)の表面(2)から不純物捕捉膜(3,4)を除去することと
した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板の製造
方法及びそれを用いた固体撮像素子の製造方法に関する
ものである。
【0002】
【従来の技術】CPUやメモリや固体撮像素子等の半導
体デバイスは、単結晶シリコンを素材とする半導体基板
の表面に各種回路素子を形成することによって製造され
る。かかる半導体デバイスの製造において、半導体基板
の内部に金属、特に重金属等の不純物が混入している
と、製造された半導体デバイスの品質や特性が著しく低
減してしまう。
【0003】この半導体基板の内部に不純物が混入する
原因としては、半導体基板を製造する過程において使用
する水や各種ガスに不純物が含まれていたり、或いは使
用する装置の構成部材から不純物が発生することによる
ものであると考えられるが、これらの不純物を完全に除
去するには限界があり、不純物が全く混入していない半
導体基板を製造することは困難である。
【0004】そこで、従来より、半導体基板の内部に混
入された不純物を捕獲し、固定する機能を有するゲッタ
リングサイトを半導体基板の内部に形成し、同ゲッタリ
ングサイトで半導体基板の表面近傍の不純物を捕獲し固
定することによって、半導体基板の表面近傍から不純物
を除去するゲッタリングが行われている。
【0005】かかるゲッタリングサイトの形成方法に
は、シリコンからなる半導体基板の内部に含有される酸
素を半導体基板の内部に層状に析出させることによって
ゲッタリングサイトを形成する内部ゲッタリング(I
G:Intrinsic Gettering)や、半導体基板の裏面に多
結晶シリコン膜を形成したり或いは半導体基板の裏面に
高濃度のリンを注入することによってゲッタリングサイ
トを形成する外部ゲッタリング(EG:Extrinsic Gett
ering)が従来から一般的に行われていた。
【0006】しかしながら、上記従来の方法で形成した
ゲッタリングサイトにあっては、不純物を捕獲し固定す
るゲッタリング能力がいまだに充分なものとはいえず、
特に単結晶シリコンのエピタキシャル成長を利用して表
面にエピタキシャル層を形成する半導体基板では、エピ
タキシャル成長時に不純物が大量に混入するため、この
大量の不純物をゲッタリングサイトで捕獲し固定するこ
とができなかった。
【0007】そのため、本願発明者は、従来より外部ゲ
ッタリングにおいて行われていた半導体基板の裏面から
のイオン注入に替えて、半導体基板の表面から炭素イオ
ンを注入することによって、半導体基板の表面近傍にゲ
ッタリングサイトを形成する半導体基板の製造方法を発
明した(特開平6−338507号公報)。
【0008】
【発明が解決しようとする課題】しかしながら、特開平
6−338507号公報に開示した半導体基板の表面か
ら炭素イオンを注入して半導体基板の表面近傍にゲッタ
リングサイトを形成する半導体基板の製造方法は、ゲッ
タリングが必要な半導体基板の表面近傍にゲッタリング
サイトを形成できるためにゲッタリング能力が向上する
といった効果を奏するものであったが、その後の研究に
よって、半導体基板の表面から炭素イオンを注入する際
に、半導体基板に炭素イオンを注入するためのイオン注
入機によって炭素イオンとともに金属等の不純物までも
いっしょに半導体基板の内部に注入されてしまい、ゲッ
タリングサイトのゲッタリング能力を向上させる際の支
障となっていることがわかった。
【0009】このように、半導体基板の表面からイオン
を注入して半導体基板の表面近傍にゲッタリングサイト
を形成する半導体基板の製造方法にあっては、ゲッタリ
ングサイトを形成するためのイオンとともに不純物が半
導体基板の内部に注入されてしまうのを阻止する必要が
あった。
【0010】
【課題を解決するための手段】そこで、本発明では、半
導体基板の表面側からイオンを注入することによって半
導体基板の内部にゲッタリングサイトを形成する半導体
基板の製造方法において、イオン注入時にイオンととも
に注入される不純物を捕捉するための不純物捕捉膜を半
導体基板の表面に形成し、同不純物捕捉膜を介して半導
体基板の内部にイオンを注入してゲッタリングサイトを
形成し、その後、半導体基板の表面から不純物捕捉膜を
除去することとした。
【0011】そして、前記不純物捕捉膜は、窒化膜又は
酸化膜のうちの少なくともいずれかであることとした。
【0012】また、前記半導体基板の表面に複数層の不
純物捕捉膜を形成することとした。
【0013】また、前記半導体基板の表面にエピタキシ
ャル層を形成することとした。
【0014】また、上記いずれかに記載の方法で製造し
た半導体基板の表面に固体撮像素子を構成する回路を形
成することによって固体撮像素子を製造することとし
た。
【0015】
【発明の実施の形態】本発明に係る半導体基板の製造方
法は、単結晶シリコンを素材とする半導体基板を用意し
ておき、かかる半導体基板の表面側からイオン注入機を
用いて炭素イオンを注入することによって半導体基板の
内部にゲッタリングサイトを形成することとしたもので
ある。
【0016】しかも、本発明では、ゲッタリングサイト
を形成するに際して、まず、イオン注入時に炭素イオン
とともに注入されるおそれがある金属等の不純物を捕捉
するための不純物捕捉膜を半導体基板の表面に形成して
おき、同不純物捕捉膜を介して半導体基板の内部に炭素
イオンを注入してゲッタリングサイトを形成し、その
後、半導体基板の表面から不純物捕捉膜を除去すること
にしたものである。
【0017】かかる不純物捕捉膜は、減圧状態で膜を均
一に成長させるLP−CVD法(Low Pressure Chemica
l Vapor Deposition法:減圧化学気相成長法)によって
基板表面に形成した窒化膜と、酸化雰囲気ガスとして乾
燥酸素を用いるドライ酸化によって基板表面に形成した
酸化膜とからなる2層構造のものとしている。
【0018】そして、ゲッタリングサイトを形成した半
導体基板は、上記不純物捕捉膜を表面から除去した後
に、半導体基板の表面に単結晶シリコンをエピタキシャ
ル成長させることによってエピタキシャル層を形成して
エピタキシャル基板とすることができ、同エピタキシャ
ル基板の表面に各種素子を形成することによって固体撮
像素子を形成することができるものである。
【0019】このように、半導体基板の表面に形成した
不純物捕捉膜を介して半導体基板の内部にイオンを注入
してゲッタリングサイトを形成することによって、イオ
ン注入時に炭素イオンとともに基板内部に注入されるお
それのある不純物を不純物捕捉膜で捕捉することができ
るので、イオン注入時に半導体基板の内部に不純物が注
入されてしまうのを阻止することができ、ゲッタリング
サイトのゲッタリング能力を向上させることができ、か
かるゲッタリング能力を向上させた半導体基板を用いて
半導体デバイスを製造することによって、半導体デバイ
スの品質や特性を向上させることができるものである。
【0020】特に、不純物捕捉膜を複数層形成した場合
には、イオン注入時にイオン注入機から放出される不純
物を複数層の不純物捕捉膜で確実に捕捉することがで
き、より一層半導体基板の内部への不純物の混入を阻止
することができ、ゲッタリングサイトのゲッタリング能
力をより一層向上させることができるものである。
【0021】また、ゲッタリング能力を向上させた半導
体基板の表面にエピタキシャル層を形成することによっ
てエピタキシャル基板を製造した場合には、エピタキシ
ャル層の形成時にエピタキシャル層の内部に混入するお
それのある金属等の不純物をゲッタリングサイトで捕獲
・固定することによってエピタキシャル層から不純物を
除去してエピタキシャル層の結晶性を向上させることが
でき、エピタキシャル基板自体の品質や特性を向上させ
ることができ、かかるエピタキシャル基板を用いて製造
した半導体デバイスの品質や特性を向上させることがで
きるものである。
【0022】また、ゲッタリング能力を向上させた半導
体基板を用いて固体撮像素子を製造した場合には、固体
撮像素子を構成する各画素毎の素子に欠陥が生じること
がなくなり、これにより、固体撮像素子の白傷欠陥を未
然に防止することができ、固体撮像素子の歩留まりを向
上させることができるものである。
【0023】
【実施例】以下に、本発明の具体的な実施例について図
面を参照しながら説明する。
【0024】図1は、本発明に係る半導体基板1の製造
方法を説明する図であり、本実施例では、まず、CZ法
(Czochralski法)を用いて製造された半導体基板1を
用意する(図1(a))。ここで、半導体基板1は、CZ
法を用いて製造されたものに限られず、MCZ法(Magn
etic Field Applied法)やFZ法(Floating Zone法)
等の各種の製造方法を用いて製造されたものであっても
よい。
【0025】次に、半導体基板1の表面2をRCA洗浄
により洗浄し、その後、酸化雰囲気ガスとして1000
℃の乾燥酸素を用いるドライ酸化によって半導体基板1
の表面2に膜厚約20nmの酸化膜3を形成し、減圧下で
均一膜を成長させるLP−CVD法(Low Pressure Che
mical Vapor Deposition法:減圧化学気相成長法)によ
って半導体基板1の表面2に膜厚約50nmの窒化膜4を
形成する(図1(b))。
【0026】次に、半導体基板1の上方からイオン注入
機を用いて炭素イオン5を半導体基板1の表面側から酸
化膜3と窒化膜4とを介して半導体基板1の内部に注入
する(図1(c))。炭素イオン5の注入は、加速エネルギ
ー160keV、ドーズ量1X1015cm-2、投影射程距離
0.35μm、ピーク濃度5X1018cm-3で行った。
尚、炭素イオン5を半導体基板1の表面よりも深い位置
でピーク濃度となるように注入することによって、後述
する半導体基板1の表面にエピタキシャル層8を形成し
てエピタキシャル基板9を形成する際の単結晶シリコン
の結晶性の劣化を防止することができる。
【0027】かかる炭素イオン5の注入によって、図1
(d)に示すように、半導体基板1の内部の表面近傍にピ
ーク濃度を有する層状のゲッタリングサイト6が形成さ
れる。
【0028】ここで、本実施例では、図1(c)に示すよ
うに、イオン注入機を用いて半導体基板1の内部に炭素
イオン5を酸化膜3と窒化膜4とを介して注入してい
る。そして、炭素イオン5の注入時には、イオン注入機
から炭素イオン5とともに金属等の不純物7が半導体基
板1の表面に向けて放出される。かかる不純物7は、炭
素イオン5よりも加速エネルギーが低いために、半導体
基板1の表面2に形成した酸化膜3や窒化膜4を通過す
る際にこれら酸化膜3や窒化膜4によって捕捉される。
すなわち、酸化膜3や窒化膜4は、半導体基板1へのイ
オン注入時にイオン注入機からイオンとともに半導体基
板1に注入される不純物7を捕捉するための不純物捕捉
膜として機能しているのである。尚、本実施例では、不
純物捕捉膜として酸化膜3と窒化膜4とからなる2層構
造のものを用いているが、いずれか一方の膜からなる1
層構造のものとしてもよい。また、窒化膜4の厚みは、
30nm以上であれば不純物7を有効に除去できることを
確認している。
【0029】このように、半導体基板1の表面に形成し
た不純物捕捉膜を介して半導体基板1の内部にイオンを
注入してゲッタリングサイト6を形成することによっ
て、半導体基板1の表面近傍に不純物7が注入されてし
まうのを阻止することができ、これにより、ゲッタリン
グサイト6によって半導体基板1の内部に混入する金属
等を捕獲・固定するゲッタリング能力を向上させること
ができる。
【0030】特に、本実施例のように、半導体基板1の
表面に複数層(2層)の不純物捕捉膜を形成し、かかる
複数層の不純物捕捉膜を介してイオンを注入してゲッタ
リングサイト6を形成した場合には、イオン注入時にイ
オン注入機から放出される不純物7を複数層の不純物捕
捉膜で確実に捕捉することができ、より一層半導体基板
1の内部への不純物7の混入を阻止することができ、ゲ
ッタリングサイト6のゲッタリング能力をより一層向上
させることができる。
【0031】また、不純物捕捉膜として酸化膜3や窒化
膜4を用いているため、従来から一般的に使用されてい
る設備を利用することができ、不純物捕捉膜を形成する
ために新たな設備投資を要することなく均一厚で良質な
不純物捕捉膜を容易に形成することができる。また、半
導体基板1の表面2に酸化膜3を形成しておくことによ
って、半導体基板1の表面2(シリコン表面)での欠陥
の発生を防止することができる。
【0032】さらには、ゲッタリングサイト6を形成す
るために炭素イオン5を半導体基板1の内部に注入する
時に、炭素イオン5とともにリン又はホウ素等も同時に
半導体基板1の内部に注入することによって、ゲッタリ
ングサイト6の上下にn型領域又はp型領域をゲッタリ
ングサイト6と同時に形成することもできる。
【0033】次に、ゲッタリングサイト6を形成した半
導体基板1に1000℃の窒素雰囲気下で10分間のア
ニールを施して、イオン注入の際に非結晶化された半導
体基板1の表面近傍の結晶性を回復させた後、ドライエ
ッチング法を用いて半導体基板1の表面2から窒化膜4
を除去し、さらに、HF溶液を含む溶液を用いて酸化膜
3を除去する(図1(e))。
【0034】以上のようにして、半導体基板1の内部に
ゲッタリングサイト6を形成することができ、かかる半
導体基板1の表面2に各種回路素子を形成することによ
ってCPUやメモリや後述する固体撮像素子10等の半導
体デバイスを製造することができる。
【0035】また、以下に説明するようにして半導体基
板1の表面2にエピタキシャル層8を形成したエピタキ
シャル基板9を製造し、かかるエピタキシャル層8の表
面に各種回路素子を形成することによって固体撮像素子
10等の半導体デバイスを製造することもできる。
【0036】すなわち、上記方法を用いて内部にゲッタ
リングサイト6を形成した半導体基板1を用意し、不純
物捕捉膜(窒化膜4)を除去した後の半導体基板1の表
面2にSiHCl3ガスによる水素還元法を用いて単結晶シリ
コンをエピタキシャル成長させることによって、半導体
基板1の表面2に比抵抗40〜50Ωcmの膜厚8μmのn型
のエピタキシャル層8を形成する(図2(a))。かかる
エピタキシャル層8の形成方法としては、SiHCl3ガスに
よる水素還元法が安価で成長速度が速いことから厚膜用
に適しているが、これに限られず、SiH4ガスによる熱分
解法等の各種のCVD法(化学気相成長法)を用いるこ
とができる。
【0037】このようにして製造したエピタキシャル基
板9は、表面である素子形成層の下に低抵抗領域を形成
することができ、低電圧駆動化や低消費電力化を図る上
で有効な基板である。
【0038】次に、n型のエピタキシャル層8の所定位
置に第1のp型ウエル領域11を形成し(図2(b))、そ
の後、表面にゲート絶縁膜12を形成するとともに、第1
のp型ウエル領域11の内部にイオン注入機を用いてn型
及びp型の不純物を選択的に注入することによって、図
2(c)に示すように、垂直転送レジスタを構成するn型
の転送チャネル領域13とp型のチャネルストップ領域14
と第2のp型ウエル領域15をそれぞれ形成する。
【0039】次に、ゲート絶縁膜12の表面の所定位置に
転送電極16を形成し(図2(d))、その後、n型の転送
チャネル領域13と第2のp型ウエル領域15との間にイオ
ン注入機を用いてn型及びp型の不純物を選択的に注入
することによって、図2(e)に示すように、p型の正電
荷蓄積領域17とn型の不純物拡散領域18とを積層させた
フォトダイオード19を形成する。
【0040】次に、表面に層間絶縁膜20を形成し、その
後、フォトダイオード19の直上方を除いた層間絶縁膜20
の表面に遮光膜21を形成することによって、図2(f)に
示す固体撮像素子10を製造することができる。
【0041】尚、上記実施例では、n型シリコンのエピ
タキシャル基板9の表面にp型の正電荷蓄積領域17を形
成し、その表面にn型の不純物拡散領域18を形成して、
p型の正電荷蓄積領域17とn型の不純物拡散領域18との
PN接合によってフォトダイオード19を形成したCCD
型の固体撮像素子10を形成しているが、これに限られ
ず、p型のシリコンのエピタキシャル基板上にn型の不
純物拡散領域を形成したものでもよく、また、MOS型
の固体撮像素子であってもよい。
【0042】以上に説明したように、本実施例では、半
導体基板1の表面2に形成した不純物捕捉膜を介して半
導体基板1の内部にイオンを注入することによってゲッ
タリングサイト6を形成しているため、半導体基板1の
表面近傍に不純物7が注入されてしまうのを阻止するこ
とができて、ゲッタリングサイト6のゲッタリング能力
を向上させることができる。
【0043】そして、ゲッタリングサイト6のゲッタリ
ング能力を向上させた半導体基板1の表面2に各種素子
を形成して半導体デバイスを製造することによって、半
導体デバイスの品質や特性を向上させることができる。
【0044】特に、本半導体基板1を用いてエピタキシ
ャル基板9を製造した場合には、半導体基板1の表面に
エピタキシャル層8を形成する際にエピタキシャル層8
に混入するおそれのある金属等の不純物7をゲッタリン
グサイト6で捕獲・固定することによってエピタキシャ
ル層8から不純物7を除去してエピタキシャル層8の結
晶性を向上させることができるので、エピタキシャル基
板9自体の品質や特性を向上させることができ、かかる
エピタキシャル基板9を用いて製造した半導体デバイス
の品質や特性を向上させることができる。
【0045】また、ゲッタリング能力を向上させた半導
体基板1を用いて固体撮像素子10を製造した場合には、
固体撮像素子10を構成する各画素毎の素子に欠陥が生じ
ることがなくなり、これにより、固体撮像素子10の白傷
欠陥を未然に防止することができ、固体撮像素子10の歩
留まりを向上させることができる。
【0046】
【発明の効果】本発明は、以上に説明したような形態で
実施され、以下に記載されるような効果を奏する。
【0047】すなわち、請求項1に係る本発明では、半
導体基板の表面に形成した不純物捕捉膜を介して半導体
基板の内部にイオンを注入することによってゲッタリン
グサイトを形成しているため、イオン注入時にイオンと
ともに基板内部に注入されるおそれのある不純物を不純
物捕捉膜で捕捉することができ、半導体基板の内部に不
純物が注入されてしまうのを阻止することができ、これ
により、ゲッタリングサイトのゲッタリング能力を向上
させた半導体基板を製造することができ、かかる半導体
基板を用いて半導体デバイスを製造することによって、
半導体デバイスの品質や特性を向上させることができ
る。
【0048】また、請求項2に係る本発明では、不純物
捕捉膜として窒化膜又は酸化膜のうちの少なくともいず
れかを用いているため、従来から一般的に使用されてい
る設備を利用することができ、不純物捕捉膜を形成する
ために新たな設備投資を要することなく均一厚で良質な
不純物捕捉膜を容易に形成することができる。
【0049】また、請求項3に係る本発明では、不純物
捕捉膜を複数層形成しているため、イオン注入時にイオ
ン注入機から放出される不純物を複数層の不純物捕捉膜
で確実に捕捉することができ、より一層半導体基板の内
部への不純物の混入を阻止することができて、ゲッタリ
ングサイトのゲッタリング能力をより一層向上させた半
導体基板を製造することができる。
【0050】また、請求項4に係る本発明では、ゲッタ
リング能力を向上させた半導体基板の表面にエピタキシ
ャル層を形成することによってエピタキシャル基板を製
造しているため、エピタキシャル層の形成時にエピタキ
シャル層の内部に混入するおそれのある金属等の不純物
をゲッタリングサイトで捕獲・固定することによってエ
ピタキシャル層から不純物を除去してエピタキシャル層
の結晶性を向上させることができ、エピタキシャル基板
自体の品質や特性を向上させることができ、かかるエピ
タキシャル基板を用いて製造した半導体デバイスの品質
や特性を向上させることができる。
【0051】また、請求項5に係る本発明では、ゲッタ
リング能力を向上させた半導体基板を用いて固体撮像素
子を製造しているため、固体撮像素子を構成する各画素
毎の素子に暗電流等の欠陥が生じることがなくなり、こ
れにより、固体撮像素子の白傷欠陥を未然に防止するこ
とができ、固体撮像素子の歩留まりを向上させることが
できる。
【図面の簡単な説明】
【図1】本発明に係る半導体基板の製造方法を示す説明
図。
【図2】固体撮像素子の製造方法を示す説明図。
【符号の説明】
1 半導体基板 3 酸化膜 4 窒化膜 5 炭素イオン 6 ゲッタリングサイト 7 不純物 8 エピタキシャル層 9 エピタキシャル基板 10 固体撮像素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/148 H01L 27/14 A

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の表面側からイオンを注入す
    ることによって半導体基板の内部にゲッタリングサイト
    を形成する半導体基板の製造方法において、 イオン注入時にイオンとともに注入される不純物を捕捉
    するための不純物捕捉膜を半導体基板の表面に形成し、
    同不純物捕捉膜を介して半導体基板の内部にイオンを注
    入してゲッタリングサイトを形成し、その後、半導体基
    板の表面から不純物捕捉膜を除去することを特徴とする
    半導体基板の製造方法。
  2. 【請求項2】 前記不純物捕捉膜は、窒化膜又は酸化膜
    のうちの少なくともいずれかであることを特徴とする請
    求項1記載の半導体基板の製造方法。
  3. 【請求項3】 前記半導体基板の表面に複数層の不純物
    捕捉膜を形成することを特徴とする請求項1又は請求項
    2記載の半導体基板の製造方法。
  4. 【請求項4】 前記半導体基板の表面にエピタキシャル
    層を形成することを特徴とする請求項1〜請求項3のい
    ずれかに記載の半導体基板の製造方法。
  5. 【請求項5】 請求項1〜請求項4のいずれかに記載の
    方法で製造した半導体基板の表面に固体撮像素子を構成
    する回路を形成したことを特徴とする固体撮像素子の製
    造方法。
JP2001326888A 2001-10-24 2001-10-24 半導体基板の製造方法及びそれを用いた固体撮像素子の製造方法 Pending JP2003133318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001326888A JP2003133318A (ja) 2001-10-24 2001-10-24 半導体基板の製造方法及びそれを用いた固体撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001326888A JP2003133318A (ja) 2001-10-24 2001-10-24 半導体基板の製造方法及びそれを用いた固体撮像素子の製造方法

Publications (1)

Publication Number Publication Date
JP2003133318A true JP2003133318A (ja) 2003-05-09

Family

ID=19143194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001326888A Pending JP2003133318A (ja) 2001-10-24 2001-10-24 半導体基板の製造方法及びそれを用いた固体撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JP2003133318A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016099A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016099A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法

Similar Documents

Publication Publication Date Title
US6746939B2 (en) Production method for solid imaging device
JP4211696B2 (ja) 固体撮像装置の製造方法
US20070020893A1 (en) Low defect epitaxial semiconductor substrate having gettering function, image sensor using the same, and fabrication method thereof
JPWO2008029918A1 (ja) 固体撮像素子用半導体基板および固体撮像素子ならびにそれらの製造方法
JPH0469814B2 (ja)
JPH11204771A (ja) 半導体基板の製造方法及び固体撮像装置の製造方法
JPH04247629A (ja) 電荷結合デバイス及びその製造方法
JP2005045012A (ja) 半導体装置の製造方法
JP3589473B2 (ja) Si半導体素子の製造方法
JPH11251322A (ja) エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JP3203740B2 (ja) 半導体装置及びその製造方法
JP2004165225A (ja) 半導体基板の製造方法、固体撮像装置の製造方法及び固体撮像装置用の選別方法
JP2003133318A (ja) 半導体基板の製造方法及びそれを用いた固体撮像素子の製造方法
JP2008294479A (ja) 固体撮像装置
JP3941075B2 (ja) エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JPH05136153A (ja) 半導体装置及びその製造方法
JP2002134511A (ja) 半導体基板の製造方法および固体撮像装置の製造方法
JPH06216137A (ja) 半導体装置およびその製造方法
JP2010103318A (ja) 半導体基板およびその製造方法、固体撮像素子
JPH08203912A (ja) 半導体ウエーハ及びそれを用いた半導体装置並びにそれを用いた半導体装置の製造方法
JP2629615B2 (ja) 半導体装置の製造方法
US5635752A (en) Semiconductor device having source and drain regions which include horizontally extending secondary defect layers
JP2783123B2 (ja) 半導体基板およびその製造方法
JP3296304B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040817