JPS61251123A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61251123A JPS61251123A JP9292385A JP9292385A JPS61251123A JP S61251123 A JPS61251123 A JP S61251123A JP 9292385 A JP9292385 A JP 9292385A JP 9292385 A JP9292385 A JP 9292385A JP S61251123 A JPS61251123 A JP S61251123A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pattern
- shift
- oxide pattern
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
のｌ
この発明は、半導体素子を、基板上に形成したエピタキ
シャル成長層上に、形成する場合に生じるパターンシフ
ト改善に関する技術である。
シャル成長層上に、形成する場合に生じるパターンシフ
ト改善に関する技術である。
従】ぽｌ１術−
バイポーラＩＣの製造工程では、従来よりエピタキシャ
ルプレーナ法が一般化してする。例えば、信号用素子と
ともにスイッチング用電源回路を構成するトランジスタ
も形成する場合には、第６図のように、サブスト°レー
トと称するｐ形基板１に、ｎｐｎトランジスタ２を形成
する際に、他の信号用素子等と絶縁分離するために、素
子底部にｎ＋の埋め込み層３、及び隣設素子との分離の
ために、ｐ＋の分離層４，４を設けておき、二重゛拡散
法によって、コレクタとなるｎ形エピタキシャル成長層
５に、ベースとなるｐ形層６、エミッタとなるｎ＋形層
７を形成している。尚、第６図における８、８°は酸化
保護膜、そして９．１０゜１１は、ｎ形層５．ｐ形層Ｓ
ｅｎ＋形層７と各コンタクト（図示省略）を介して接続
させたＡｌ蒸着膜のコレクタ電極、ベース電極、エミッ
タ電極である。
ルプレーナ法が一般化してする。例えば、信号用素子と
ともにスイッチング用電源回路を構成するトランジスタ
も形成する場合には、第６図のように、サブスト°レー
トと称するｐ形基板１に、ｎｐｎトランジスタ２を形成
する際に、他の信号用素子等と絶縁分離するために、素
子底部にｎ＋の埋め込み層３、及び隣設素子との分離の
ために、ｐ＋の分離層４，４を設けておき、二重゛拡散
法によって、コレクタとなるｎ形エピタキシャル成長層
５に、ベースとなるｐ形層６、エミッタとなるｎ＋形層
７を形成している。尚、第６図における８、８°は酸化
保護膜、そして９．１０゜１１は、ｎ形層５．ｐ形層Ｓ
ｅｎ＋形層７と各コンタクト（図示省略）を介して接続
させたＡｌ蒸着膜のコレクタ電極、ベース電極、エミッ
タ電極である。
このようにｎｐｎ）ランジスタ２を形成しようとすれば
、基板１を超鏡面仕上げした後、第７図の通り全面に熱
酸化によって数千Ａ程度の５１０２膜１２を形成し、つ
ぎに、第８図の通りフォトリングラフィ技術によってｎ
ｌ）ｎ）ランジスタ形成予定部１３を開孔させる。そし
て第９図の通り開孔１３よりｐ、 Ａｓ、 Ｓｂ等を埋
め込み拡散させてｎ＋層３を設け、さらに基板１上の５
１０２膜１２を除去しておきｓ １ｃＪＬ、ガス等を流
し高温で分解反応させ、全面に数十μｍ程度のｎ形エピ
タキシャル成長層５を形成してい゛る。
、基板１を超鏡面仕上げした後、第７図の通り全面に熱
酸化によって数千Ａ程度の５１０２膜１２を形成し、つ
ぎに、第８図の通りフォトリングラフィ技術によってｎ
ｌ）ｎ）ランジスタ形成予定部１３を開孔させる。そし
て第９図の通り開孔１３よりｐ、 Ａｓ、 Ｓｂ等を埋
め込み拡散させてｎ＋層３を設け、さらに基板１上の５
１０２膜１２を除去しておきｓ １ｃＪＬ、ガス等を流
し高温で分解反応させ、全面に数十μｍ程度のｎ形エピ
タキシャル成長層５を形成してい゛る。
Ｂ （′＃ ｊ
ところで、上述の通り素子底部の絶縁分離層となるｎ＋
埋め込み層３、コレクタとなるエピタキシャル成長層５
を形成する場合には、第１θ図に示すとおり、ｎ＋埋め
込み層３上の素子（トランジスタ）形成予定部１４が真
上に成長せず、斜め方向に成長してしまう、いわゆるパ
ターンシフトが発生することが多い。このパターンシフ
トについては、エピタキシャル成長温度の上昇、成長速
度の増減、５ＩＣｆＬ４ガス分子に含まれるＣＩ原子数
の減少等が要因と考えられているが、現状では完全に究
明されているとは言えな′い。よって、素子形成予定部
１４の表面上に、ｐ＋形骨分離層４′４°を埋め込み形
成すると、ｎ＋埋め込み層３に対してずれが生じ、絶縁
分離不十分となってしまう。
埋め込み層３、コレクタとなるエピタキシャル成長層５
を形成する場合には、第１θ図に示すとおり、ｎ＋埋め
込み層３上の素子（トランジスタ）形成予定部１４が真
上に成長せず、斜め方向に成長してしまう、いわゆるパ
ターンシフトが発生することが多い。このパターンシフ
トについては、エピタキシャル成長温度の上昇、成長速
度の増減、５ＩＣｆＬ４ガス分子に含まれるＣＩ原子数
の減少等が要因と考えられているが、現状では完全に究
明されているとは言えな′い。よって、素子形成予定部
１４の表面上に、ｐ＋形骨分離層４′４°を埋め込み形
成すると、ｎ＋埋め込み層３に対してずれが生じ、絶縁
分離不十分となってしまう。
そこで、パターンシフト対策としては、基板１のエピタ
キシャル成長層５を形成する前に、エピタキシャル成長
が生じない石英（シリカ）片１５を載置しておき、目合
わせパターンとしているが、石英片１５を正確に位置決
めすることが困難である。しかも、エピタキシャル成長
後に、石英片１５を除去すると、基板１上のエピタキシ
ャル成長しなかった地肌が、石英片１５の形状の開口底
となるが、地肌自身では、良好な目合わせパターンと認
め難い欠点があった。
キシャル成長層５を形成する前に、エピタキシャル成長
が生じない石英（シリカ）片１５を載置しておき、目合
わせパターンとしているが、石英片１５を正確に位置決
めすることが困難である。しかも、エピタキシャル成長
後に、石英片１５を除去すると、基板１上のエピタキシ
ャル成長しなかった地肌が、石英片１５の形状の開口底
となるが、地肌自身では、良好な目合わせパターンと認
め難い欠点があった。
また目合わせパターンを用いずに、エピタキシャル成長
層５表面上のシフト凹部１Ｂの淵部１Ｇ’と、ｎ＋埋め
込み層３の端部３“とを観測して、シフト量を読み取り
、素子形成パターニング位置を割り出す方法も当然考え
られる。しかし、この方法は、淵部１Ｇ’の凹曲率が不
都合にも頽らかであり、シフト量読み取り精度が低いた
め、位置割り出し作業性が劣る。
層５表面上のシフト凹部１Ｂの淵部１Ｇ’と、ｎ＋埋め
込み層３の端部３“とを観測して、シフト量を読み取り
、素子形成パターニング位置を割り出す方法も当然考え
られる。しかし、この方法は、淵部１Ｇ’の凹曲率が不
都合にも頽らかであり、シフト量読み取り精度が低いた
め、位置割り出し作業性が劣る。
この発明は、上記諸事情を検討考察の結果、提唱するも
のである。
のである。
口の
この発明は、以上の経緯を経て、バイポーラＩＣ等の製
造に関して、基板に素子底部絶縁分離埋め込み拡散処理
を施す工程と、埋め込み拡散処理を施した基板上に、素
子形成目合わせ用の酸化物パターンを被着させた基板全
面に、エピタキシャル成長を行わせ、酸化物パターン上
のみは多結晶を形成する工程と、上記工程の多結晶のみ
を、エツチング除去する工程とを含むことを特徴として
いる。
造に関して、基板に素子底部絶縁分離埋め込み拡散処理
を施す工程と、埋め込み拡散処理を施した基板上に、素
子形成目合わせ用の酸化物パターンを被着させた基板全
面に、エピタキシャル成長を行わせ、酸化物パターン上
のみは多結晶を形成する工程と、上記工程の多結晶のみ
を、エツチング除去する工程とを含むことを特徴として
いる。
つまりこの発明は、基板上に目合わせ用酸化物パターン
を形成する方法である点に特色があり、パターンシフト
原点とシフト点とを明確に観測できるものである。
を形成する方法である点に特色があり、パターンシフト
原点とシフト点とを明確に観測できるものである。
１且
この発明は、基板上に形成された酸化物パターン上には
多結晶が、それ以外の基板上は単結晶シリコンが堆積す
るので、エピタキシャル成長後に、エツチング処理して
多結晶部分のみを除去することにより、形成された開口
底部に酸化物目金わせパターンが露出することになる。
多結晶が、それ以外の基板上は単結晶シリコンが堆積す
るので、エピタキシャル成長後に、エツチング処理して
多結晶部分のみを除去することにより、形成された開口
底部に酸化物目金わせパターンが露出することになる。
よって、この発明では、酸化物パターンが露出する開口
部上端縁をシフト点とし、素子分離埋め込み層形成時の
マスキングパターンの対応部をシフト原点として、シフ
ト量を正確に観測することができる。しかも、この発明
では、酸化物パターン自身は、従来の露出地肌の開口底
部と異なり、観測が容易なので、これ自身の端縁をシフ
ト原点とし、簡易的にシフト量を概算することもできる
。
部上端縁をシフト点とし、素子分離埋め込み層形成時の
マスキングパターンの対応部をシフト原点として、シフ
ト量を正確に観測することができる。しかも、この発明
では、酸化物パターン自身は、従来の露出地肌の開口底
部と異なり、観測が容易なので、これ自身の端縁をシフ
ト原点とし、簡易的にシフト量を概算することもできる
。
尖直肚
第１図は、この発明の一実施例に関するバイポーラＩＣ
のパワートランジスタ形成予定部を示す断面図で、サブ
ストレートは、厚さ３００〜４００μｍ程度で、結晶方
位が（ｉｌｌ）面で、比抵抗ｐ＝数十Ω・ａｍのｐ形Ｓ
１基板２０である。さらに２１．２１ 。
のパワートランジスタ形成予定部を示す断面図で、サブ
ストレートは、厚さ３００〜４００μｍ程度で、結晶方
位が（ｉｌｌ）面で、比抵抗ｐ＝数十Ω・ａｍのｐ形Ｓ
１基板２０である。さらに２１．２１ 。
・・・は、パワートランジスタＣｎｐｎ形；図示省略）
形成予定部に、絶縁分離そうとして埋め込み拡散された
ｎ＋層である。そして、２２はこの発明の主旨である５
Ｉ０２で′形成された、パワートランジスタ形成目金わ
せ用の酸化物パターンである。２３は、基板２０上にＣ
ＶＤ法によって、エピタキシャル成長させたコレクタ形
成下地となるｎ形エピタキシャル成長層、２４は、エピ
タキシャル成長に付随して生じたパターンシフトの方向
に沿って形成され、その底部が５１０２パターン２２と
連通している開口部である。エピタキシャル成長層２３
の表面に形成された数百〜数千へ程度の平坦凹部２５，
２５．・・・は、ｎ＋層２１．２１ 、・・・真上位置
より、各々パターンシフト寸法Ｓだけずれている。ここ
で、シフト寸法Ｓは、先述した開口部２４の上端縁２６
と５１０□パターン２２の端縁２２”との図で水平方向
ずれ量に等しい。
形成予定部に、絶縁分離そうとして埋め込み拡散された
ｎ＋層である。そして、２２はこの発明の主旨である５
Ｉ０２で′形成された、パワートランジスタ形成目金わ
せ用の酸化物パターンである。２３は、基板２０上にＣ
ＶＤ法によって、エピタキシャル成長させたコレクタ形
成下地となるｎ形エピタキシャル成長層、２４は、エピ
タキシャル成長に付随して生じたパターンシフトの方向
に沿って形成され、その底部が５１０２パターン２２と
連通している開口部である。エピタキシャル成長層２３
の表面に形成された数百〜数千へ程度の平坦凹部２５，
２５．・・・は、ｎ＋層２１．２１ 、・・・真上位置
より、各々パターンシフト寸法Ｓだけずれている。ここ
で、シフト寸法Ｓは、先述した開口部２４の上端縁２６
と５１０□パターン２２の端縁２２”との図で水平方向
ずれ量に等しい。
さて、上述した通りパワートランジスタを形成する基板
２０を製作するには、次の工程を経ることになる。まず
、従来と同様に第１図のように基板２０を超鏡面となる
ように、ラッピング、ポリッシング加工を施して、高温
で水蒸気にさらして、厚さが約７０００λ程度の５１０
２膜１２を形成する。そして第２図にように、パワート
ランジスタ形成予定部位置に、開孔１３，１３．・・・
を形成し、これらを拡散窓として、ｎ＋層２１．２１
、・・・を埋め込み拡散させる。
２０を製作するには、次の工程を経ることになる。まず
、従来と同様に第１図のように基板２０を超鏡面となる
ように、ラッピング、ポリッシング加工を施して、高温
で水蒸気にさらして、厚さが約７０００λ程度の５１０
２膜１２を形成する。そして第２図にように、パワート
ランジスタ形成予定部位置に、開孔１３，１３．・・・
を形成し、これらを拡散窓として、ｎ＋層２１．２１
、・・・を埋め込み拡散させる。
つぎに、第３図に示すように、基板２０上の目合わせ位
置上のＳ ｉ Ｏ２膜のみを、目合わせパターン２２と
して残し、他はエツチング除去する。それから、ソース
ガスとして５ＩＣ１４（あるいは５ｉＨＣ又２か又はｓ
ｓ Ｈ４）を、約１１００−１３００℃の雰囲気中で
熱分解反応させることにより、第４図のように厚さが約
２０μｍのｎ形単結晶のエピタキシャル成長層２３を形
成する。この時、５１０２の目合わせパターン２２上の
みは、上記熱分解反応を誘発させても、超鏡面の基板地
肌と異なるために、単結晶化せず多結晶２７が形成され
る。その後目合わせパターンである５１０２の酸化物パ
ターン２２に斜方向（シフト方向）に形成された多結晶
２７をエツチング除去すると、第１図の通りの加工サブ
ストレートが得られる。
置上のＳ ｉ Ｏ２膜のみを、目合わせパターン２２と
して残し、他はエツチング除去する。それから、ソース
ガスとして５ＩＣ１４（あるいは５ｉＨＣ又２か又はｓ
ｓ Ｈ４）を、約１１００−１３００℃の雰囲気中で
熱分解反応させることにより、第４図のように厚さが約
２０μｍのｎ形単結晶のエピタキシャル成長層２３を形
成する。この時、５１０２の目合わせパターン２２上の
みは、上記熱分解反応を誘発させても、超鏡面の基板地
肌と異なるために、単結晶化せず多結晶２７が形成され
る。その後目合わせパターンである５１０２の酸化物パ
ターン２２に斜方向（シフト方向）に形成された多結晶
２７をエツチング除去すると、第１図の通りの加工サブ
ストレートが得られる。
′尚、上述のエツチング除去においては、一般的なホト
レジスト膜を、エピタキシャル成長層２３表面にのみ塗
布し、エツチング液にて除去したり、あるいは、Ｓ１多
結晶と単結晶のエツチングレート差利用したりしてもよ
いが、開口部２４の上端縁２６を鮮明にするため、都合
によっては、イオンミリング等の手段を用いてもよい。
レジスト膜を、エピタキシャル成長層２３表面にのみ塗
布し、エツチング液にて除去したり、あるいは、Ｓ１多
結晶と単結晶のエツチングレート差利用したりしてもよ
いが、開口部２４の上端縁２６を鮮明にするため、都合
によっては、イオンミリング等の手段を用いてもよい。
また、酸化物パターン２２は、光学顕微鏡等を用いて光
学観測を行いて基板目金わせを行う場合第５図に示すよ
うに、基板２０のオリエンテーションフラット２８に対
して平行な直線上に十形状に形成してお（と好都合であ
る。上述した工程以降のバイポーラＩＣの製造工程は、
二重拡散法によって、従来通りに行えばよく、説明を省
略する。
学観測を行いて基板目金わせを行う場合第５図に示すよ
うに、基板２０のオリエンテーションフラット２８に対
して平行な直線上に十形状に形成してお（と好都合であ
る。上述した工程以降のバイポーラＩＣの製造工程は、
二重拡散法によって、従来通りに行えばよく、説明を省
略する。
光ｌＦと塾里−
この発明を実施すれば、酸化物の目合わせパターンとエ
ピタキシャル成長暦表面とは、光反射率が著しく相違し
、パターン認識が確実に行え、しかも開口部の端縁と、
酸化物目合わせパターンとの距離を簡易的に計測するこ
ともできるので、各々の基板につきパターンシフト量を
計測しながら、素子形成位置を正確に割り出すことがで
き、素子の完全な絶縁分離が行える。さらにこの発明で
は、酸化物目合わせパターンをＩＣ形成区画領域内に設
けても、基板地肌が露出しないので、もし必要なら酸化
物パターンをＩＣ形成区画毎に多数設けて、各区画毎に
素子形成位置を割り出すことも可能であり、従来よりも
一段と歩留りや信頼性向上が図れる。
ピタキシャル成長暦表面とは、光反射率が著しく相違し
、パターン認識が確実に行え、しかも開口部の端縁と、
酸化物目合わせパターンとの距離を簡易的に計測するこ
ともできるので、各々の基板につきパターンシフト量を
計測しながら、素子形成位置を正確に割り出すことがで
き、素子の完全な絶縁分離が行える。さらにこの発明で
は、酸化物目合わせパターンをＩＣ形成区画領域内に設
けても、基板地肌が露出しないので、もし必要なら酸化
物パターンをＩＣ形成区画毎に多数設けて、各区画毎に
素子形成位置を割り出すことも可能であり、従来よりも
一段と歩留りや信頼性向上が図れる。
第１図は、この発明の一実施例に関するバイポーラＩＣ
基板要部断面図、第２図〜第４図は、その製造工程を示
す基板断面図、第５図は、その基板概略平面図である。 第６図は、一般的なバイポーラＩＣの要部断面図、第７
図〜第１θ図は、その製造工程における基板断面図であ
る。 ２０・・・基板、 ２１・・・埋め込み層、 ２２・・・酸化物パターン、 ２３・・・エピタキシャル成長層。 慨 鞍 Ｉ）
基板要部断面図、第２図〜第４図は、その製造工程を示
す基板断面図、第５図は、その基板概略平面図である。 第６図は、一般的なバイポーラＩＣの要部断面図、第７
図〜第１θ図は、その製造工程における基板断面図であ
る。 ２０・・・基板、 ２１・・・埋め込み層、 ２２・・・酸化物パターン、 ２３・・・エピタキシャル成長層。 慨 鞍 Ｉ）
Claims (1)
- 【特許請求の範囲】 基板に素子底部絶縁分離埋め込み拡散処理を施す工程
と、 埋め込み拡散処理を施した基板上の所定部分に、素子形
成目合わせ用の酸化物パターンを被着させる工程と、 上記酸化物パターンを被着させた基板全面に、エピタキ
シャル成長を行わせ、酸化物パターン上のみは多結晶を
形成する工程と、 上記工程の多結晶のみを、エッチング除去する工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9292385A JPS61251123A (ja) | 1985-04-30 | 1985-04-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9292385A JPS61251123A (ja) | 1985-04-30 | 1985-04-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61251123A true JPS61251123A (ja) | 1986-11-08 |
Family
ID=14068004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9292385A Pending JPS61251123A (ja) | 1985-04-30 | 1985-04-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61251123A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137348A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | パターンシフト量の測定方法 |
| JPH02152250A (ja) * | 1988-12-02 | 1990-06-12 | Nec Corp | エピタキシャル成長層の評価方法 |
| JPH06338506A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | 半導体基板およびその製造方法 |
| KR100698073B1 (ko) | 2005-10-27 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패턴이동 측정방법 |
-
1985
- 1985-04-30 JP JP9292385A patent/JPS61251123A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137348A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | パターンシフト量の測定方法 |
| JPH02152250A (ja) * | 1988-12-02 | 1990-06-12 | Nec Corp | エピタキシャル成長層の評価方法 |
| JPH06338506A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | 半導体基板およびその製造方法 |
| KR100698073B1 (ko) | 2005-10-27 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패턴이동 측정방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670969A (en) | Method of making silicon diaphragm pressure sensor | |
| JP2940293B2 (ja) | 半導体加速度センサの製造方法 | |
| US3994009A (en) | Stress sensor diaphragms over recessed substrates | |
| JPS59117271A (ja) | 圧力感知素子を有する半導体装置とその製造法 | |
| JPH01179342A (ja) | 複合半導体結晶体 | |
| JP2918299B2 (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
| JPS6081839A (ja) | 半導体装置の製造方法 | |
| JPS61251123A (ja) | 半導体装置の製造方法 | |
| JPH07183477A (ja) | 半導体基板の製造方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JPH02105438A (ja) | エピタキシヤル成長層の膜厚測定方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6127630A (ja) | 半導体装置の製造方法 | |
| JPS61251124A (ja) | 半導体装置の製造方法 | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| JPH1070056A (ja) | 半導体基板およびその製造方法 | |
| KR890004878B1 (ko) | 산화물 분리방법 | |
| JPS61184845A (ja) | 相補型絶縁物分離基板の製造方法 | |
| JP2003007618A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH01140624A (ja) | 半導体装置の製造方法 | |
| JPH0265118A (ja) | 半導体素子の製造方法 | |
| JPS6194367A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6293954A (ja) | 誘電体分離基板の製造方法 | |
| JPS63108717A (ja) | 半導体装置の製造方法 | |
| JPH02206146A (ja) | 半導体装置の膜厚測定方法 |